CN107436619A

CN107436619A - 一种高精度低代价数字正弦波发生装置

Info

Publication number: CN107436619A
Application number: CN201710671520.9A
Authority: CN
Inventors: 翁明江; 何云; 吴广富; 刘松; 毛翔宇
Original assignee: Chongqing University of Post and Telecommunications
Current assignee: Chongqing University of Post and Telecommunications
Priority date: 2017-08-08
Filing date: 2017-08-08
Publication date: 2017-12-05
Anticipated expiration: 2037-08-08
Also published as: CN107436619B

Abstract

本发明涉及一种高精度低代价数字正弦波发生装置，属于仪器仪表技术领域。该装置包含依次连接的计数重置单元，波形计算生成单元，D/A转换器，低通滤波器；本发明工作流程为S1：计数重置单元和波形计算生成单元根据时钟频率等参数进行初始化；S2：波形计算生成单元在时钟频率的作用下采用N位位宽进行计算，逐点计算出正弦波样值序列；计数重置单元在达到预设计数值时，通过Y1，Y2寄存器更新模块重置Y1寄存器，Y2寄存器中的数值，并重新开始计数；S3：波形计数单元截取高M位结果输出到D/A转换器；D/A转换器将信号转换为模拟信号再经过低通滤波器输出。本发明采用三角函数计算方式得到正弦波，消除了传统DDS结构因ROM容量有限，相位累加器引入的杂散。

Description

一种高精度低代价数字正弦波发生装置

技术领域

本发明属于通信、仪器仪表领域，涉及一种高精度低代价数字正弦波发生装置。

背景技术

频率合成技术起源于20世纪30年代，经历了三代。第一代直接式频率合成，利用一个或多个不同晶体振荡器作为基准信号源，使用相干或者非相干技术，将基准频率进行频率的加减乘除运算而直接产生输出频率；第二代锁相式频率合成器，通过谐波发生器混频和分频等产生大量的谐波或组合频率，然后锁相环把压控振荡器的工作频率锁定在某一谐波或组合频率上；第三代直接数字频率合成(DDS)技术是随着数字信号处理理论和超大规模集成电路VLSI的发展而出现的，通过相位累加的速度控制输出频率，采用了数字采样存储技术，将数字信号经过高速数模转换获得输出频率。现在常用的信号发生器多采用直接数字频率合成(DDS)技术。

数字频率合成(DDS)方式产生正弦波信号的思想是相位的递增对应幅度的不断变化，实际实现通常是在ROM中预先存储n个等间隔归一化的采样数据，通过相位的累加生成地址信息对ROM数据周期性的读出，经过数模转换得到正弦波。

直接数字频率合成主要由时钟频率f_c(标准参考频率源)、相位累加器、波形存储器、D/A转换器、低通滤波器等构成，其核心是相位累加器，由一个N位的加法器和一个N位的相位寄存器级联构成。DDS方案首先依据Nyquist采样定理，按相位旋转的的方式正弦波进行采样、量化、编码，然后形成一个查询表，保存于ROM中。

在时钟f_c作用下，全加器将频率控制字K与上次寄存器累加结果进行相加，相加结果又保存到寄存器中，寄存器中的值不断增大。另一方面，寄存器累加值作为波形存储器的寻址序列，每个周期循环一次，该周期对应系统的输出频率。当频率控制字K取不同值时，全加器累加的相位增量不同，从而正弦波频率发生变化。

通常情况下，波形存储器是由ROM表构成的，其内部存有一个周期或者小于一个周期的正弦波形的幅度值，每寻址一个地址，波形ROM就会读出一个幅度值传给数模转换器，再经过低通滤波器，就得到一个正弦波波形。如果波形存储器的寻址位宽为m，那么对应为2^m个存储单元。每个存储单元的位宽为M，ROM的存储容量为2^mM bits。ROM查找表的地址宽度和存储的数据位宽决定了输出波形的精度，如果要得到高精度的输出波形，则需要一个非常庞大的ROM查找表，这是限制芯片的面积、电路功耗、工作频率的主要瓶颈。为了减小波形存储器ROM的需求，往往对相位累加器输出相位信息进行截断处理，保留高m位作为ROM地址。会使输出波形产生杂散，同时，波形存储器中的波形幅度量化所引起的有限字长效应对DDS的输出信号带入杂散。

国内外对DDS的研究较多，基于DDS的典型结构进行了很多改进其中包括由相位计算到正弦信号转换过程的数据压缩与信号处理，提高正弦信号生成的效率及信噪比等研究，在降低ROM同时挺高正弦波输出精度的同时，复杂度也随之上升，增加了额外开销。

上述的技术存在如下缺陷：

1.相位累加器引入杂散。由于ROM容量的限制，因此用相位累加器的输出中的高位去寻址ROM，从而产生相位截断误差造成杂散。

2.幅度量化误差。ROM的数据位宽有限，这就造成了幅度量化误差。

3.ROM的限制了DDS的速率，功耗和实现成本。

4.改进算法增加了额外控制和计算消耗，虽然有很多压缩ROM、优化杂散的方案，但算法和工程实现复杂度也相对较高。

发明内容

有鉴于此，本发明的目的在于提供一种高精度低代价数字正弦波发生装置，从而消除了传统DDS结构由于ROM容量有限，相位累加器引入的杂散。

为达到上述目的，本发明提供如下技术方案：

一种高精度低代价数字正弦波发生装置，包含依次连接的计数重置单元，波形计算生成单元，D/A转换器，低通滤波器；所述计数重置单元包含Y1，Y2寄存器更新模块；所述波形计算生成单元包含Y1寄存器和Y2寄存器；

所述数字正弦波发生装置工作流程如下：

S1：所述计数重置单元根据时钟频率、期望要达到的精度、波形计算生成单元的计算位宽、输出正弦波位宽、输出正弦波频率计算出初始化参数计算出预设计数值；所述波形计算生成单元根据时钟频率、输出正弦波频率及其初始相位、输出正弦波的输出幅度计算出所述Y1寄存器、Y2寄存器的初始值和频率控制参数的值；

S2：所述波形计算生成单元在时钟频率的作用下采用N位位宽进行计算，逐点计算出正弦波样值序列；所述计数重置单元在达到所述预设计数值时，通过Y1，Y2寄存器更新模块重置Y1寄存器，Y2寄存器中的数值，并重新开始计数；

S3：所述波形计数单元截取高M位结果输出到所述D/A转换器；所述D/A转换器将信号转换为模拟信号再经过低通滤波器输出。

进一步，所述计数重置单元还包含减法计数器和计数值寄存器，所述减法计数器与所述Y1，Y2更新模块连接，所述减法计数器在时钟频率作用下对所述预设计数值执行减1运算，在计数为0时，产生触发信号，所述触发信号同时触发Y1、Y2寄存器更新模块和所述计数值寄存器，使所述波形计算单元的Y1、Y2寄存器重置，所述计数值寄存器将所述预设计数值重新赋值给所述减法计数器，所述减法计数器重新开始执行减1运算。

进一步，所述波形计算生成单元还包含频率控制参数寄存器F和Y3输出寄存器；所述频率控制参数寄存器F用于保存所述频率控制参数；所述Y2寄存器与所述频率控制参数寄存器F经过乘法运算后再与所述Y1寄存器进行减法运算，得出的结果存入所述Y3输出寄存器，所述Y3输出寄存器将结果截取高Mbit输出到A/D转换器，同时所述Y1，Y2寄存器更新模块对所述Y1寄存器和所述Y2寄存器进行Y1＝Y2，Y2＝Y3更新，并且所述减法计数器执行减1运算。

进一步，所述步骤S1具体为：

S11：确定装置的时钟频率、输出正弦波频率及其初始相位、输出正弦波的输出幅度；

S12：根据期望要达到的精度δ，这里δ取值为以及波形计算生成单元的计算位宽N确定预设计数值C满足：

f_o≤40％·f_c

N_o＞M

式中，C为预设计数值，N为计算位宽，N_o为对应期望要达到的精度δ的二进制权重，M为输出正弦波位宽，f_o为输出正弦波频率，f_c为时钟频率，N₊为正整数；

S13：确定Y1、Y2寄存器的初始值

式中，Y1_ini为Y1寄存器的初始值，Y2_ini为Y2寄存器的初始值，A为输出正弦波的输出幅度，f_o为输出正弦波的频率，θ为输出正弦波的初始相位，f_c为时钟频率；

S14：确定频率控制参数

式中，F_ini为频率控制参数。

本发明的有益效果在于：

1.本发明采用三角函数计算方式直接得到正弦波，因此没有传统DDS结构中的ROM单元，消除了传统DDS结构由于ROM容量有限，相位累加器引入的杂散。

2.本发明幅度误差由计算误差决定，因此，输出的幅度精度可以很高。而传统DDS结构中ROM单元存储位宽造成的量化误差决定输出幅度的精度。

3.无ROM结构，消除了ROM存在引起的速度，功耗等瓶颈。

4.在精度上，本发明采用数理统计原理计算重置周期，采用定时重置方式，可将计算积累误差控制在预设范围，实现对积累误差的量化控制，规避了复杂的算法优化。因此本发明只需增加一个计数重置单元，算法复杂度和实现复杂度都很低。

附图说明

为了使本发明的目的、技术方案和有益效果更加清楚，本发明提供如下附图进行说明：

图1为本发明的结构示意图；

图2为本发明计数重置单元的结构示意图；

图3为本发明波形计算生成单元结构示意图；

图4a、4b为本发明实施例仿真与经典DDS仿真的对比图例Ⅰ；

图5a、5b为本发明实施例仿真与经典DDS仿真的对比图例Ⅱ；

图6a、6b为本发明实施例仿真与经典DDS仿真的对比图例Ⅲ。

具体实施方式

下面将结合附图，对本发明的优选实施例进行详细的描述。

如图1所示，本发明的总体结构主要由时钟频率f_c(标准参考频率源)、波形计算生成单元、计数重置单元、D/A转换器和低通滤波器组成。

本发明的数字正弦波发生装置工作流程如下：

首先进行初始化，根据时钟频率f_c、输出正弦波频率f_o及f_o的初始相位θ，输出正弦波的归一化幅度A，计算出频率控制参数F_ini，初始样点Y1、Y2；根据计算总线位宽N、期望精度δ、输出正弦波位宽M及f_o周期计算出预设计数值C。

初始化完成后，在时钟波形频率f_c的作用下，计算生成单元逐点计算出正弦波样值序列，当达到预设计数值C时，计数重置单元重置Y1，Y2寄存器，并重现开始计数。波形计算单元采用N位位宽进行计算，输出截取高M位结果给D/A转换器转换为模拟信号，再经过低通滤波器输出。

本发明的计数重置单元如图2所示，在计数重置单元中，减法计数器在时钟频率f_c作用下不断递减，达到预设计数值C时，触发Y1，Y2更新模块对波形计算生成单元的Y1、Y2寄存器进行数值更新，将初始值Y1_ini、Y2_ini重新赋值给Y1、Y2寄存器。

预设计数值C按如下方法确定：

在波形生成计算时，每次乘法截位引入误差的均值为0，方差为D_x＝2^-2(N-1)/12。最终的积累误差为ρ，期望达到的精度为δ，这里δ取值为并保证N_o＞M，使积累误差小于A/D转换由于位宽限制引入的精度误差。设积累误差ρ的绝对值小于期望精度δ的概率大于0.999，即P(|ρ|＜δ)≥0.999，保证总误差|ρ|＞δ为不可能事件，从而得到预设计数值C的公式

式中C为预设计数值，N为计算位宽，N_o为对应期望要达到的精度δ的二进制权重；

预设计数值C还必须满足以下三个条件：

f_o≤40％·f_c (2)

N_o＞M (4)

f_o为输出正弦波频率，f_c为时钟频率，N₊为正整数；

(2)式为实际应用抽样定理的限制，(3)式表示的结果为正整数。

这里可以看出，C的取值越小，波形计算单元位宽N越大，积累误差就越小，输出精度越高。

本发明的波形计算生成单元如图3所示，用于实现Y3＝F·Y2-Y1计算，并更新Y1、Y2，使Y1＝Y2，Y2＝Y3。在时钟的作用下，不断重复此过程，即可逐点生成正弦波信号。将输出样值序列按A/D转换器位宽截取高Mbit输出。

频率控制参数的初始值的确定如下：

①确定装置的时钟频率f_c、输出正弦波频率f_o、f_o的初始相位θ及输出幅度A。这里输出幅度A采用归一化幅度，为了不损失计算精度，A的取值范围不能太小，本发明实施例取A∈[0.75，1]。

②确定波形计算生成单元的位宽N，及根据期望要达到的精度δ，由公式(1)、(2)、(3)、(4)确定预设计数值C。

③确定Y1、Y2寄存器的初始值

④确定频率控制参数

式中，F_ini为频率控制参数。

初始值确定后，在频率f_c的时钟的作用下，进行Y3＝F·Y2-Y1计算，完成一次输出，更新Y1、Y2寄存器，即Y1＝Y2，Y2＝Y3，同时计数重置单元的减法计数器减1，即C＝C-1。当C减法计数到0时，Y1，Y2寄存器由计数重置单元直接更新。

具体对比计算；

设定采样频率f_c＝8kHz，D/A转换器位宽M＝14。

a输出频率205Hz。

本实施例仿真参数设置：波形计算生成单元位宽N＝24bit；经典DDS仿真参数设置：相位累加器位宽N＝24bit，波形存储器寻址位宽m＝8bit；其对比结果如图4a、4b所示。

b输出频率1300Hz。

本实施例仿真参数设置：波形计算生成单元位宽N＝32bit；经典DDS仿真参数设置：相位累加器位宽N＝32bit，波形存储器寻址位宽m＝10bit。其对比结果如图5a、5b所示。

c输出频率2501Hz。

本实施例仿真参数设置：波形计算生成单元位宽N＝24bit；经典DDS仿真参数设置：相位累加器位宽N＝24bit，波形存储器寻址位宽m＝10bit。其对比结果如图6a、6b所示。

最后说明的是，以上优选实施例仅用以说明发明的技术方案而非限制，尽管通过上述优选实施例已经对本发明进行了详细的描述，但本领域技术人员应当理解，可以在形式上和细节上对其作出各种各样的改变，而不偏离本发明权利要求书所限定的范围。

Claims

1.一种高精度低代价数字正弦波发生装置，其特征在于：包含依次连接的计数重置单元，波形计算生成单元，D/A转换器，低通滤波器；所述计数重置单元包含Y1，Y2寄存器更新模块；所述波形计算生成单元包含Y1寄存器和Y2寄存器；

所述数字正弦波发生装置工作流程如下：

2.根据权利要求1所述的一种高精度低代价数字正弦波发生装置，其特征在于：所述计数重置单元还包含减法计数器和计数值寄存器，所述减法计数器与所述Y1，Y2更新模块连接，所述减法计数器在时钟频率作用下对所述预设计数值执行减1运算，在计数为0时，产生触发信号，所述触发信号同时触发Y1、Y2寄存器更新模块和所述计数值寄存器，使所述波形计算单元的Y1、Y2寄存器重置，所述计数值寄存器将所述预设计数值重新赋值给所述减法计数器，所述减法计数器重新开始执行减1运算。

3.根据权利要求1和2所述的一种高精度低代价数字正弦波发生装置，其特征在于：所述波形计算生成单元还包含频率控制参数寄存器F和Y3输出寄存器；所述频率控制参数寄存器F用于保存所述频率控制参数；所述Y2寄存器与所述频率控制参数寄存器F经过乘法运算后再与所述Y1寄存器进行减法运算，得出的结果存入所述Y3输出寄存器，所述Y3输出寄存器将结果截取高Mbit输出到A/D转换器，同时所述Y1，Y2寄存器更新模块对所述Y1寄存器和所述Y2寄存器进行Y1＝Y2，Y2＝Y3更新，并且所述减法计数器执行减1运算。

4.根据权利要求1所述的一种高精度低代价数字正弦波发生装置，其特征在于：所述步骤S1具体为：

<mrow> <mi>C</mi> <mo><</mo> <mn>1.1</mn> <mo>&CenterDot;</mo> <msup> <mn>2</mn> <mrow> <mn>2</mn> <mrow> <mo>(</mo> <mi>N</mi> <mo>-</mo> <msub> <mi>N</mi> <mi>o</mi> </msub> <mo>-</mo> <mn>1</mn> <mo>)</mo> </mrow> </mrow> </msup> </mrow>

f_o≤40％·f_c

<mrow> <mfrac> <msub> <mi>f</mi> <mi>o</mi> </msub> <msub> <mi>f</mi> <mi>c</mi> </msub> </mfrac> <mo>&CenterDot;</mo> <mi>C</mi> <mo>&Element;</mo> <msub> <mi>N</mi> <mo>+</mo> </msub> </mrow>

N_o＞M

S13：确定Y1、Y2寄存器的初始值

<mrow> <mi>Y</mi> <mn>1</mn> <mo>_</mo> <mi>i</mi> <mi>n</mi> <mi>i</mi> <mo>=</mo> <mi>A</mi> <mo>&CenterDot;</mo> <mi>s</mi> <mi>i</mi> <mi>n</mi> <mrow> <mo>(</mo> <mo>-</mo> <mn>4</mn> <mi>&pi;</mi> <mfrac> <msub> <mi>f</mi> <mi>o</mi> </msub> <msub> <mi>f</mi> <mi>c</mi> </msub> </mfrac> <mo>+</mo> <mi>&theta;</mi> <mo>)</mo> </mrow> <mo>,</mo> <mi>Y</mi> <mn>2</mn> <mo>_</mo> <mi>i</mi> <mi>n</mi> <mi>i</mi> <mo>=</mo> <mi>A</mi> <mo>&CenterDot;</mo> <mi>s</mi> <mi>i</mi> <mi>n</mi> <mrow> <mo>(</mo> <mo>-</mo> <mn>2</mn> <mi>&pi;</mi> <mfrac> <msub> <mi>f</mi> <mi>o</mi> </msub> <msub> <mi>f</mi> <mi>c</mi> </msub> </mfrac> <mo>+</mo> <mi>&theta;</mi> <mo>)</mo> </mrow> </mrow>

S14：确定频率控制参数

<mrow> <mi>F</mi> <mo>_</mo> <mi>i</mi> <mi>n</mi> <mi>i</mi> <mo>=</mo> <mn>2</mn> <mo>&CenterDot;</mo> <mi>c</mi> <mi>o</mi> <mi>s</mi> <mrow> <mo>(</mo> <mn>2</mn> <mi>&pi;</mi> <mfrac> <msub> <mi>f</mi> <mi>o</mi> </msub> <msub> <mi>f</mi> <mi>c</mi> </msub> </mfrac> <mo>)</mo> </mrow> </mrow>

式中，F_ini为频率控制参数。