CN200979669Y - Usb设备方芯片内部集成时钟生成电路 - Google Patents

Usb设备方芯片内部集成时钟生成电路 Download PDF

Info

Publication number
CN200979669Y
CN200979669Y CN 200620150019 CN200620150019U CN200979669Y CN 200979669 Y CN200979669 Y CN 200979669Y CN 200620150019 CN200620150019 CN 200620150019 CN 200620150019 U CN200620150019 U CN 200620150019U CN 200979669 Y CN200979669 Y CN 200979669Y
Authority
CN
China
Prior art keywords
frequency
clock
usb
circuit
square chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200620150019
Other languages
English (en)
Inventor
路昕
张晰泊
马世亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TIANJIN CHINA-SILICON MICROELECTRONICS Co Ltd
Original Assignee
TIANJIN CHINA-SILICON MICROELECTRONICS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TIANJIN CHINA-SILICON MICROELECTRONICS Co Ltd filed Critical TIANJIN CHINA-SILICON MICROELECTRONICS Co Ltd
Priority to CN 200620150019 priority Critical patent/CN200979669Y/zh
Application granted granted Critical
Publication of CN200979669Y publication Critical patent/CN200979669Y/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本实用新型涉及一种USB设备方芯片内部集成时钟生成电路，由生成高速时钟的环行振荡电路、从USB数据中检测出最高频率信息并处理得到高速时钟到USB数据频率4倍频的分频比的频率信息检测处理电路、根据调整后分频比生成USB系统时钟的可调分频器、将USB系统时钟4分频为USB同频时钟的4分频处理器及调整USB同频时钟相位的相位调整处理电路依次连接构成。本实用新型可有效地降低现有的芯片内振荡电路生成时钟信号的频率容易受到工艺条件和温度、电压等工作环境参数的影响程度，所生成的时钟频率稳定，与数据的相位关系固定，有效的保证了芯片的性能；同时，具有集成度高、成本低、简化应用系统设计的优点。

Description

USB设备方芯片内部集成时钟生成电路
技术领域
本实用新型属于USB设备方芯片电路，特别是一种USB设备方芯片内部集成时钟生成电路。
背景技术
传统USB设备方芯片本身不具有时钟信号，其工作时需要由片外提供时钟信号。外部提供的时钟信号虽然频率准确稳定、相位固定，但是需要外接振荡晶体和电容，增加了成本和调试上的困难程度。随着数字技术的发展，在USB设备方芯片内采用集成振荡电路的设计以实现片内时钟的生成，这样，可以大大提高芯片的集成度，降低系统成本，但现有的片内振荡电路生成时钟信号的频率容易受到工艺条件和温度、电压等工作环境参数的影响，造成稳定性差、误码率高等问题，进而降低整个芯片的工作性能。
发明内容
本实用新型的目的在于克服现有技术的不足，提供一种低成本、调试简单并能有效降低USB设备方芯片内振荡电路生成时钟信号的频率容易受到工艺条件和温度、电压等工作环境参数影响的一种USB设备方芯片内部集成时钟生成电路。
本实用新型解决其技术问题是采取以下技术方案实现的：
USB设备方芯片内部集成时钟生成电路由生成高速时钟的环行振荡电路、从USB数据中检测出最高频率信息并处理得到高速时钟到USB数据频率4倍频的分频比的频率信息检测处理电路、根据调整后分频比生成USB系统时钟的可调分频器、将USB系统时钟4分频为USB同频时钟的4分频处理器及调整USB同频时钟相位的相位调整处理电路依次连接构成，其中，环形振荡电路的输出端还连接到可调分频器的另一个输入端，USB数据线分别连接到频率信息检测处理电路及相位调整处理电路的另一个输入端。
而且，所述的频率信息检测处理电路由对USB数据“0”和“1”的持续时间进行记录的N个计数器、对N个计数器所记录的记录值进行比较的N-1个比较器、对N个记录值进行求和计算的加法器及对N个记录值的和求平均并再除以4计算的除法器连接构成。
而且，所述的N的数值为4。
本实用新型的优点和积极效果是：
1.本实用新型将时钟生成电路集成在USB设备方芯片内部，具有集成度高，简化应用系统设计的优点，同时降低成本，便于调试。
2.本实用新型所采用了合理振荡电路结构、适宜的模块参数指标，因此减小了频率受影响的程度，所生成的时钟频率稳定，与数据的相位关系固定，有效的保证了芯片的性能。
附图说明：
图1为USB设备方芯片内部集成时钟生成电路框图；
图2为频率信息检测处理电路电路框图。
具体实施方式
如图1、图2所示，USB设备方芯片内部集成时钟生成电路由生成高速时钟的环行振荡电路、从USB数据中检测出最高频率信息并处理得到高速时钟到USB数据频率4倍频的分频比的频率信息检测处理电路、根据调整后分频比生成USB系统时钟的可调分频器、将USB系统时钟4分频为USB同频时钟的4分频处理器及调整USB同频时钟相位的相位调整处理电路依次连接构成，其中，环形振荡电路的输出端还连接到可调分频器的另一个输入端，USB数据线分别连接到频率信息检测处理电路及相位调整处理电路的另一个输入端。上述的频率信息检测处理电路由对USB数据“0”和“1”的持续时间进行记录的N个计数器、对N个计数器所记录的记录值进行比较的N-1个比较器、对N个记录值进行求和计算的加法器及对N个记录值的和求平均并再除以4计算的除法器连接构成。
本实用新型的基本工作原理为：由高速时钟从USB数据中检测出最高频率信息和相位信息，并根据这些信息生成USB系统时钟和USB时钟，其中USB时钟是与USB数据最高频率相同且有固定相位关系的时钟信号，USB系统时钟是USB时钟频率的四倍。本实用新型各部分电路功能包括：环行振荡电路，生成高速时钟；频率信息检测处理电路，从USB数据中检测出最高频率信息，并处理得到高速时钟到USB数据频率4倍频的分频比；可调分频器，根据调整后分频比，产生USB系统时钟；4分频器，将USB系统时钟4分频为USB同频时钟；相位调整电路，调整USB同频时钟的相位。
本使用新型的工作过程如下：输入信号为USB数据，由环行振荡电路生成的高速时钟在频率信息检测处理电路内对USB数据进行采样，检测其最高频率信息生成USB数据频率4倍频的分频比，其具体处理过程如下：根据高速时钟对输入的USB数据“0”和“1”的持续时间进行记录，将N个连续的记录值存储在N个计数器中用高速时钟对输入的USB数据“0”和“1”的持续时间进行记录，将连续的N个记录值通过N-1个比较器进行比较，如果基本相同，则确定认为它们包含了USB数据的最高频率信息，将包含USB数据的最高频率信息的N个记录值求和取平均后，再除以4，得到高速时钟到USB数据频率4倍频的分频比；可调分频器根据调整后分频比将高速时钟进行分频，生成频率为USB数据的最高频率4倍的USB系统时钟；4分频处理器将USB系统时钟进行4分频生成与USB数据的最高频率相同的USB同频时钟；在相位调整处理电路内USB系统时钟对USB数据采样，检测USB数据从“0”到“1”或从“1”到“0”的跳变，并在每次USB数据跳变后的第二个USB系统时钟沿生成USB时钟的有效沿，这样USB时钟沿和USB数据跳变沿之间至少有一个USB系统时钟周期的时间，可以保证用USB时钟采样USB数据时满足建立时间和保持时间的要求。
在上述实施例中，N的数值取4，即所取的连续记录值为4个，计数器的个数为4个，比较器的个数为3个。
本实施例是说明性的，而不是限定性的，因此不能依此来限制本实用新型的保护范围，凡是由本领域技术人员根据本实用新型的技术方案得出的其他实施方式，同样属于本实用新型保护的范围。

Claims (3)

1.一种USB设备方芯片内部集成时钟生成电路，其特征在于：由生成高速时钟的环行振荡电路、从USB数据中检测出最高频率信息并处理得到高速时钟到USB数据频率4倍频的分频比的频率信息检测处理电路、根据调整后分频比生成USB系统时钟的可调分频器、将USB系统时钟4分频为USB同频时钟的4分频处理器及调整USB同频时钟相位的相位调整处理电路依次连接构成，其中，环形振荡电路的输出端还连接到可调分频器的另一个输入端，USB数据线分别连接到频率信息检测处理电路及相位调整处理电路的另一个输入端。
2.根据权利要求1所述的USB设备方芯片内部集成时钟生成电路，其特征在于：所述的频率信息检测处理电路由对USB数据“0”和“1”的持续时间进行记录的N个计数器、对N个计数器所记录的记录值进行比较的N-1个比较器、对N个记录值进行求和计算的加法器及对N个记录值的和求平均并再除以4计算的除法器连接构成。
3.根据权利要求2所述的USB设备方芯片内部集成时钟生成电路，其特征在于：所述的N的数值为4。
CN 200620150019 2006-11-27 2006-11-27 Usb设备方芯片内部集成时钟生成电路 Expired - Fee Related CN200979669Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200620150019 CN200979669Y (zh) 2006-11-27 2006-11-27 Usb设备方芯片内部集成时钟生成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200620150019 CN200979669Y (zh) 2006-11-27 2006-11-27 Usb设备方芯片内部集成时钟生成电路

Publications (1)

Publication Number Publication Date
CN200979669Y true CN200979669Y (zh) 2007-11-21

Family

ID=38980050

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200620150019 Expired - Fee Related CN200979669Y (zh) 2006-11-27 2006-11-27 Usb设备方芯片内部集成时钟生成电路

Country Status (1)

Country Link
CN (1) CN200979669Y (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102684654A (zh) * 2012-04-20 2012-09-19 华为技术有限公司 时钟信号发生器
CN102945061A (zh) * 2012-11-19 2013-02-27 四川和芯微电子股份有限公司 用于产生usb外设时钟的电路及方法
CN106385259A (zh) * 2016-10-26 2017-02-08 连云港杰瑞电子有限公司 一种单芯片内参考轴角转换电路与方法
CN103823505B (zh) * 2014-02-19 2017-08-08 Tcl通讯（宁波）有限公司 时钟频率获取系统和时钟频率获取方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102684654A (zh) * 2012-04-20 2012-09-19 华为技术有限公司 时钟信号发生器
US8823437B2 (en) 2012-04-20 2014-09-02 Huawei Technologies Co., Ltd. Clock signal generator
CN102684654B (zh) * 2012-04-20 2014-12-10 华为技术有限公司 时钟信号发生器
CN102945061A (zh) * 2012-11-19 2013-02-27 四川和芯微电子股份有限公司 用于产生usb外设时钟的电路及方法
CN102945061B (zh) * 2012-11-19 2015-11-25 四川和芯微电子股份有限公司 用于产生usb外设时钟的电路及方法
CN103823505B (zh) * 2014-02-19 2017-08-08 Tcl通讯（宁波）有限公司 时钟频率获取系统和时钟频率获取方法
CN106385259A (zh) * 2016-10-26 2017-02-08 连云港杰瑞电子有限公司 一种单芯片内参考轴角转换电路与方法

Similar Documents

Publication Publication Date Title
CN104808056B (zh) 一种基于比较器转换的频率特性测试方法与装置
CN110308762A (zh) 一种芯片内部时钟源的时钟频率校准方法
CN201035098Y (zh) 一种电力用户谐波监测统计装置
CN103048538B (zh) 射频卡综合频率测试方法和实现该方法的测试仪
CN102176112B (zh) Mcu内置rtc实现时钟精确计时的方法
CN101197367B (zh) 半导体集成电路装置和包括该装置的内部功率控制系统
CN200979669Y (zh) Usb设备方芯片内部集成时钟生成电路
US20170261537A1 (en) Self-referenced on-die voltage droop detector
CN102035472B (zh) 可编程数字倍频器
CN102045062A (zh) 一种基于Cordic算法的数字锁相环
CN1232031C (zh) 基于fpga的高精度任意波形发生器
CN102468805A (zh) 一种扫频信号发生器及扫频信号的产生方法
CN109412582A (zh) 一种pwm信号采样检测电路、处理电路及芯片
CN104090160B (zh) 一种高精度频率测量装置
CN109361381A (zh) 一种pwm生成电路、处理电路及芯片
CN102706273B (zh) 一种基于外差干涉信号的相位解调方法
CN104485938A (zh) 一种低功耗电容式传感器接口电路
CN203883807U (zh) 一种数字式原子频标系统电路
CN209170340U (zh) Pwm信号采样检测电路、处理电路及芯片
CN108776264B (zh) 数字示波器的fft分析装置
CN104391464A (zh) 一种基于fpga的硬件等效同步采样装置
CN116953347A (zh) 一种提高基波计量精度的方法及装置
CN101261875A (zh) 存储器控制器
CN209170328U (zh) Pwm生成电路、处理电路及芯片
CN103873025A (zh) 一种三角波信号产生方法及三角波发生器

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071121

Termination date: 20101127