CN115001485A - 基于泰勒多项式逼近的直接数字频率合成器 - Google Patents
基于泰勒多项式逼近的直接数字频率合成器 Download PDFInfo
- Publication number
- CN115001485A CN115001485A CN202210745710.1A CN202210745710A CN115001485A CN 115001485 A CN115001485 A CN 115001485A CN 202210745710 A CN202210745710 A CN 202210745710A CN 115001485 A CN115001485 A CN 115001485A
- Authority
- CN
- China
- Prior art keywords
- phase
- digital frequency
- frequency synthesizer
- direct digital
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 22
- 238000004891 communication Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 15
- 238000009825 accumulation Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000003786 synthesis reaction Methods 0.000 abstract description 2
- 230000006870 function Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 8
- 238000013139 quantization Methods 0.000 description 8
- 238000005070 sampling Methods 0.000 description 7
- 238000004364 calculation method Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/24—Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明属于数字频率合成技术领域，具体涉及一种基于泰勒多项式逼近的直接数字频率合成器，包括相位累加器、相位截取器、相幅转换器和系统时钟；相位累加器通过相位截取器与相幅转换器通信连接，相位累加器、相位截取器、相幅转换器还分别与系统时钟通信连接；相幅转换器由对数转换器、
乘法器、乘法器、加法器、反对数转换器和区间选择模块组成，并基于泰勒多项式进行转换，基本转换公式为：
；
；式中，x为相位累加器输出的相位字经
乘法器转化而成的实际角度值。本发明不仅有效地解决了直接数字频率合成器的输出杂散问题，而且大幅度降低了直接数字频率合成器的功耗，并使其获得了更好的动态性能。
Description
技术领域
本发明属于数字频率合成技术领域，具体涉及一种基于泰勒多项式逼近的直接数字频率合成器。
背景技术
近年来，直接数字频率合成（Direct Digital Frequency Synthesizer，缩写为DDS）器以其所具有的体积小、生产成本低、频率分辨率高、易于智能控制等突出优点，在数字信号处理、数字集成电路设计、雷达测量、卫星导航等多个技术领域得到了广泛应用，与直接数字频率合成器密切相关的专利技术文献和非专利技术文献层出不穷。
例如，申请公布号为CN 104113333 A的发明专利申请公开了一种直接数字频率合成器，包括时钟分频模块、相位累加模块、相位分路模块、相幅转换模块、 第一交织采样模块、数模转换模块以及第二交织采样模块，时钟分频模块将系统时钟进行分频后分别给其他6个功能模块提供采样时钟；相位累加模块在输入的分频时钟控制下将输入的频率控制字进行线性相位相加输出合成信号的相位值；相位分路模块在输入的分频时钟控制下将相位累加模块输出的相位值分路输出给相幅转换模块；相幅转换模块在输入的分频时钟控制下将输入的相位值转换为对应的幅度值；第一交织采样模块在输入的分频时钟控制下将幅度值交织采样输出数字信号；数模转换模块在输入的分频时钟控制下将数字信号转换为模拟信号再经第二交织采样模块交织采样输出与系统时钟频率相同的信号。
又如，授权公告号为CN 106774630 B的发明专利公开了一种补偿式直接数字频率合成器，该发明除了包括传统直接数字频率合成器中的相位累加器、正弦查找表ROM、数模转换器DAC和低通滤波器LPF外，还包括下述部件：
相位累加寄存器，用于生成第一数据流，即相位截断前第n个时钟的标准信号X[n]和相位截断后第n个时钟的误差信号e[n]，n为大于等于0的整数；
相位截断补偿系数计算器，根据所述第一数据流计算第n个时钟的相位截断补偿系数Ck[n]，(k＝1,2,3,4,5)；
延时对齐单元1，用于对齐所述第n个时钟的相位截断补偿系数Ck[n]与正弦查找表ROM产生的第二数据流；
相位截断补偿器，根据所述第n个时钟的相位截断补偿系数Ck[n]对延时对齐后的第二数据流进行线性和非线性补偿；
正弦查找误差表ROM，工作频率和存储容量与正弦查找表ROM完全一样，但每个存储单元存储了对应幅度值第n个时钟的量化误差e’[n]；
加法器，将正弦查找表ROM和正弦查找误差表ROM相同地址单元的数据累加得到第三数据流；
延时对齐单元2，用于对齐所述幅度值第n个时钟的量化误差e’[n]与所述第三数据流；
幅度量化误差补偿系数计算器，根据延时对齐后的第三数据流X’[n]与量化误差e’[n]计算得出幅度量化误差补偿系数；
延时对齐单元3，用于对齐相位截断补偿器产生的数据流与幅度量化误差补偿系数；
幅度量化误差补偿器，根据延时对齐后第n个时钟的幅度量化误差补偿系数C’k[n]，(k＝1,2,3,4,5)，对相位截断补偿器输出的数据进一步进行线性和非线性补偿，最后将补偿后的数据输送给数模转换器。
再如，北京交通大学研究生宋彦斌的硕士学位论文《直接数字频率合成器的研究方法与实现》对直接数字频率合成器的基本结构、工作原理及其研发方向进行了系统的归纳、分析。尤其值得一提的是，该学位论文对泰勒级数近似算法在直接数字频率合成器中的数据转换方面的应用进行系统的描述，对直接数字频率合成器的设计具有重要的参考作用。
总的说来，上述专利技术文献或非专利技术文献所公开的技术方案在一定程度上体现了直接数字频率合成器领域的技术发展趋势，但是，上述现有技术也存在一定的技术缺陷。以CN 104113333 A号发明专利申请所公开的技术方案为例，该发明能以低速的实际采样时钟，获得高速的采样频率，同时提高输出信号的频率并降低系统的功耗，这是其显著的优点，然而，该发明也存在系统复杂以及数据转换所采用的算法不尽合理的缺陷。以CN106774630 B号发明专利所公开的技术方案为例，该发明较好地解决了直接数字频率合成器所存在的输出杂散问题，但是，该发明中的相辐转换主要是基于正弦查找表ROM的存储而实现的，其在拓展高位输出或更高的频率精度时都将会大幅度地增大正弦查找表ROM所占的面积，增加其功耗；此外，正弦查找表ROM的误差设计还存在误差位宽不一致的问题，若使用最大位宽，将会大大增大资源的消耗，且在进行查值的过程中，受地址位影响，该发明无法在高频条件下工作。再以硕士学位论文《直接数字频率合成器的研究方法与实现》所公开的技术方案为例，该硕士学位论文全景式地展现了直接数字频率合成器的设计方法及其发展趋势，并较为系统地研究了泰勒级数近似算法在直接数字频率合成器中的应用问题，然而，该论文中的泰勒展开是通过拟合正弦查找表ROM进行查表实现的，这就使得CN106774630 B号发明专利所存在的技术缺陷同样存在于该论文所公开的技术方案中。
发明内容
本发明的目的旨在降低直接数字频率合成器输出杂散的同时，降低其功耗，并获得更好的动态性能，从而克服上述现有技术的缺陷。
为了实现上述目的，本发明采用了下述技术方案：
一种基于泰勒多项式逼近的直接数字频率合成器，包括相位累加器、相位截取器、相幅转换器和系统时钟；相位累加器通过相位截取器与相幅转换器通信连接，相位累加器、相位截取器、相幅转换器还分别与系统时钟通信连接；其特征在于：相幅转换器由对数转换器、
乘法器、乘法器、加法器、反对数转换器和区间选择模块组成，并基于泰勒多项式进行转换，基本转换公式为：
式中，x为相位累加器输出的相位字经
乘法器转化而成的实际角度值。
进一步地，所述对数转换器共计4个，其作用是完成二进制数到其对应的对数值的转换。
进一步地，所述反对数转换器共计4个，其作用是完成对数值到其对应的二进制数的转换。
进一步地，所述对数转换器通过首“1”探测器、移位器和加法器将二进制数转换为对数值。
进一步地，所述反对数转换器通过移位器和加法器将对数值转换为二进制数。
与现有技术相比，本发明的主要有益效果如下：
本发明通过利用正弦/余弦函数的泰勒多项式与其周期性特征，提出了一种基于泰勒多项式逼近的直接数字频率合成器，通过使用高效的转换器单元来完成定点系统和对数系统之间的转换，降低了正弦/余弦函数硬件实现的成本，在精度和硬件成本之间实现了良好的权衡。此外，泰勒多项式近似也得到了有效利用，从而减少了相关查找表的所占用的内存空间，提高了整个系统的性能。总之，本发明不仅有效地解决了直接数字频率合成器的输出杂散问题，而且大幅度降低了直接数字频率合成器的功耗，并使其获得了更好的动态性能。
附图说明
图1是本发明的一个实施例的结构示意图；
图2是该实施例中的正弦/余弦卦象对称性示意图；
图3是该实施例中的
乘法器结构示意图；
图4是该实施例中的泰勒多项式逼近的工作原理图；
图5是该实施例中的对数转换器的结构示意图；
图6是该实施例中的反对数转换器的结构示意图。
具体实施方式
为了便于本领域技术人员更加充分地理解本发明的技术方案，以下结合附图，介绍本发明的一个实施例。
如图1并结合图4所示，一种基于泰勒多项式逼近的直接数字频率合成器，包括相位累加器、相位截取器、相幅转换器和系统时钟，相位累加器通过相位截取器与相幅转换器通信连接，相位累加器、相位截取器、相幅转换器分别与系统时钟通信连接。
在本实施例中，相位累加器由加法器和寄存器组成。相位累加器输出的相位字位宽为32bit，输出到相位累加器的频率控制字（FCW）位宽也为32bit。相位字在进入相幅转换器前，由相位截取器进行截断，相位截取器输出的截断后的相位字位宽为18bit。
相位累加器中加法器对输入的频率控制字（FCW）进行相加，寄存器存储本次的相位字用于下一次累加。在系统时钟的控制下，FCW从系统外输出后进入到系统内的加法器中，其输出结果返回后再次进入到加法器中，如此不断进行往复，形成累加过程。
如图4并结合图1、图3、图5、图6所示，在本实施例中，相幅转换器由对数转换器、
乘法器、乘法器、加法器、反对数转，换器和区间选择模块（图中未显示区间选择模块）组成，其结构是基于相关的正弦函数、余弦函数的泰勒多项式逼近的方式进行设计的。其中，
乘法器是一个特定功能的模块，其作用是将相位累加器输出的相位字转化为实际的角度值, 而乘法器则是将
和bi相乘来执行固定乘法功能的电子器件。需要强调的是，就单个的电子器件而言，本实施例中的所有电子器件均可使用现有的电子器件，以便降低本发明的实施成本。
对于正弦/余弦函数，其泰勒多项式可以表示为：
式中，ai为实数，bi为正正数，符号“
” 表示“+”或者“-”。
正弦函数的泰勒多项式的前四项表示为：
余弦函数的泰勒多项式的前四项表示为：
从泰勒多项式的角度看，随着正弦函数、余弦函数逼近泰勒多项式阶数的增加，精度越来越高。例如，正弦函数与其泰勒七次近似值之间的误差不超过3×10-7。
如图2所示，上述正弦/余弦函数具有卦象对称性，故可以将一个完整的周期分为八个部分，分别为
、
、
、
、
、
、
、
。本实施例在进行相辐转换的过程中，只需计算得到
这一区间内的正弦值和余弦值，再通过镜像、反转等操作即可得到整个周期内正弦值和余弦值，因此本发明利用相位累加器输出截断后位宽为18bit的相位字的高3bit，将整个周期分为8个区间，并用这3bit相位字进行判断。判断结果按照表1进行计算：
表1 各个卦象的sin和cos对应关系
完成区间划分后，由于相位累加器输出得相位字并不是角度值，而利用泰勒多项式需要真正的角度值，故需要将相位累加器得到的相位字与实际角度进行映射。为此，本实施例通过如图3所示的
乘法器来进行这一转换，其中
。通过三个进位保存加法器（CS_Adder）和一个加法器（Adder）对相位累加器得到的相位字进行运算，并乘以
，即可得到实际的角度x。
得到实际的角度x后，可以通过泰勒多项式逼近得到正弦/余弦函数，整个计算过程主要通过对数计算来实现。泰勒多项式近似的前4次幂项的计算结构如图4所示。对于图4所示的幂函数，输入x被转换为对数，这需要一个对数转换器来获得
，并通过乘法器将
和bi相乘来执行固定乘法。在最后一个阶段，对数系统中的乘法结果通过使用一个连续阶段的反对数转换器转换为固定点数，如下式所示：
本实施例中的对数转换器、反对数转换器可采用结构简单的转换器，以保持低硬件成本并实现低功耗。在本实施例中，正弦/余弦利用泰勒多项式近似的前4次幂的计算可以表示为：
该计算式中的符号“
” 表示“+”或者“-”。
由上式可知，对于sinx和cosx的近似，可以有许多相同的单元，这些单元可以重复使用，从而实现更低的功耗。
由图4可知，在数据转换的过程中，需要用一个对数转换器将二进制数转换为该数的对数。本实施例通过首“1”的方法进行转换。对于一个二进制数计算对数时，本实施例先观察该二进制数的第一个“1”所处位置，该位置所对应位置权重为2i，则该数的对数值的正数部分为i，该位后续的二进制位数值的小数位即可快速获得该数的对数值。例如数值为27时，其二进制位11011，第一个“1”出现于权重24的位置，则
的整数部分为4，小数部分的二进制为1011，及整个值为100.1011（4.6875），可以获得其对数值。
在本实施例中，对数转换器的结构如图5所示。其工作时，先利用首“1”探测器获得对数值的正数部分，并把该值存到相应寄存器；再通过移位器（移位器左移）和加法器生成小数部分，最后得出整个转换的15位对数值。简而言之，对数转换器通过首“1”探测器、移位器和加法器将二进制数转换为对数值。
由图4可知，要将整个对数结果转换回去，需要一个反对数转换器。在本实施例中，反对数转换器的结构如图6所示，其工作时，首先将对数值的整数部分转换为数值i，将第i位表示位1，之后将小数位的二进制值接到该位的后续数据即可实现反对数转换，获得所需的数值。简而言之，反对数转换器通过移位器（移位器右移）和加法器将对数值转换为二进制数。
由于本发明选择的泰勒多项式的幂次项为7，其误差不超过3×10-7，因此，通过上述四个多项式，可精确地完成整个相幅转换过程，亦即通过上述对数转换器、加法器、
乘法器、乘法器、反对数转换器和相应加法可得到最后的完成转换值。在计算过程中， 
可以通过相同单元复用，系数
为固定值，故本发明可以大幅度减少电路资源的消耗。
Claims (6)
1.一种基于泰勒多项式逼近的直接数字频率合成器，包括相位累加器、相位截取器、相幅转换器和系统时钟；相位累加器通过相位截取器与相幅转换器通信连接，相位累加器、相位截取器、相幅转换器还分别与系统时钟通信连接；其特征在于：相幅转换器由对数转换器、
乘法器、乘法器、加法器、反对数转换器和区间选择模块组成，并基于泰勒多项式进行转换，基本转换公式为：
式中，x为相位累加器输出的相位字经
乘法器转化而成的实际角度值。
2.如权利要求1所述的基于泰勒多项式逼近的直接数字频率合成器，其特征在于：所述相位累计加器由加法器和寄存器组成，位宽为32bit，输出截断后位宽为18bit，截断后的相位字通过相幅转换器进行转换得到正弦/余弦输出，其中相位字的高3bit用于区间选择，之后的15bit用泰勒多项式逼近获得正弦/余弦函数。
3.如权利要求1所述的基于泰勒多项式逼近的直接数字频率合成器，其特征在于：所述对数转换器共计4个，其作用是完成二进制数到其对应的对数值的转换。
4.如权利要求1所述的基于泰勒多项式逼近的直接数字频率合成器，其特征在于：所述反对数转换器共计4个，其作用是完成对数值到其对应的二进制数的转换。
5.如权利要求3所述的基于泰勒多项式逼近的直接数字频率合成器，其特征在于：所述对数转换器通过首“1”探测器、移位器和加法器将二进制数转换为对数值。
6.如权利要求3所述的基于泰勒多项式逼近的直接数字频率合成器，其特征在于：所述反对数转换器通过移位器和加法器将对数值转换为二进制数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210745710.1A CN115001485A (zh) | 2022-06-29 | 2022-06-29 | 基于泰勒多项式逼近的直接数字频率合成器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210745710.1A CN115001485A (zh) | 2022-06-29 | 2022-06-29 | 基于泰勒多项式逼近的直接数字频率合成器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115001485A true CN115001485A (zh) | 2022-09-02 |
Family
ID=83037429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210745710.1A Pending CN115001485A (zh) | 2022-06-29 | 2022-06-29 | 基于泰勒多项式逼近的直接数字频率合成器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115001485A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116827339A (zh) * | 2023-07-28 | 2023-09-29 | 佛山市蓝箭电子股份有限公司 | 基于泰勒多项式逼近的直接数字频率合成器及其方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5430764A (en) * | 1993-09-01 | 1995-07-04 | Grand Valley State University | Direct digital frequency synthesizer |
| US5467294A (en) * | 1994-03-09 | 1995-11-14 | Hu; Vince | High speed, low power direct digital synthesizer |
| US5604691A (en) * | 1995-01-31 | 1997-02-18 | Motorola, Inc. | Logarithm/inverse-logarithm converter utilizing a truncated Taylor series and method of use thereof |
| JPH10164164A (ja) * | 1996-11-25 | 1998-06-19 | Matsushita Electric Ind Co Ltd | デジタル復調器 |
| US6587862B1 (en) * | 1999-09-07 | 2003-07-01 | Spectral Logic Design | Apparatus and method for direct digital frequency synthesis |
| US20070174371A1 (en) * | 2006-01-25 | 2007-07-26 | Rockwell Scientific Licensing, Llc | Hardware-efficient phase-to-amplitude mapping design for direct digital frequency synthesizers |
| US20090125576A1 (en) * | 2007-11-13 | 2009-05-14 | Shiann Shiun Jeng | Pade approximation convert circuit of direct digital frequency synthesizer |
| US20120223847A1 (en) * | 2010-08-27 | 2012-09-06 | M.S. Ramaiah School Of Advanced Studies | Method and Apparatus for Direct Digital Synthesis of Signals Using Taylor Series Expansion |
-
2022
- 2022-06-29 CN CN202210745710.1A patent/CN115001485A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5430764A (en) * | 1993-09-01 | 1995-07-04 | Grand Valley State University | Direct digital frequency synthesizer |
| US5467294A (en) * | 1994-03-09 | 1995-11-14 | Hu; Vince | High speed, low power direct digital synthesizer |
| US5604691A (en) * | 1995-01-31 | 1997-02-18 | Motorola, Inc. | Logarithm/inverse-logarithm converter utilizing a truncated Taylor series and method of use thereof |
| JPH10164164A (ja) * | 1996-11-25 | 1998-06-19 | Matsushita Electric Ind Co Ltd | デジタル復調器 |
| US6587862B1 (en) * | 1999-09-07 | 2003-07-01 | Spectral Logic Design | Apparatus and method for direct digital frequency synthesis |
| US20070174371A1 (en) * | 2006-01-25 | 2007-07-26 | Rockwell Scientific Licensing, Llc | Hardware-efficient phase-to-amplitude mapping design for direct digital frequency synthesizers |
| US20090125576A1 (en) * | 2007-11-13 | 2009-05-14 | Shiann Shiun Jeng | Pade approximation convert circuit of direct digital frequency synthesizer |
| US20120223847A1 (en) * | 2010-08-27 | 2012-09-06 | M.S. Ramaiah School Of Advanced Studies | Method and Apparatus for Direct Digital Synthesis of Signals Using Taylor Series Expansion |
Non-Patent Citations (3)
| Title |
|---|
| RAVINDER SINGH: "A ROM-less direct digital frequency synthesizer based on fifth-degree Bezier curve approximation", 《2013 INTERNATIONAL CONFERENCE ON INTELLIGENT SYSTEMS AND SIGNAL PROCESSING (ISSP)》 * |
| YAO-HUA CHEN: "A direct digital frequency synthesizer based on a new form of polynomial approximations", 《IEEE TRANSACTIONS ON CONSUMER ELECTRONICS》 * |
| 张汉富: "一种ROM-Less的流水线型DDS设计", 《微计算机信息》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116827339A (zh) * | 2023-07-28 | 2023-09-29 | 佛山市蓝箭电子股份有限公司 | 基于泰勒多项式逼近的直接数字频率合成器及其方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0102784B1 (en) | Method and apparatus for sine function generation | |
| Vankka | Methods of mapping from phase to sine amplitude in direct digital synthesis | |
| CN103488245B (zh) | Dds中的相位幅度转换方法以及装置 | |
| GB2415845A (en) | Numerically controlled oscillator and method of operation | |
| CN109085879A (zh) | 一种用于电学多功能校准平台的高精度dds频率合成器 | |
| CN101276002A (zh) | 高温单片相位可编程直接数字频率合成源 | |
| CN115001485A (zh) | 基于泰勒多项式逼近的直接数字频率合成器 | |
| US6657573B2 (en) | Phase to sine amplitude conversion system and method | |
| EP0782062B1 (en) | Reducing noise in digital frequency synthesizers | |
| Langlois et al. | Hardware optimized direct digital frequency synthesizer architecture with 60 dBc spectral purity | |
| Jridi et al. | Direct digital frequency synthesizer with CORDIC algorithm and Taylor series approximation for digital receivers | |
| CN102789446A (zh) | 基于cordic算法的dds信号杂散抑制方法及系统 | |
| CN102420611B (zh) | 一种数字信号的采样率转换方法及装置 | |
| CN116827339A (zh) | 基于泰勒多项式逼近的直接数字频率合成器及其方法 | |
| US8060547B2 (en) | Pade approximation convert circuit of direct digital frequency synthesizer | |
| Shan et al. | Design and implementation of a FPGA-based direct digital synthesizer | |
| CN107315447A (zh) | 一种高压缩比相位幅度转换的直接数字频率合成方法与电路 | |
| Chen et al. | Implementation Method of CORDIC Algorithm to Improve DDFS Performance | |
| CN102006067A (zh) | 一种带波形修正rom的dds电路结构 | |
| Wang et al. | Design and Simulation of an Optimized DDS | |
| KR20000031136A (ko) | 직접 디지털 주파수 합성기 | |
| Jheng et al. | DSP engine design for LINC wireless transmitter systems | |
| CN220207708U (zh) | 一种adc测试系统信号源的合成装置 | |
| Поликаровских | DIRECT DIGITAL SYNTHESIZER IN A NEW MATHEMATICAL BASIS | |
| Polikarovskykh et al. | Direct digital frequency synthesizer in the residue number system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220902 |