CN105281714B - 一种可编辑码元的方波发生装置及方法 - Google Patents

Abstract

本发明公开了一种可编辑码元的方波发生装置及方法，其装置包括PC机、发生器，PC机与发生器连接，所述发生器包括供电电源、微处理器、波形发生模块、波形调节模块、波形输出模块及保护外壳。发生器采用通用USB接口；波形调节模块采用旋钮设计，方便连续调节波形幅度和直流偏置；供电模块负责供电；波形输出模块采用通用BNC接口，码元编辑模块设置在PC机中，可以编辑码元数据和码元速率，当设定好数据后，通过USB将数据传送到发生器，发生器产生对应波形。其装置可以同时产生四路独立的方波输出，并且每路输出的峰峰值和直流偏置能够单独调节，具有结构简单、便携方便的优点，可以广泛运用到工业测控、教学实验等领域。

Description

一种可编辑码元的方波发生装置及方法

技术领域

本发明涉及波形发生相关设备技术领域，具体涉及一种可编辑码元的方波发生装置及方法，其发生装置能够设定码元以及码速，能够调节波形峰峰值和直流偏置。

背景技术

一般来说，将能够产生测试信号的仪器统称为信号源，也称为信号发生器。根据输出波形的不同，信号发生器又可以大致分为正弦波信号发生器、矩形脉冲信号发生器、函数信号发生器和随机信号发生器等四大类。信号波形发生器在国防、工业、教学等方面都有广泛的应用。在市场上波形发生器种类繁多，其中国内的信号发生器成本低但性能不佳；国外设备性能较好，但价格十分昂贵。

目前市场中存在的方波信号发生器主要采用数字频率合成(DDS)技术，频率精度高，价格较高，能够调节波形占空比，但在数字通信运用中有时需要输出不同码元的方波作为测试信号，此时市场上的方波信号发生器很难满足用户需求。同时，市场上的方波信号发生器一般拥有输出通道数不多，通道间相互独立，缺乏通道间协同输出功能，当用户需要较多通道实现相位协同输出时，市场上的发生器就很不方便了。

发明内容

本发明的目的是为了克服市场上现有方波发生器无法设定任意码元、用户使用通道少、操作不便等不足而开发的一种体积小、价格低廉、使用方便的可编辑码元的方波发生器。

实现本发明目的的具体技术方案如下：

一种可编辑码元的方波发生装置，该发生装置包括PC机及发生器，PC机与发生器连接，所述发生器包括保护外壳及设于保护外壳内的供电电源模块、微处理器、波形发生模块、波形调节模块及波形输出模块，所述保护外壳上设有旋钮、USB接口、电源供电接口和四路BNC接口，旋钮与波形调节模块相连，电源供电接口与供电电源模块相连，USB接口与微处理器相连，波形输出模块与四路BNC接口连接；其中：

供电电源模块分别与微处理器、波形发生模块、波形调节模块及波形输出模块连接，微处理器与波形发生模块连接，波形发生模块与波形调节模块连接，波形调节模块连接波形输出模块；所述PC机内设有码元编辑模块，实现码元的编辑，并将所编辑的数据通过USB接口传送给发生器。

所述码元的编辑包括编辑码元数据以及编辑码速，具体步骤如下：

ⅰ、编辑码元数据

设置32个码元变量，变量依次拥有对应的编号，每个变量设定为0或者1，其中1对应方波的高电平，0对应方波的低电平；按照输出波形的输出形式，设定对应的码元变量的值，并将结束数值指示最后一位码元的编号；设置好后，将32个码元变量和结束数值一并储存；

ⅱ、编辑码元速率

码元速率值指的是方波每秒发送的码元个数，数值设定范围在0到10⁸，将码元速率的数值转换为整数，存储到码元速率变量中。

所述微处理器采用ARM处理器，波形发生模块采用FPGA可编程芯片，微处理器与波形发生模块之间采用IIC接口进行连接；FPGA输出采用LVDS差分信号输出。

本发明旋钮采用中间按钮、外围旋钮形式设计，当按钮按下后，旋钮调节输出波形峰峰值；当按钮弹起时，旋钮调节输出波形的直流偏置。

一种可编辑码元的方波发生方法，该方法包括以下步骤：

a）PC机的码元编辑模块编辑码元数据和码元速率并发送；

b）ARM接收到USB数据帧后，提取出数据中的码元数据、频率数据和通道数据，根据这些数据索引出存储在ARM内部存储器中的控制信号，并将控制信号通过IIC接口传送给FPGA；

c）FPGA内部存储有数据表和时钟表，当FPGA接收到控制信号后，根据控制信号在数据表中索引出码元数据、频率值和通道号，然后根据频率值在时钟表中索引，得到的索引值作为分频时钟源；

d）设定分频时钟源的值为M，频率值为N，分频比为P，其中P=M/N；得到分频时钟源后，先计算出P；若P为整数，则采取整数分频法；若P为小数，则采用小数分频法；通过分频法得到频率值为N的时钟，最后结合通道号，在时钟N的每个周期里，在对应FPGA管脚上以LVDS格式输出一位码元，从第一位码元开始依次输出到最后一位码元，以此循环；至此FPGA上产生了方波；

e）FPGA产生的方波是差分方波，需要转化为单端方波，并且实现波形的峰峰值与直流偏置可调节功能，这部分通过波形调节模块实现，此模块采用高速模拟电路设计。首先波形通过LVDS转换电路，将差分方波转换为单端TTL电平方波，实现单端方波；然后通过放大电路、滤波与分压电路，分压电路分压比通过外部旋钮可以调节，实现方波的峰峰值可调节；其次通过加法电路，将直流电压耦合到方波上，耦合的直流偏置大小也可以通过外部旋钮调节，实现方波的直流偏置可调；最后再通过输出电阻网络进行阻抗匹配后，将最终的方波输出。

与现有技术相比，本发明的有益效果是：

⑴、本发明的装置结构简单，成本低廉。

⑵、可以作为普通的方波发生器使用，也可以作为矩形脉冲信号发生器使用，而且可以独立调节每路输出波形的峰峰值和直流偏置。

⑶、操作方便，输出波形的码元和码速通过码元编辑模块配置，可以实现四路独立波形输出，也可以配置成为四路波形协同同步输出。操作简单，并且随着模块更新，可以实现远程操作以及多用户共享等功能。

附图说明

图1为本发明装置结构示意图；

图2为本发明装置发生器内部结构框图；

图3为本发明装置工作流程图。

具体实施方式

参阅图1-2，本发明装置包括PC机11及发生器，PC机11与发生器连接，所述发生器包括保护外壳6及设于保护外壳6内的供电电源模块3、微处理器4、波形发生模块5、波形调节模块7及波形输出模块10，所述保护外壳6上设有旋钮8、USB接口2、电源供电接口1和四路BNC接口9，旋钮8与波形调节模块7相连，电源供电接口1与供电电源模块3相连，USB接口2与微处理器4相连，波形输出模块10与四路BNC接口9连接；其中：

供电电源模块3分别与微处理器4、波形发生模块5、波形调节模块7及波形输出模块10连接，微处理器4与波形发生模块5连接，波形发生模块5与波形调节模块7连接，波形调节模块7连接波形输出模块10；所述PC机内设有码元编辑模块，实现码元的编辑，并将所编辑的数据通过USB接口2传送给发生器。

本发明所述微处理器4采用ARM处理器，波形发生模块5采用FPGA可编程芯片，微处理器4与波形发生模块5之间采用IIC接口进行连接；FPGA输出采用LVDS差分信号输出。

本发明旋钮8采用中间按钮、外围旋钮形式设计，当按钮按下后，旋钮调节输出波形峰峰值；当按钮弹起时，旋钮调节输出波形的直流偏置。

参阅图3，本发明装置是这样工作的：

将PC机与发生器用USB连接，等待USB正常被识别，识别成功后，码元编辑模块通过USB发送握手信号，微处理器4接收到握手信号后，微处理器4发出连接请求，码元编辑模块收到连接请求后，创建连接，发生器上的指示灯常亮，表明USB连接成功；如果未能连接，码元编辑模块重新发送握手信号。

在码元编辑模块中，编辑码元和码元速率的具体步骤如下：

ⅰ）编辑码元数据

设置32个码元变量，变量依次拥有对应的编号，每个变量设定为0或者1，其中1对应方波的高电平，0对应方波的低电平；按照输出波形的输出形式，设定对应的码元变量的值，并将结束数值指示最后一位码元的编号；设置好后，将32个码元变量和结束数值一并储存；

ⅱ）编辑码元速率

码元速率值指的是方波每秒发送的码元个数，数值设定范围在0到10⁸，将码元速率的数值转换为整数，存储到码元速率变量中；

ⅲ）校验数据并打包

将32个码元变量、结束数值和码速变量以及通道号进行CRC校验，然后将它们和校验值一起打包成为USB帧格式的数据。

USB帧格式的数据通过USB发送给微处理器4，微处理器4接收后返回接收成功命令，完成数据的接收。

微处理器4接收到USB数据帧后，提取出数据中的码元数据、频率数据和通道数据，根据这些数据索引出存储在微处理器4内部存储器中的控制信号，并将控制信号通过IIC接口传送给波形发生模块。

波形发生模块5采用FPGA可编程逻辑芯片，实现接收微处理器4的控制信号并产生差分方波，内部实现具体步骤为：

(1)、FPGA内部存储有数据表和时钟表，当FPGA接收到控制信号后，根据控制信号在数据表中索引出码元数据、频率值和通道号，然后根据频率值在时钟表中索引，得到的索引值作为分频时钟源；

（2）、设定分频时钟源的值为M，频率值为N，分频比为P，其中P=M/N；得到分频时钟源后，先计算出P；若P为整数，则采取整数分频法；若P为小数，则采用小数分频法；通过分频法得到频率值为N的时钟，最后结合通道号，在时钟N的每个周期里，在对应FPGA管脚上以LVDS格式输出一位码元，从第一位码元开始依次输出到最后一位码元，以此循环；至此FPGA上产生了差分方波。

差分方波输出到波形调节模块7中，波形调节模块7采用高速模拟电路构成。包括LVDS转换电路、放大电路、滤波电路、分压电路和加法电路。实现将差分方波转换为单端方波，并实现方波峰峰值与直流偏置可调节功能。具体实现步骤为：

（1）、将差分方波转化为单端方波，采用高速模拟电路构成的LVDS转化电路，将差分方波转化为单端TTL电平方波。

（2）、调节方波峰峰值功能通过分压电路实现。先将单端方波通过放大电路，使方波高电平电压值到芯片正电源大小，然后通过滤波电路，滤除波形上的干扰信号，最后通过分压电路，将峰峰值按比例缩小，其中分压电路的分压比通过外部旋钮控制分压电阻值实现，从而实现峰峰值连续可调。

（3）、调节方波的直流偏置功能通过加法电路实现。将调节峰峰值后的方波与直流电压通过加法电路，实现直流偏置耦合到方波上，其中耦合上的直流电压的数值可以通过外部旋钮控制直流电阻接入大小实现。

波形输出模块10由电阻网络构成，实现阻抗匹配，提升带负载能力，防止由于阻抗不匹配造成波形失真。

最后将方波通过BNC接口输出到装置外部。

Claims (3)

1.一种可编辑码元的方波发生装置，其特征在于：该装置包括PC机（11）及发生器，PC机（11）与发生器连接，所述发生器包括保护外壳（6）及设于保护外壳（6）内的供电电源模块（3）、微处理器（4）、波形发生模块（5）、波形调节模块（7）及波形输出模块（10），所述保护外壳（6）上设有旋钮（8）、USB接口（2）、电源供电接口（1）和四路BNC接口（9），旋钮（8）与波形调节模块（7）相连，电源供电接口（1）与供电电源模块（3）相连，USB接口（2）与微处理器（4）相连，波形输出模块（10）与四路BNC接口（9）连接；其中：

供电电源模块（3）分别与微处理器（4）、波形发生模块（5）、波形调节模块（7）及波形输出模块（10）连接；微处理器（4）与波形发生模块（5）连接， 波形发生模块（5）与波形调节模块（7）连接，波形调节模块（7）连接波形输出模块（10）；

所述PC机内设有码元编辑模块，实现码元的编辑，并将所编辑的数据通过USB接口（2）传送给发生器；

所述微处理器（4）采用ARM处理器，波形发生模块（5）采用FPGA可编程芯片，微处理器（4）与波形发生模块（5）之间采用IIC接口进行连接；FPGA输出采用LVDS差分信号输出；

所述旋钮（8）采用中间按钮、外围旋钮形式设计，当按钮按下后，旋钮调节输出波形峰峰值；当按钮弹起时，旋钮调节输出波形的直流偏置。

2.根据权利要求1所述的方波发生装置，其特征在于所述码元的编辑包括编辑码元数据以及编辑码速，具体步骤如下：

ⅰ、编辑码元数据

设置32个码元变量，变量依次拥有对应的编号，每个变量设定为0或者1，其中1对应方波的高电平，0对应方波的低电平；按照输出波形的输出形式，设定对应的码元变量的值，并将结束数值指示最后一位码元的编号；设置好后，将32个码元变量和结束数值一并储存；

ⅱ、编辑码元速率

码元速率值指的是方波每秒发送的码元个数，数值设定范围在0到108，将码元速率的数值转换为整数，存储到码元速率变量中。

3.一种可编辑码元的方波发生方法，其特征在于该方法包括以下步骤：

a）PC机的码元编辑模块编辑码元数据和码元速率并发送；

b）ARM接收到USB数据帧后，提取出数据中的码元数据、频率数据和通道数据，根据这些数据索引出存储在ARM内部存储器中的控制信号，并将控制信号通过IIC接口传送给FPGA；

c）FPGA内部存储有数据表和时钟表，当FPGA接收到控制信号后，根据控制信号在数据表中索引出码元数据、频率值和通道号，然后根据频率值在时钟表中索引，得到的索引值作为分频时钟源；

d）设定分频时钟源的值为M，频率值为N，分频比为P，其中P=M/N；得到分频时钟源后，先计算出P；若P为整数，则采取整数分频法；若P为小数，则采用小数分频法；通过分频法得到频率值为N的时钟，最后结合通道号，在时钟N的每个周期里，在对应FPGA管脚上以LVDS格式输出一位码元，从第一位码元开始依次输出到最后一位码元，以此循环；至此FPGA上产生了方波；

e）波形通过LVDS转换电路，将差分方波转换为单端TTL电平方波，实现单端方波；然后通过放大、滤波与分压，分压比通过外部旋钮调节，实现方波的峰峰值调节；再将直流电压耦合到方波上，耦合的直流偏置大小通过外部旋钮调节，实现方波的直流偏置可调；最后再通过输出电阻网络进行阻抗匹配后，将最终的方波输出。