CN202841147U

CN202841147U - 一种比特误码率测试装置

Info

Publication number: CN202841147U
Application number: CN2012203765834U
Authority: CN
Inventors: 陈哲
Original assignee: Individual
Current assignee: Individual
Priority date: 2012-07-31
Filing date: 2012-07-31
Publication date: 2013-03-27
Anticipated expiration: 2022-07-31

Abstract

本实用新型公开了一种比特误码率测试装置，其特征在于，包括一信号生成电路，具有可输出可调节信号图形的高频发射端；一信号接收电路，具有可接收高频测试信号的高频接收端；一可调谐时钟电路，其时钟信号线连通所述信号生成电路和信号接收电路；以及一数字控制电路，通过控制线连通所述信号生成电路、信号接收电路和可调谐时钟产生电路。本方案适用在小体积、低成本的便携设备中，具有功耗小、简单、可靠的特点。

Description

一种比特误码率测试装置

技术领域

本实用新型涉及一种用于进行比特误码率测试的设备。

背景技术

比特误码率测试(BERT),是一种通讯中常用的用来评估通信网络质量的技术。在通信上，当数据在传输过程中，有很多可能会导致误码的产生，特别是传输介质中有比较大的噪声的时候。如果误码在数据中产生，就会危及系统的完整性和持续性。

鉴于此，用来进行比特误码率测试的比特误码率测试仪就是应运而生的电子仪器。比特误码率测试的基本原理并不复杂：数据从比特误码率测试仪的信号产生电路中通过发射接口传输到后续的外部仪器或通信网络中，然后再回路到比特误码率测试仪的信号接收电路，最后接收到的数据会和原始的数据进行对比。如果数据有改变，就被标记为误码。

目前市场上的高频（10千兆赫兹以上）比特误码率测试系统非常昂贵(百万元以上),功耗大(几十瓦),体积大；所以，一方面难以普及使用，另一方面携带不便。

实用新型内容

针对上述现有比特误码测试装置难以普及和携带的问题，本实用新型提出一种比特误码测试装置，其技术方案如下：

一种比特误码率测试装置,其特征在于,包括:

一信号生成电路，具有可输出可调节信号图形的高频发射端；

一信号接收电路，具有可接收高频测试信号的高频接收端；

一可调谐时钟电路，其时钟信号线连通所述信号生成电路和信号接收电路；以及

一数字控制电路，通过控制线连通所述信号生成电路、信号接收电路和可调谐时钟产生电路。

作为本技术方案的优选者，可以有如下方面的改进：

较佳实施例中，所述信号生成电路包括一PRBS码型产生器和一高电压负载驱动电路；所述PRBS码型产生器包括一差分信号输出端；所述高电压负载驱动电路包括晶体管B1和B2，二者发射集相连再通过一电流源S1接入地；B1和B2的集电极分别通过一电阻R2和R3与电源相连；B1和B2基极连接于所述差分信号输出端

较佳实施例中，所述信号接收电路包括一PRBS码型检查器，该PRBS码型检查器连通用于记录误码数据的计数器。

较佳实施例中，所述可调谐时钟电路包括：

相并联的一晶振A1和电阻R1，二者的输出端连接一位相检测器P1的一个输入端；所述位相检测器的输出端顺次通过一低通滤波器F1、一压控振荡器VCO和一四倍频器M1后输出至所述时钟信号线；所述压控振荡器VCO的输出端还通过一除法器D1连通至所述位相检测器P1的另一输入端。

较佳实施例中，所述数字控制电路具有可连接外部控制设备的一USB接口。

较佳实施例中，所述可调谐时钟电路还具有可外接并触发外部检测设备的触发信号接口。

较佳实施例中，所高频发射端和高频接收端为阻抗50欧姆的SMA接口。

较佳实施例中，所述数字控制电路包括一USB到I²C转换器，所述控制线为I²C形态的总线。

较佳实施例中，还包括一电源管理模块，该电源管理模块用电源线连通所述信号接收电路、信号生成电路和可调谐时钟电路，并且具有一USB接口作为其电源输入端。

较佳实施例中，所述电源管理模块包括：

一1.8V稳压模块，连通所述USB接口的电源线，并具有一1.8V输出端；以及

一3.3V稳压模块，连通所述USB接口的电源线，并具有一3.3V输出端。

本实用新型带来的有益效果是：

1.本方案适用在小体积、低成本的便携设备中，具有功耗小、简单、可靠的特点。

2.采用了USB接口与PC机连通的方式，各模块的实现较简单可靠，使用I²C总线实现的拓扑结构可以具有简洁的通信线路，可以在较低的功耗下用小体积的电路实现，并且，其测试的功能设定、数据记录及分析更加快速、规范。

附图说明

以下结合附图实施例对本实用新型作进一步说明：

图1是本实用新型实施例一的结构图；

图2是本实用新型实施例二的结构图；

图3是图2所示实施例其信号生成电路30的部分结构图；

图4是图2所示实施例其信号接收电路40的部分结构图；

图5是图2所示实施例可调谐时钟电路50的部分结构图；

图6是图2所示实施例控制电路10的部分结构图；

图7是图2所示实施例其电源管理模块20的部分结构图；

图8是图2所示实施例一个完整工作流程示意图。

具体实施方式

实施例一：

如图1所示，本实用新型实施例一的结构图；

该比特误码率测试装置,包括一信号生成电路30、一可调谐时钟电路50、一信号接收电路40以及一数字控制电路10；其中信号生成电路30具有可输出可调节信号图形的高频发射端31；信号接收电路40具有可接收高频测试信号的高频接收端41；可调谐时钟电路50的时钟信号线连通信号生成电路30和信号接收电路40；数字控制电路10作为整个电路的控制核心部分，通过控制线11连通信号生成电路30、信号接收电路40和可调谐时钟产生电路50，整个电路的各个模块均在稳定的供电下工作。可见，在数字控制电路10的设定和操作下，信号生成电路30产生用于检测线路误码率的信号，信号通过高频发射端31传输至待测线路及其负载，再经由高频接收端41进入信号接收电路40，在其中即可根据比较得到线路的误码率，从而快速有效地判断其比特误码率结果。本方案适用在小体积、低成本的便携设备中，具有功耗小、简单、可靠的特点。

实施例二：

如图2至图7所示，本实施例二的示意图。

与实施例一相比，除了实施例一中的信号生成电路30、信号接收电路40、可调谐时钟电路50以及数字控制电路10以外，还包括一个电源管理模块20，并且，数字控制电路10、电源管理模块20均共用一USB接口12，以连通外部控制设备，例如一台PC机，其上具有相应的控制软件界面。电源管理模块20利用USB接口12的供电线路作为其电源输入端，并通过电源线21连通信号接收电路40、信号生成电路30和可调谐时钟电路50。

如图3所示，信号生成电路30包括一PRBS码型产生器33和一高电压负载驱动电路；PRBS码型产生器33包括一差分信号输出端34；高电压负载驱动电路包括晶体管B1和B2，二者发射集相连再通过一电流源S1接入地；B1和B2的集电极分别通过一电阻R2和R3与电源相连；B1和B2基极连接于差分信号输出端34。本信号生成电路30中，双极型三极管B1和B2的发射极与电流源S1相连,控制射级电流,进一步控制高电压负载驱动电路的输出幅度。PRBS码型产生器33使用可调谐时钟的时钟信号,产生高频的PRBS码型信号,此信号为差分信号。通过双极型三极管B1和B2放大电压,用于驱动高电压负载。

如图4所示，本实施例的信号接收电路40包括一PRBS码型检查器42，该PRBS码型检查器42连通了计数器45，该信号接收电路40其高频接收端41收集待测的线路上的码型，最终在计数器上45统计错误码数,总码数。

如图5所示，本实施例的可调谐时钟电路50中相并联的12-25兆赫兹的一晶振A1和电阻R1，二者的输出端连接一位相检测器P1的一个输入端；所述位相检测器的输出端顺次通过一低通滤波器F1、一压控振荡器VCO和一四倍频器M1后输出至所述时钟信号线；所述压控振荡器VCO的输出端还通过一除法器D1连通至所述位相检测器P1的另一输入端。

其中，12-25兆赫兹的晶振A1与电阻R1并联,产生一个频率范围在12-25兆赫兹之间的振荡波形,进入位相检测器P1的一个输入端。压控振荡器VCO 输出约为2.5千兆赫兹的时钟信号,通过除法器D1,得到一个与12-25兆赫兹的晶振A1产生的频率相近的频率,反馈进入位相检测器P1的另一个输入端,位相检测器P1的输出有两个分量,为两个输入频率的差频和两个频率的合频。通过低通滤波器F1的滤波,仅差频保留下来别作为纠错信号,进入压控振荡器VCO微调压控振荡器VCO的输出时钟频率。除法器D1的除法因子可以不为整数。压控振荡器VCO输出在2.25千兆赫兹和2.875千兆赫兹之间近似连续可调。压控振荡器VCO输出通过四倍频器M1倍频,输出范围为9到11.5千兆赫兹的时钟。

图6中所示，本实施例数字控制电路10包括一USB到I²C转换器17，所述控制线11为I²C形态的总线。本实施例来自PC机的数据和指令通过USB总线进入USB到I2C转换器17,通过协议转换,进入I²C总线,进一步与后续的信号生成电路30、信号接收电路40和可调时钟电路50内的I²C通信芯片完成通信控制，I²C总线结构简单，连线少。

如图7，本实施例的电源管理模块20包括一1.8V稳压模块25，连通USB接口12的电源线，并具有一1.8V输出端27；以及一3.3V稳压模块26，连通USB接口12的电源线，并具有一3.3V输出端28，通过此两组稳定的电压值，使所有电路模块正常工作。

所以，本实施例二中，电源管理电路20对来自USB接口12的5V的电压进行转换,用于对可调谐时钟电路50、信号接收电路40和信号生成电路30的供电。通过PC机软件控制界面,执行初始化命令，可以通过软件对信号生成电路30进行设置,比如发生频率和PRBS模式。同时设置可调谐时钟电路50的频率。可调谐时钟电路50的时钟信号通过时钟信号线51会被用在信号接收电路40和信号生成电路30。

通过USB接口12,PC机软件界面产生发出控制的指令,转换成I²C二线式串行总线的指令,通过I²C的总线传输,控制电源管理模块20,、信号接收电路40,可调谐时钟电路50和信号生成电路30。产生的数据由高频发射端31向外传输,外接高频负载。触发信号接口52用于外接并触发其他检测测设备。高频接收端41用于外接误码测试信号来源。

如图8所示,为本实用新型测试流程示意：

步骤1，PC机软件控制界面，计算机通过USB接口12对比特误码率测试仪进行通电，电源管理模块20对子电路进行供电；

步骤2，在计算机软件控制界面中设定比特误码率测试仪的工作参数，比如：时钟频率,PRBS码型,输出幅度等；

步骤3，通过计算机软件控制界面中的工作参数的设定，通过I²C总线对可调谐时钟电路50、信号生成电路30和信号接收电路40进行设置；

步骤4，通过比特误码率测试仪的对外接口(包括高频发射端31,高频接收端41,触发信号接口52),把比特误码率测试仪与外部仪器或通信网络进行物理连接。

步骤5,从信号接收电路40中的PRBS码型检查器42和计数器45中得到总比特数,错误比特数,计算误码率,把结果通过I²C总线传给计算机,显示在计算机软件控制界面上。

可见本实施例各模块的实现较简单可靠，使用I²C总线实现的拓扑结构可以具有简洁的通信线路，可以在较低的功耗下用小体积的电路实现，并且，通过连接PC机，使其测试的功能设定、数据记录及分析更加快速、规范。

以上所述，仅为本实用新型较佳实施例而已，故不能依此限定本实用新型实施的范围，即依本实用新型专利范围及说明书内容所作的等效变化与修饰，皆应仍属本实用新型涵盖的范围内。

Claims

1.一种比特误码率测试装置,其特征在于,包括:

一信号接收电路，具有可接收高频测试信号的高频接收端；

一可调谐时钟电路，其时钟信号线连通所述信号生成电路和信号接收电路；

以及

2.根据权利要求1所述一种比特误码率测试装置，其特征在于：所述信号生成电路包括一PRBS码型产生器和一高电压负载驱动电路；所述PRBS码型产生器包括一差分信号输出端；所述高电压负载驱动电路包括晶体管B1和B2，二者发射集相连再通过一电流源S1接入地；B1和B2的集电极分别通过一电阻R2和R3与电源相连；B1和B2基极连接于所述差分信号输出端。

3.根据权利要求2所述一种比特误码率测试装置，其特征在于：所述信号接收电路包括一PRBS码型检查器，该PRBS码型检查器连通用于记录误码数据的计数器。

4.根据权利要求1所述一种比特误码率测试装置，其特征在于：所述可调谐时钟电路包括：

5.根据权利要求1至4中任一项所述一种比特误码率测试装置，其特征在于：所述数字控制电路具有可连接外部控制设备的一USB接口。

6.根据权利要求1至4所述一种比特误码率测试装置，其特征在于：所述可调谐时钟电路还具有可外接并触发外部检测设备的触发信号接口。

7.根据权利要求1至4所述一种比特误码率测试装置，其特征在于：所高频发射端和高频接收端为阻抗50欧姆的SMA接口。

8.根据权利要求3所述一种比特误码率测试装置，其特征在于：所述数字控制电路包括一USB到I²C转换器，所述控制线为I²C形态的总线。

9.根据权利要求5所述一种比特误码率测试装置，其特征在于：还包括一电源管理模块，该电源管理模块用电源线连通所述信号接收电路、信号生成电路和可调谐时钟电路，并且具有一USB接口作为其电源输入端。

10.根据权利要求6所述一种比特误码率测试装置，其特征在于：所述电源管理模块包括：