CN103929160B - 具有时钟驱动电路的测量仪器 - Google Patents

Abstract

本发明提供一种具有时钟驱动电路的测量仪器，所述时钟驱动电路包括一个时钟输入端，一个增益模块、一个单元门电路模块，所述时钟输入端用于接收一个外部时钟信号，所述增益模块用于对外部时钟信号的电平进行放大或者衰减，得到放大或衰减后的信号，以满足所述单元门电路模块的电平需求，所述单元门电路模块，包括由反相器构成的单元门电路芯片，用于对所述放大或衰减后的信号进行多路分配、电平转换，输出多路时钟信号。本发明通过在测量仪器中采用包括时钟输入端，增益模块和单元门电路模块的小电路来代替现有的集成时钟缓冲器，价格低廉，节约了测量仪器的成本。并且依据不同的单元门电路芯片，输出时钟的路数和时钟频率灵活设定，使用方便。

Description

具有时钟驱动电路的测量仪器

技术领域

本发明涉及电变量测试领域，尤其涉及一种具有时钟驱动电路的测量仪器。

背景技术

测量仪器中，往往包括很多个电路单元，这些电路单元中，又有很多电路单元是需要时钟的。当测量仪器只有一个时钟源，而同时需要多路时钟输出给不同的电路单元时，现有技术的解决方案是采用市场上集成的IC：时钟缓冲器（clock Buffer），时钟缓冲器一般可以将时钟源输入时钟的电平转换为另外一种电平，同时也可以将时钟源输入的一路时钟转换为多路时钟，进行时钟的多路分配。参照图1，是现有技术集成IC：时钟缓冲器的工作示意图，集成IC：时钟缓冲器接收了一路输入时钟，并输出了多路时钟。

现有技术存在以下的缺点：

1、有时针对特殊应用不一定找得到合适的时钟缓冲器IC；例如：有时需要CMOS电平下输出频率250MHZ的时钟，但是业内目前只有一个厂家生产输出频率250MHZ时钟的时钟缓冲器IC，因此使用十分不便，在测量仪器中电路单元的时钟设计上比较受限，不能灵活设计。

2、现有的时钟缓冲器IC价格昂贵，例如：现有输出频率250MHZ时钟的时钟缓冲器IC价格在1.3美元左右。

3、时钟输入的电平不一定满足时钟缓冲器输入电平的需求；比如时钟源输入的电平是CMOS的或者TTL的，但是时钟缓冲器的输入电平需求为LVDS；或者时钟源输入的电平是TTL的，但是时钟缓冲器的输入电平需求为CMOS的。

发明内容

本发明所要解决的技术问题是：在测量仪器中，独创设计价格低廉的小电路来代替现有的集成时钟缓冲器。输出时钟的路数和时钟频率灵活设定，使用方便。

解决上述技术问题，本发明提供一种具有时钟驱动电路的测量仪器，所述时钟驱动电路包括一个时钟输入端、一个增益模块和一个单元门电路模块，所述时钟输入端用于接收一个外部时钟信号，所述增益模块用于对所述外部时钟信号的电平进行放大或者衰减，得到放大或衰减后的信号，以满足所述单元门电路模块的电平需求，所述单元门电路模块，包括由反相器构成的单元门电路芯片，用于对所述放大或衰减后的信号进行多路分配、电平转换，以输出多路频率相同的时钟信号。

作为一种举例，所述增益模块包括一个第一电容、一个第二电容、一个第一电阻、一个第二电阻、一个第三电阻、一个第四电阻和一个三极管，第一电容的输入端作为所述增益模块的输入端连接所述时钟输入端，第一电容的输出端连接第一电阻的输入端，第一电阻的输出端连接第二电阻的输入端、第二电阻的输出端同时连接第三电阻的输出端、第二电容的输入端和三极管的集电极，第二电阻的输入端还连接三极管的基极，第三电阻的输入端连接一个外部第一直流电源，三极管的发射极通过第四电阻接地，第二电容的输出端作为所述增益模块的输出端。

作为一种举例，所述第一电阻的阻值是0欧姆。

作为一种举例，所述单元门电路模块包括一个第一偏置电阻，一个第二偏置电阻和一个单元门电路芯片，第一偏置电阻一端连接一个外部第二直流电源，第一偏置电阻的另一端连接单元门电路芯片的第一反相器的输入端，第一反相器的输入端作为单元门电路模块的输入端，与增益模块的输出端相连，第一偏置电阻的另一端还同时连接第二偏置电阻的一端，第二偏置电阻的另一端接地，第一反相器的输出端还同时连接第二反相器至第n反相器的输入端，第二反相器至第n反相器的输出端作为单元门电路模块的n-1个输出端，分别输出n-1路时钟信号，n为大于等于2的自然数。

作为一种举例，所述三极管是射频三极管。

作为一种举例，所述单元门电路模块包括一个第一偏置电阻，一个第二偏置电阻和一个单元门电路芯片，第一偏置电阻一端连接一个外部第二直流电源，第一偏置电阻的另一端连接单元门电路芯片的第一反相器的输入端，第一反相器的输入端作为单元门电路模块的输入端，与增益模块的输出端相连，第一偏置电阻的另一端还同时连接第二偏置电阻的一端，第二偏置电阻的另一端接地，第一反相器的输出端还同时连接第二反相器至第n反相器的输入端，第二反相器至第n反相器的输出端还依次通过第二匹配电阻至第n匹配电阻输出n-1路时钟信号，n为大于等于2的自然数。

本发明通过在测量仪器中，采用一个包括时钟输入端，增益模块和单元门电路模块的小电路来代替现有的集成时钟缓冲器，价格低廉，节约了测量仪器的成本。并且依据由反相器构成的不同的单元门电路芯片，输出时钟的路数和时钟频率灵活设定，使用方便。

附图说明

图1是现有技术集成IC：时钟缓冲器的工作示意图

图2是本发明优选实施例1时钟驱动电路100的工作示意图

图3是本发明优选实施例2时钟驱动电路200的工作示意图

图4是本发明优选实施例3时钟驱动电路300的工作示意图

图5是本发明优选实施例4信号发生器400的结构示意图

具体实施方式

下面结合附图对本发明做进一步详细地说明。

优选实施例1：

参照图2，时钟驱动电路100包括一个时钟输入端101、一个增益模块102和一个单元门电路模块103，所述时钟输入端101用于接收一个外部时钟信号，所述外部时钟信号可以由时钟源产生。所述增益模块102用于对所述外部时钟信号的电平进行放大或者衰减，得到放大或衰减后的信号，以满足所述单元门电路模块103的电平需求，所述单元门电路模块103，包括由反相器构成的单元门电路芯片，用于对所述放大或衰减后的信号进行多路分配、电平转换，以输出多路相同输出频率的时钟信号。

优选实施例2：

参照图3，时钟驱动电路200包括一个时钟输入端201，一个增益模块202、一个单元门电路模块203，所述时钟输入端201用于接收一个外部时钟信号，所述增益模块202包括电容C1、电容C6、电阻R2、电阻R3、电阻R4、电阻R5和三极管Q602，电容C1的输入端作为所述增益模块的输入端连接时钟输入端201，电容C1的输出端连接电阻R2的输入端，电阻R2的输出端连接电阻R3的输入端、电阻R3的输出端同时连接电阻R4的输出端、电容C6的输入端和三极管Q602的集电极，电阻R3的输入端还连接三极管Q602的基极，电阻R4的输入端连接一个外部第一直流电源，三极管Q602的发射极通过电阻R5接地。电容C6的输出端作为所述增益模块202的输出端。

单元门电路模块203包括偏置电阻R7，偏置电阻R8和单元门电路芯片U1，偏置电阻R7一端连接一个外部第二直流电源，偏置电阻R7的另一端连接单元门电路芯片U1的第一反相器的输入端，第一反相器的输入端作为单元门电路模块203的输入端，与增益模块202的输出端相连。偏置电阻R7的另一端还同时连接偏置电阻R8的一端，偏置电阻R8的另一端接地，第一反相器的输出端还同时连接第二反相器至第三反相器的输入端，第二反相器至第三反相器的输出端还依次通过匹配电阻R9和匹配电阻R10输出2路时钟信号。这里的反相器起到整形缓冲、增加驱动能力和多路输出分配的作用。

由于本实施例中，需要时钟驱动电路200实现两路时钟输出，且时钟输出频率为200MHZ，因此单元门电路模块203选择了SN74LVC04A芯片，由于SN74LVC04A芯片是CMOS电平，CMOS电平需要0-3.3v电压，而本例中外部时钟信号的电压为0-1v，所以需要增益模块202将外部时钟信号的电平放大3.3倍，转换至3.3v，以符合单元门电路模块203的电平需求。

作为一种举例，当时外部时钟信号的时钟电平大于单元门电路模块203的电平时，增益模块202就会起到衰减的作用。

本例中，由于驱动电路200工作在高频，所以增益模块202中的三极管Q602采用射频三极管，增益模块202的电路设计采用PSPICE仿真软件+实际调试，以放大倍数3.3倍为增益模块202的增益结果，确定了增益模块202中的电阻值及电容值。其中电阻R2的阻值是0欧姆，不直接短路电阻R2的目的是：在电路板上随时可以将电阻R2替换为其他阻值的电阻，以适应不同输出时钟路数，不同输出时钟频率的需求。单元门电路模块203中，当输出信号频率与传输信号的线缆的长度大于1/4波长的长度时，会出现较为明显的阻抗反射现象，为减小信号的反射需要使用匹配电阻R9和R10，匹配电阻的阻值的取值范围在10ohm-50ohm之间，偏置电阻R7和R8提供直流偏置。

作为一种举例，当驱动电路200工作在中低频时，增益模块202中的三极管Q602可以采用普通晶体三极管，增益模块202的电路设计可以采用小信号模型分析法，以放大倍数3.3倍为增益模块202的增益结果，确定增益模块202中的电阻值及电容值。单元门电路模块203中，由于在中低频不会出现较为明显的阻抗反射现象，因此不必使用匹配电阻R9和R10。

优选实施例3：

参照图4，时钟驱动电路300包括一个时钟输入端301，一个增益模块302、一个单元门电路模块303，所述时钟输入端301用于接收一个外部时钟信号，所述增益模块302包括电容C2、电容C7、电阻R13、电阻R6、电阻R16、电阻R17和三极管Q603，电容C2的输入端作为所述增益模块的输入端连接时钟输入端301，电容C2的输出端连接电阻R13的输入端，电阻R13的输出端连接电阻R6的输入端、电阻R6的输出端同时连接电阻R16的输出端、电容C7的输入端和三极管Q603的集电极，电阻R6的输入端还连接三极管Q603的基极，电阻R16的输入端连接一个外部第一直流电源，三极管Q603的发射极通过电阻R17接地。电容C7的输出端作为所述增益模块302的输出端。

单元门电路模块303包括偏置电阻R11，偏置电阻R12和单元门电路芯片U2，偏置电阻R11一端连接一个外部第二直流电源，偏置电阻R11的另一端连接单元门电路芯片U2的第一反相器的输入端，第一反相器的输入端作为单元门电路模块303的输入端，与增益模块302的输出端相连，偏置电阻R11的另一端还同时连接偏置电阻R12的一端，偏置电阻R12的另一端接地，第一反相器的输出端还同时连接第二反相器至第六反相器的输入端，第二反相器至第六反相器的输出端还依次通过匹配电阻R14、R15、R16、R17和R18输出5路时钟信号。这里的反相器起到整形缓冲、增加驱动能力和多路输出分配的作用。

时钟驱动电路300可以实现5路时钟输出，且时钟输出频率为200MHZ，因此单元门电路模块303选择了SN74LVC04A芯片，由于SN74LVC04A芯片是CMOS电平，CMOS电平需要0-3.3v电压，而本例中外部时钟信号的电压为0-1v，所以需要增益模块302将外部时钟信号的电平放大3.3倍，转换至3.3v，以符合单元门电路模块303的电平需求。

作为一种举例，当时外部时钟信号的时钟电平大于单元门电路模块303的电平时，增益模块302就会起到衰减的作用。

本例中，由于驱动电路300工作在高频，所以增益模块302中的三极管Q603采用射频三极管，增益模块302的电路设计采用PSPICE仿真软件+实际调试，以放大倍数3.3倍为增益模块302的增益结果，确定了增益模块302中的电阻值及电容值。其中电阻R13的阻值是0欧姆，不直接短路电阻R13的目的是：在电路板上随时可以将电阻R13替换为其他阻值的电阻，以适应不同输出时钟路数，不同输出时钟频率的需求。单元门电路模块303中，当输出信号频率与传输信号的线缆的长度大于1/4波长的长度时，会出现较为明显的阻抗反射现象，为减小信号的反射需要使用匹配电阻R14、R15、R16、R17和R18，匹配电阻的阻值的取值范围在10ohm-50ohm之间，偏置电阻R11和R12提供直流偏置。

作为一种举例，当驱动电路300工作在中低频时，增益模块302中的三极管Q603可以采用普通晶体三极管，增益模块302的电路设计可以采用小信号模型分析法，以放大倍数3.3倍为增益模块302的增益结果，确定增益模块302中的电阻值及电容值。单元门电路模块303中，由于在中低频不会出现较为明显的阻抗反射现象，因此不必使用匹配电阻R14、R15、R16、R17和R18。

作为一种举例，如果时钟输出频率要求为低于100MHZ可以采用SN74AHC04芯片；如果时钟输出频率要求在100MHZ和200MHZ之间可以采用74AUC04芯片，74LVC04芯片等；如果时钟输出频率要求250MHZ，可以采用SN74AUC04芯片。

优选实施例4：

参照图5，信号发生器400包括时钟驱动电路401、DSP or ARM模块402、FPGA模块403、波形输出DAC模块404、信号处理单元405和控制DAC模块406。其中FPGA模块403和波形输出DAC模块404都需要时钟信号，而信号发生器400只接收一个外部时钟信号，或者也可以由本身的时钟源产生一个时钟信号，因此采用时钟驱动电路401对外部时钟信号进行多路分配、电平转换，以输出FPGA模块403和波形输出DAC模块404需要的时钟信号。

本发明实施例通过在单元门电路模块中选用不同的芯片来满足输出时钟的频率需求，通过在同一芯片中利用多个反相器的组合来满足输出时钟的路数需要，设计灵活，使用方便。

当外部时钟信号的电平不能满足单元门电路模块中芯片电平的需要时，通过增益模块对外部时钟信号的电平进行灵活放大或衰减，使得电平匹配容易，电路使用不受限。

现有的时钟缓冲器IC价格昂贵，例如：现有输出频率250MHZ时钟的时钟缓冲器IC价格在1.3美元左右，而SN74AUC04芯片只有0.48美元，加上增益模块中的小器件也不过0.5美元，在时钟转换效果完全一样的情况下节约了60％多的成本，这在测量仪器尤其是在中低端产品中是很有益的效果。

以上所述的仅为本发明的优选实施例，所应理解的是，以上优选实施例的说明只是用于帮助理解本发明的方法及其核心思想，并不用于限定本发明的保护范围，凡在本发明的思想和原则之内所做的任何修改、等同替换等等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种具有时钟驱动电路的测量仪器，其特征在于，所述时钟驱动电路包括一个时钟输入端、一个增益模块和一个单元门电路模块，所述时钟输入端用于接收一个外部时钟信号，所述增益模块用于对所述外部时钟信号的电平进行放大或者衰减，得到放大或衰减后的信号，以满足所述单元门电路模块的电平需求，所述单元门电路模块，包括由反相器构成的单元门电路芯片，用于对所述放大或衰减后的信号进行多路分配、电平转换，以输出多路频率相同的时钟信号；

所述增益模块包括一个第一电容、一个第二电容、一个第一电阻、一个第二电阻、一个第三电阻、一个第四电阻和一个三极管，第一电容的输入端作为所述增益模块的输入端连接所述时钟输入端，第一电容的输出端连接第一电阻的输入端，第一电阻的输出端连接第二电阻的输入端、第二电阻的输出端同时连接第三电阻的输出端、第二电容的输入端和三极管的集电极，第二电阻的输入端还连接三极管的基极，第三电阻的输入端连接一个外部第一直流电源，三极管的发射极通过第四电阻接地，第二电容的输出端作为所述增益模块的输出端。

2.根据权利要求1所述的测量仪器，其特征在于，所述第一电阻的阻值是0欧姆。

3.根据权利要求1所述的测量仪器，其特征在于，所述单元门电路模块包括一个第一偏置电阻，一个第二偏置电阻和一个单元门电路芯片，第一偏置电阻一端连接一个外部第二直流电源，第一偏置电阻的另一端连接单元门电路芯片的第一反相器的输入端，第一反相器的输入端作为单元门电路模块的输入端，与增益模块的输出端相连，第一偏置电阻的另一端还同时连接第二偏置电阻的一端，第二偏置电阻的另一端接地，第一反相器的输出端还同时连接第二反相器至第n反相器的输入端，第二反相器至第n反相器的输出端作为单元门电路模块的n‐1个输出端，分别输出n-1路时钟信号，n为大于等于2的自然数。

4.根据权利要求1所述的测量仪器，其特征在于，所述三极管是射频三极管。

5.根据权利要求4所述的测量仪器，其特征在于，所述单元门电路模块包括一个第一偏置电阻，一个第二偏置电阻和一个单元门电路芯片，第一偏置电阻一端连接一个外部第二直流电源，第一偏置电阻的另一端连接单元门电路芯片的第一反相器的输入端，第一反相器的输入端作为单元门电路模块的输入端，与增益模块的输出端相连，第一偏置电阻的另一端还同时连接第二偏置电阻的一端，第二偏置电阻的另一端接地，第一反相器的输出端还同时连接第二反相器至第n反相器的输入端，第二反相器至第n反相器的输出端还依次通过第二匹配电阻至第n匹配电阻输出n-1路时钟信号，n为大于等于2的自然数。