CN107333389A - 一种服务器主板抗电磁干扰电路 - Google Patents
一种服务器主板抗电磁干扰电路 Download PDFInfo
- Publication number
- CN107333389A CN107333389A CN201710742267.1A CN201710742267A CN107333389A CN 107333389 A CN107333389 A CN 107333389A CN 201710742267 A CN201710742267 A CN 201710742267A CN 107333389 A CN107333389 A CN 107333389A
- Authority
- CN
- China
- Prior art keywords
- pin
- circuit
- clock signal
- electromagnetic interference
- master board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本发明涉及服务器技术领域，提供一种服务器主板抗电磁干扰电路，包括clock buffer芯片；clock buffer芯片设有管脚BUF_IN、管脚CLKO、管脚CLK1、管脚CLK2、管脚CLK3、管脚GND、管脚VDD和管脚OE；管脚BUF_IN连接clock信号输入端，管脚CLKO、管脚CLK1和管脚CLK2分别对应连接至clock信号输出端，管脚CLK3引出的clock信号输出线路处于悬空状态；管脚CLK3引出的clock信号输出线路上设有返回通路，返回通路包括一匹配电阻R，从而解决了悬空clock线路引起的电磁干扰问题，降低了服务器产品电磁兼容认证风险，提高产品品质。
Description
技术领域
本发明属于服务器技术领域，尤其涉及一种服务器主板抗电磁干扰电路。
背景技术
电磁骚扰((Electromagnetic Compatibility，EMI)是一项严重并不断增长的环境污染形式，其影响小至广播接收时产生的让人厌烦的噼啪声，大至安全至关重要的控制系统崩溃而可能导致致命的事故，而辐射骚扰是电磁骚扰中最重要的干扰形式。
在服务器的主板中会使用大量的clock信号，经常会使用clock buffer芯片，对晶振提供的clock进行扩容和增强。其通过一颗clock buffer芯片，将1路50M的clock信号转为4路50Mclock信号，但是由于每款产品的设计需要不同，常常出现转出的4路信号并不能完全使用，例如CLK3没有被使用，该CLK3线路上的电阻和电容没有上件，造成clock buffer芯片的这一条clock输出线路悬空。
对clock信号中没有使用的clock输出线路进行悬空处理，工作信号断开，由于clock信号为高频信号，即使线路被断开，高频信号仍要形成从源端到终端完整的回路，悬空的pin脚或者高速线路，在电磁场的作用下，和地之间产生寄生电容来“连通”回路，此时悬空的pin脚或者高速线路类似于“天线效应”，返回电流路径变大，返回电流通过寄生参数向外围扩散，产生严重的EMI问题。
同时，服务器主板背面离机箱壁很近，当高频杂讯电流借助等效电容，大量流入机箱壳体，当杂讯电流流到机箱缝隙时，会加大辐射效应，进一步导致严重的EMI问题。
发明内容
本发明的目的在于提供一种服务器主板抗电磁干扰电路，旨在解决现有技术中clock buffer芯片悬空的pin脚或者高速线路类似于“天线效应”，返回电流路径变大，返回电流通过寄生参数向外围扩散，产生严重的EMI，以及机箱侧壁与clock buffer芯片产生串扰的问题。
本发明是这样实现的，一种服务器主板抗电磁干扰电路，所述服务器主板抗电磁干扰电路包括clock buffer芯片，所述clock buffer芯片设置在服务器主板的正面；
所述clock buffer芯片设有管脚BUF_IN、管脚CLKO、管脚CLK1、管脚CLK2、管脚CLK3、管脚GND、管脚VDD和管脚OE；
所述管脚BUF_IN连接clock信号输入端，所述管脚CLKO、管脚CLK1和管脚CLK2分别对应连接至clock信号输出端，所述管脚CLK3引出的clock信号输出线路处于悬空状态；
所述管脚CLK3引出的clock信号输出线路上设有返回通路，所述返回通路包括一匹配电阻R。
作为一种改进的方案，所述管脚CLK3与所述clock信号输出线路的悬空端之间设有第一电流节点，所述第一电流节点引出的线路上设有所述匹配电阻R，所述匹配电阻R的另一端接地。
作为一种改进的方案，所述管脚BUF_IN与所述clock信号输入端之间的线路上设有电阻R1。
作为一种改进的方案，所述管脚CLK0与对应的clock信号输出端之间的线路上设有电阻R2；
所述电阻R2与所述管脚CLKO之间的线路上设有第二电流节点，所述第二电流节点引出的线路上设有电容C1,所述电容C1的另一端接地。
作为一种改进的方案，所述管脚CLK1与对应的clock信号输出端之间的线路上设有电阻R3；
所述电阻R3与所述管脚CLK1之间的线路上设有第三电流节点，所述第三电流节点引出的线路上设有电容C2,所述电容C2的另一端接地。
作为一种改进的方案，所述管脚CLK2与对应的clock信号输出端之间的线路上设有电阻R4；
所述电阻R4与所述管脚CLK2之间的线路上设有第四电流节点，所述第四电流节点引出的线路上设有电容C3,所述电容C3的另一端接地。
作为一种改进的方案，所述匹配电阻设置在靠近所述管脚CLK3的位置。
作为一种改进的方案，所述返回通路的电流由clock buffer芯片发出端流向匹配电阻，再经由地平面、然后返回clock buffer芯片发出端。
作为一种改进的方案，所述匹配电阻的阻值为50欧姆。
在本发明实施例中，服务器主板抗电磁干扰电路包括clock buffer芯片；所述clock buffer芯片设有管脚BUF_IN、管脚CLKO、管脚CLK1、管脚CLK2、管脚CLK3、管脚GND、管脚VDD和管脚OE；所述管脚BUF_IN连接clock信号输入端，所述管脚CLKO、管脚CLK1和管脚CLK2分别对应连接至clock信号输出端，所述管脚CLK3引出的clock信号输出线路处于悬空状态；所述管脚CLK3引出的clock信号输出线路上设有返回通路，所述返回通路包括一匹配电阻R，从而解决了悬空clock线路引起的电磁干扰问题，降低了服务器产品电磁兼容认证风险，提高产品品质。
附图说明
图1是本发明提供的服务器主板抗电磁干扰电路的电路示意图；
图2是本发明提供的返回通路的示意图；
其中，1-第一电流节点，2-第二电流节点，3-第三电流节点，4-第四电流节点。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
图1示出了本发明提供的服务器主板抗电磁干扰电路的电路示意图，为了便于说明，图中仅给出了与本发明相关的部分。
服务器主板抗电磁干扰电路包括clock buffer芯片，所述clock buffer芯片设置在服务器主板的正面；
所述clock buffer芯片设有管脚BUF_IN、管脚CLKO、管脚CLK1、管脚CLK2、管脚CLK3、管脚GND、管脚VDD和管脚OE；
所述管脚BUF_IN连接clock信号输入端，所述管脚CLKO、管脚CLK1和管脚CLK2分别对应连接至clock信号输出端，所述管脚CLK3引出的clock信号输出线路处于悬空状态；
所述管脚CLK3引出的clock信号输出线路上设有返回通路，所述返回通路包括一匹配电阻R。
其中，管脚CLK3与所述clock信号输出线路的悬空端之间设有第一电流节点，所述第一电流节点引出的线路上设有所述匹配电阻R，所述匹配电阻R的另一端接地。
在该实施例中，将clock buffer芯片设置在服务器主板正面，clock buffer芯片和悬空线路形成杂讯电流将不容易通过等效电容，流到机箱壁上，大大降低了EMI风险。
结合图1所示，各个管脚之间的线路连接关系为：
管脚BUF_IN与所述clock信号输入端之间的线路上设有电阻R1；
管脚CLK0与对应的clock信号输出端之间的线路上设有电阻R2；
所述电阻R2与所述管脚CLKO之间的线路上设有第二电流节点，所述第二电流节点引出的线路上设有电容C1,所述电容C1的另一端接地；
管脚CLK1与对应的clock信号输出端之间的线路上设有电阻R3；
所述电阻R3与所述管脚CLK1之间的线路上设有第三电流节点，所述第三电流节点引出的线路上设有电容C2,所述电容C2的另一端接地；
管脚CLK2与对应的clock信号输出端之间的线路上设有电阻R4；
所述电阻R4与所述管脚CLK2之间的线路上设有第四电流节点，所述第四电流节点引出的线路上设有电容C3,所述电容C3的另一端接地。
在本发明实施例中，如图1所示，上述由管脚CLK3引出的线路为悬空状态，在具体的电路上进行相应的类似“DEL_4U”的标记，在此不再赘述。
在本发明实施例中，匹配电阻设置在靠近所述管脚CLK3的位置，这样设置的目的是：提高对杂讯电流的屏幕。
其中，上述匹配电阻与地面的接触方式为面接触，不能单孔接到下面的底层，接地平面整个呈现环形布置，进一步增强对杂讯源的屏蔽效果，同时可以提供回流路径。
在该实施例中，阻值选取传输线的阻抗值，降低EMI的效果是最好的，匹配电阻设置为50欧姆，使用匹配电阻的理论依据是：当高速信号在传输线上传输时，如果遭遇阻抗不匹配，会引起部分信号能量反射，信号反射也是引起EMI的一个重要原因。
在本发明实施例中，如图2所示，返回通路的电流由clock buffer芯片发出端流向匹配电阻，再经由服务器主板地平面、然后返回clock buffer芯片发出端。
在本发明实施例中，服务器主板抗电磁干扰电路包括clock buffer芯片；所述clock buffer芯片设有管脚BUF_IN、管脚CLKO、管脚CLK1、管脚CLK2、管脚CLK3、管脚GND、管脚VDD和管脚OE；所述管脚BUF_IN连接clock信号输入端，所述管脚CLKO、管脚CLK1和管脚CLK2分别对应连接至clock信号输出端，所述管脚CLK3引出的clock信号输出线路处于悬空状态；所述管脚CLK3引出的clock信号输出线路上设有返回通路，所述返回通路包括一匹配电阻R，从而解决了悬空clock线路引起的电磁干扰问题，降低了服务器产品电磁兼容认证风险，提高产品品质。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种服务器主板抗电磁干扰电路，其特征在于，所述服务器主板抗电磁干扰电路包括clock buffer芯片，所述clock buffer芯片设置在服务器主板的正面；
所述clock buffer芯片设有管脚BUF_IN、管脚CLKO、管脚CLK1、管脚CLK2、管脚CLK3、管脚GND、管脚VDD和管脚OE；
所述管脚BUF_IN连接clock信号输入端，所述管脚CLKO、管脚CLK1和管脚CLK2分别对应连接至clock信号输出端，所述管脚CLK3引出的clock信号输出线路处于悬空状态；
所述管脚CLK3引出的clock信号输出线路上设有返回通路，所述返回通路包括一匹配电阻R。
2.根据权利要求1所述的服务器主板抗电磁干扰电路，其特征在于，所述管脚CLK3与所述clock信号输出线路的悬空端之间设有第一电流节点，所述第一电流节点引出的线路上设有所述匹配电阻R，所述匹配电阻R的另一端接地。
3.根据权利要求2所述的服务器主板抗电磁干扰电路，其特征在于，所述管脚BUF_IN与所述clock信号输入端之间的线路上设有电阻R1。
4.根据权利要求3所述的服务器主板抗电磁干扰电路，其特征在于，所述管脚CLK0与对应的clock信号输出端之间的线路上设有电阻R2；
所述电阻R2与所述管脚CLKO之间的线路上设有第二电流节点，所述第二电流节点引出的线路上设有电容C1,所述电容C1的另一端接地。
5.根据权利要求3所述的服务器主板抗电磁干扰电路，其特征在于，所述管脚CLK1与对应的clock信号输出端之间的线路上设有电阻R3；
所述电阻R3与所述管脚CLK1之间的线路上设有第三电流节点，所述第三电流节点引出的线路上设有电容C2,所述电容C2的另一端接地。
6.根据权利要求3所述的服务器主板抗电磁干扰电路，其特征在于，所述管脚CLK2与对应的clock信号输出端之间的线路上设有电阻R4；
所述电阻R4与所述管脚CLK2之间的线路上设有第四电流节点，所述第四电流节点引出的线路上设有电容C3,所述电容C3的另一端接地。
7.根据权利要求3所述的服务器主板抗电磁干扰电路，其特征在于，所述匹配电阻设置在靠近所述管脚CLK3的位置。
8.根据权利要求3所述的服务器主板抗电磁干扰电路，其特征在于，所述返回通路的电流由clock buffer芯片发出端流向匹配电阻，再经由地平面、然后返回clock buffer芯片发出端。
9.根据权利要求3所述的服务器主板抗电磁干扰电路，其特征在于，所述匹配电阻的阻值为50欧姆。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710742267.1A CN107333389A (zh) | 2017-08-25 | 2017-08-25 | 一种服务器主板抗电磁干扰电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710742267.1A CN107333389A (zh) | 2017-08-25 | 2017-08-25 | 一种服务器主板抗电磁干扰电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107333389A true CN107333389A (zh) | 2017-11-07 |
Family
ID=60228359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710742267.1A Pending CN107333389A (zh) | 2017-08-25 | 2017-08-25 | 一种服务器主板抗电磁干扰电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107333389A (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7383373B1 (en) * | 2006-03-21 | 2008-06-03 | Emc Corporation | Deriving corresponding signals |
| CN103929160A (zh) * | 2013-01-16 | 2014-07-16 | 北京普源精电科技有限公司 | 具有时钟驱动电路的测量仪器 |
-
2017
- 2017-08-25 CN CN201710742267.1A patent/CN107333389A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7383373B1 (en) * | 2006-03-21 | 2008-06-03 | Emc Corporation | Deriving corresponding signals |
| CN103929160A (zh) * | 2013-01-16 | 2014-07-16 | 北京普源精电科技有限公司 | 具有时钟驱动电路的测量仪器 |
Non-Patent Citations (2)
| Title |
|---|
| 元器件交易网: "PI6C10804WE中文资料", 《百度文库：HTTPS://WENKU.BAIDU.COM/VIEW/3FCB5AD55022AAEA998F0F81.HTML?FROM=SEARCH》 * |
| 谢如元，施佳林: "PCB板时钟电路的电磁兼容设计", 《现代电子技术》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104426007B (zh) | 传输线及滤波模块 | |
| CN108009114A (zh) | 一种优化ncsi时钟信号线等长的结构 | |
| WO2021008363A1 (zh) | 一种无源晶振共用电路 | |
| EP3092571A1 (en) | Electrical isolation in serial communication | |
| CN105873356A (zh) | 一种pcb | |
| CN106464208A (zh) | 减小由多核vco结构中电源/接地布线引起的失配 | |
| CN107547101A (zh) | 一种共用射频天线的移动终端 | |
| CN106654728B (zh) | 一种连接器及通信设备 | |
| CN107333389A (zh) | 一种服务器主板抗电磁干扰电路 | |
| CN112866837B (zh) | 一种用于olt设备网口辐射抑制电路及设计方法 | |
| CN207265257U (zh) | 基于fpc连接器的pci‑e差分信号延长套件 | |
| CN206378796U (zh) | 一种超抗干扰红外会议主机 | |
| US20080133799A1 (en) | Control and slow data transmission method for serial interface | |
| CN104102616A (zh) | 接地参考单端存储器互连 | |
| CN108614787A (zh) | 一种ddr3基带板卡 | |
| CN104619116B (zh) | 通孔布局结构、线路板及电子总成 | |
| Mizuhara et al. | A 0.15 mm-thick non-contact connector for MIPI using vertical directional coupler | |
| US9871516B2 (en) | Transmitting apparatus with source termination | |
| CN104201865B (zh) | 电子系统的降噪方法、电子系统和电压转换电路 | |
| CN107509301A (zh) | 一种电路板和光模块 | |
| CN106793457A (zh) | 一种连接装置及其制作方法 | |
| CN203574792U (zh) | 一种音视频传输电路和系统以及一种音视频输出设备 | |
| CN207993030U (zh) | 一种指纹模组和电子设备 | |
| CN105144586B (zh) | 用于合成信号源的快速接通系统 | |
| Kim et al. | A low power capacitive coupled bus interface based on pulsed signaling |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171107 |