CN204089732U - 一种八通道正弦信号发生器 - Google Patents
一种八通道正弦信号发生器 Download PDFInfo
- Publication number
- CN204089732U CN204089732U CN201420545810.0U CN201420545810U CN204089732U CN 204089732 U CN204089732 U CN 204089732U CN 201420545810 U CN201420545810 U CN 201420545810U CN 204089732 U CN204089732 U CN 204089732U
- Authority
- CN
- China
- Prior art keywords
- signal
- passage
- frequency
- phase
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本实用新型提供了一种八通道正弦信号发生器。本实用新型是由单片可编程逻辑器件(FPGA/CPLD)和模拟电路组成,单片可编程逻辑器件输出8个相频逻辑信号与1个基频逻辑信号连接模拟电路;单片可编程逻辑器件包括接口单元、偶数分频单元及8组相频控制逻辑单元。本实用新型八通道正弦信号发生电路所用芯片少,适合对物理尺寸要求苛刻的应用场合;所有参数均独立设置,参数改变方便快捷。
Description
(一)技术领域
本实用新型涉及一种八通道正弦信号发生器,尤其涉及物理尺寸小、通道间信号同步等特征的多通道正弦信号发生器。
(二)背景技术
正弦信号发生器是最基本的信号发生器,因其能产生幅度、频率、相位可变的正弦信号,通常作为激励源在电子测试系统中得到广泛的应用,在电力系统模拟、声纳激励、医学诊断等应用场合,需要应用多路正弦信号,有时还需要信号间保持同步关系及一定的相位关系,这就需要用到多通道的正弦信号发生器。
现有的多通道函数/任意波形发生器都可以作为多通道正弦信号发生器使用,也具有通道间的同步特征,每个通道的波形发生电路都包括数字电路和模拟电路两部分,各通道的数字电路可以共用一片可编程逻辑器件,而每个通道的模拟电路则是独立的。其数字电路部分以较高速率向模拟电路部分输出波形数据,数字部分与每个通道模拟电路至少需要10多条信号线相连。受可编程逻辑器件的可用引脚数、存储器资源、以及元器件硬件成本限制,函数/任意波发生器的通道数一般不超过4路,无法满足需要通道数众多的应用场合,无法满足对物理尺寸要求苛刻的应用需要。
可编程逻辑器件产生的SPWM经滤波后也可以变成正弦信号,这样模拟电路与数字电路的连接只有一个信号线,连接特别简单。但SPWM经滤波后编程的正弦信号频段低、波形质量不高、还需占用存储器资源,因此多路SPWM信号经模拟滤波器产生多路正弦信号的模式在工程上很少应用。
综上,现有多通道信号发生方法与实现技术无法兼顾物理尺寸、通道数、波形质量的综合要求。
(三)发明内容
本实用新型的目的在于克服现有技术的不足,提供一种小物理尺寸、高波形质量,每个正弦信号的幅度、频率、初始相位均可独立设置,通道间信号可以同步的一种八通道正弦信号发生器。
本实用新型的目的是这样实现的:它是由单片可编程逻辑器件(FPGA/CPLD)和模拟电路组成,单片可编程逻辑器件输出8个相频逻辑信号与1个基频逻辑信号连接模拟电路;单片可编程逻辑器件包括接口单元、偶数分频单元及8组相频控制逻辑单元,微处理器连接接口单元,晶振产生的系统时钟信号连接偶数分频单元和8组相频控制逻辑单元,接口单元输出信号分别连接8组相频控制逻辑单元和偶数分频单元,偶数分频单元输出信号连接模拟电路;每路相频控制逻辑单元包括参数锁存器和数控振荡器,接口单元输出信号分别连接频率相位设置电路和数控振荡器,系统时钟信号连接数控振荡器,数控振荡器输出信号连接模拟电路。
本实用新型还有这样一些技术特征:
1、 所述的接口单元接收微处理器的串行总线信号并将其转换为内部并行总线BUS信号以设置8路相频控制逻辑单元中各路信号参数,接口单元还接收微处理器的SRST信号作为8组相频控制逻辑单元中各路信号的同步复位控制信号;
2、 所述的偶数分频单元接收由外部晶振产生的系统时钟Fsys信号并将其偶数分频后得到的基频方波FBAS信号, FBAS信号作为正弦波变换时的差频时钟连接模拟电路;
3、 所述的数控振荡器的工作时钟为Fsys信号,同步复位控制信号为SRST信号,设置参数为频率字和相位字,数控振荡器最高位输出即为所需的相频逻辑信号,8个相频逻辑信号均采用同一工作时钟Fsys信号和同步复位控制SRST信号以实现通道间信号同步;
4、 所述的模拟电路由8通道DAC、多路模拟开关、运算放大器、模拟乘法器和无源低通滤波器构成。微处理器输出连接8通道DAC,8通道DAC的8个输出电压信号分别表征8通道正弦信号的幅度。基准经经过由FBAS控制的二选一模拟开关及差动电路变换后成为一个以基准为幅度、时序与FBAS相同的模拟方波,该模拟方波连接无源低通滤波器及同相放大器后变换成频率、幅度固定的基频正弦信号FSIN信号,作为每个模拟乘法器的一组输入(与地差分);8个二选一模拟开关公共端分别与8通道DAC的输出信号连接,每个二选一模拟开关的2个输出分别连接接对应模拟乘法器的另一组差分输入;每个模拟乘法器的4个输入均需有对地的下拉电阻,每个模拟乘法器的输出经无源低通滤波后再连接同相放大电路,输出即为本实用新型所述的1路正弦信号,共8个通道。
在本实用新型所述的FPGA/CPLD中,其内置电路包括接口单元、偶数分频单元、8组相频控制逻辑单元。接口单元将来自微处理器的串行总线转换为内部并行总线BUS,以设置各通道信号幅度、频率、初始相位参数,接口单元还引入来自微处理器的SRST信号同步复位各通道信号。外部晶振产生系统时钟Fsys及由Fsys经偶数分频后得到的基频方波FBAS,FBAS作为正弦信号变换时的差频时钟。如使用FPGA的数字锁相环资源来提高Fsys频率,就可以相应提高输出正弦信号的频段。每个相频控制逻辑单元核心是一个具有初始相位预置功能的数控振荡器,数控振荡器的设置参数为频率字和相位字,工作时钟为Fsys,同步信号为SRST,数控振荡器最高位输出即为所需的相频逻辑信号SW,频率字和相位字由微处理器设置。由于8个相频逻辑信号采用同一工作时钟Fsys和同步信号SRST,可以实现通道间信号同步。
根据信号变换理论可知:每路正弦信号的幅度与其对应DAC通道码值成正比,频率为该通道相频逻辑信号频率与基频方波信号FBAS频率之差,任意两通道同频信号同步后的相位差与对应初始相位字之差相同。由于各通道正弦信号独立,可以很方便地校准每路正弦信号的幅度增益、幅频特性、相频特性。
本实用新型的优势在于:八通道正弦信号发生电路所用芯片少,适合对物理尺寸要求苛刻的应用场合;所有参数均独立设置,参数改变方便快捷。
(四)附图说明
图1为本实用新型的总体原理框图。
图2是8路相频控制逻辑单元原理框图。
图3是模拟电路原理框图。
(五)具体实施方式
下面结合附图介绍本实用新型的一种较佳实施方式。
结合图1,为本实用新型的一种较佳实施方式,八通道正弦信号发生器的的波形发生电路由单片CPLD和模拟电路组成,CPLD型号为EPM1270T144,CPLD内置了接口单元、偶数分频单元、8组相频控制逻辑单元,CPLD与模拟电路的逻辑连线为9个。微处理器通过接口单元设置8个通道正弦信号参数,并输出SRST信号作为8通道正弦信号的同步控制线。50MHz系统时钟Fsys和由Fsys经偶数分频后得到25kHz基频方波FBAS。各通道正弦信号频段控制在10kHz内为宜。
图2是图1所示的相频控制逻辑单元原理框图。每个相频控制逻辑单元可设置40Bit频率字、12Bit相位字;40Bit的频率字作为数控制振荡器输入,其工作时钟为Fsys,由SRST信号同步复位;数控制振荡器的高12Bit输出与12Bit相位字相加,加法器的最高位输出即为相频逻辑信号SW0 ~ 7中的一个;SW0 ~ 7工作频率范围为25kHz ~ 35kHz。数控振荡器的工作原理在DDS波形合成技术中有详细论述,因而直接使用。
图3是图1所示的模拟电路原理框图,其工作原理如下:微处理器直接设置一个串行8通道DAC(本实施例采用DAC8168)产生8个直流分量V0 ~ 7,基准经受FBAS控制的二选一模拟开关及差动电路变换后成为一个以基准为幅度、时序与FBAS相同的模拟方波,该模拟方波连接无源低通滤波器及同相放大器后变换成频率、幅度固定的基频正弦信号FSIN信号,作为每个模拟乘法器的一组输入(与地差分);8个二选一模拟开关公共端分别与8通道DAC的输出信号连接,每个二选一模拟开关的2个输出分别连接接对应模拟乘法器的另一组差分输入;每个模拟乘法器的4个输入均需有对地的下拉电阻,每个模拟乘法器的输出经无源低通滤波后再连接同相放大电路,输出即为本实用新型所述的1路正弦信号,共8个通道。9个无源滤波器拓扑结构相同,均为9阶无源低通椭圆滤波器,产生基频正弦信号FSIN的滤波器的通带频率在28kHz左右,8个模拟乘法器后面的滤波器通带频率在11kHz左右。
在图3电路中,使用的元件有:1个8通道串行DAC(如DAC8168),3个三组2选1模拟开关(本实施例采用ADG1433),8个模拟乘法器(本实施例采用AD633),5个双运放(本实施例采用AD8512),以及电阻、电感、电容若干。
以上所述的仅为本实用新型的具体实施例,并不用于限定本实用新型的保护范围,凡在本实用新型精神和原则之内的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (5)
1.一种八通道正弦信号发生器,其特征在于它是由单片可编程逻辑器件和模拟电路组成,可编程逻辑器件输出8个相频控制信号与1个基频逻辑信号连接模拟电路;可编程逻辑器件包括接口单元、偶数分频单元及8路相频控制逻辑单元,微处理器连接接口单元,晶振产生的时钟信号连接偶数分频单元和8路相频控制逻辑单元,接口单元输出信号分别连接8路相频控制逻辑单元和偶数分频单元,偶数分频单元输出信号连接模拟电路;每路相频控制逻辑单元包括参数锁存器和数控振荡器,接口单元输出信号分别连接频率相位设置电路和数控振荡器,晶振产生的时钟信号连接数控振荡器,数控振荡器输出信号连接模拟电路。
2.根据权利要求1所述的一种八通道正弦信号发生器,其特征在于:所述的接口单元接收微处理器的串行总线信号并将其转换为内部并行总线BUS信号以设置8路相频控制逻辑单元各通道信号参数,接口单元还接收微处理器的SRST信号作为8路相频控制逻辑单元各通道信号的同步复位控制信号。
3.根据权利要求2所述的一种八通道正弦信号发生器,其特征在于:晶振产生系统时钟Fsys信号,Fsys信号经偶数分频单元分频后得到的基频方波FBAS信号, FBAS信号作为正弦波变换时的差频时钟连接模拟电路。
4.根据权利要求3所述的一种八通道正弦信号发生器,其特征在于:所述的数控振荡器的设置参数为频率字和相位字,工作时钟为Fsys信号,同步信号为SRST信号,数控振荡器最高位输出即为所需的相频逻辑信号,8个相频逻辑信号采用同一时钟信号Fsys和同步信号SRST实现通道间信号同步。
5.根据权利要求4所述的一种八通道正弦信号发生器,其特征在于:所述的模拟电路8通道DAC、多路模拟开关、运算放大器、模拟乘法器和无源低通滤波器构成;微处理器输出连接8通道DAC,8通道DAC的8个输出电压信号分别表征8通道正弦信号的幅度;基准经过由FBAS控制的二选一模拟开关及差动电路变换后成为一个以基准为幅度、时序与FBAS相同的模拟方波,该模拟方波连接无源低通滤波器及同相放大器后变换成频率、幅度固定的基频正弦信号FSIN信号,作为每个模拟乘法器的一组输入;8个二选一模拟开关公共端分别与8通道DAC的输出信号连接,每个二选一模拟开关的2个输出分别连接接对应模拟乘法器的另一组差分输入;每个模拟乘法器的4个输入均需有对地的下拉电阻,每个模拟乘法器的输出经无源低通滤波后再连接同相放大电路,输出即为本发明所述的1路正弦信号,共8个通道。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420545810.0U CN204089732U (zh) | 2014-09-23 | 2014-09-23 | 一种八通道正弦信号发生器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420545810.0U CN204089732U (zh) | 2014-09-23 | 2014-09-23 | 一种八通道正弦信号发生器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN204089732U true CN204089732U (zh) | 2015-01-07 |
Family
ID=52182398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201420545810.0U Expired - Fee Related CN204089732U (zh) | 2014-09-23 | 2014-09-23 | 一种八通道正弦信号发生器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN204089732U (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106327973A (zh) * | 2016-08-22 | 2017-01-11 | 中国电子科技集团公司第四十研究所 | 一种多通道低频信号产生与调理教学实验电路及方法 |
CN109358555A (zh) * | 2018-11-13 | 2019-02-19 | 上海澄科电子科技有限公司 | 一种高速同步阵列信号发射系统及其运行方法 |
CN109426176A (zh) * | 2017-08-22 | 2019-03-05 | 中国计量科学研究院 | 一种多路隔离且时钟同步的正弦波发生系统及其方法 |
-
2014
- 2014-09-23 CN CN201420545810.0U patent/CN204089732U/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106327973A (zh) * | 2016-08-22 | 2017-01-11 | 中国电子科技集团公司第四十研究所 | 一种多通道低频信号产生与调理教学实验电路及方法 |
CN109426176A (zh) * | 2017-08-22 | 2019-03-05 | 中国计量科学研究院 | 一种多路隔离且时钟同步的正弦波发生系统及其方法 |
CN109358555A (zh) * | 2018-11-13 | 2019-02-19 | 上海澄科电子科技有限公司 | 一种高速同步阵列信号发射系统及其运行方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103607174B (zh) | 一种多通道正弦信号发生器及多通道正弦信号发生方法 | |
CN103607183B (zh) | 一种多通道隔离函数信号发生器及信号发生方法 | |
CN204089732U (zh) | 一种八通道正弦信号发生器 | |
CN103427835B (zh) | 频率调制器 | |
CN102882520B (zh) | 基于sigma-delta锁相环的时钟分频装置和方法 | |
CN102880088B (zh) | 开关量输入接口的扩展电路 | |
CN105391447A (zh) | 一种相位插值扩频时钟产生方法 | |
CN106200759A (zh) | 一种快速响应的混合信号发生器及其实现方法 | |
CN108037332A (zh) | 多通道参考时钟发生模块 | |
CN105281714B (zh) | 一种可编辑码元的方波发生装置及方法 | |
US3579117A (en) | Waveform generator | |
CN103872985A (zh) | 一种高压正弦波驱动信号发生装置 | |
CN203416231U (zh) | 基于全数字锁相环和开关电容滤波器的自适应滤波电路 | |
CN104065360B (zh) | 一种宽温应用且频率稳定可控的近正弦载波发生器 | |
CN1951014B (zh) | 用于可编程时钟发生器的设备和方法 | |
CN207992281U (zh) | 多通道参考时钟发生模块 | |
CN204334482U (zh) | 一种可以同时输出多种类型信号的信号发生器 | |
CN203745826U (zh) | 一种多功能信号发生器 | |
CN104124964A (zh) | 一种延时锁相环及提高延时锁相环精度的方法 | |
CN106716292A (zh) | 高速率正弦曲线序列的生成 | |
CN103595373A (zh) | 一种九分量混合信号发生器及九分量混合信号发生方法 | |
CN104467749A (zh) | 一种仪表着陆地面设备音频信号产生电路及其方法 | |
CN103869875B (zh) | 一种具有时钟参考源电路的信号发生器 | |
CN103312324B (zh) | 短波段信号的生成方法及系统 | |
CN103414467B (zh) | 频率合成器输出谐波的改善系统及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150107 Termination date: 20150923 |
|
EXPY | Termination of patent right or utility model |