JP3220877B2 - π/4シフトQPSK変調器 - Google Patents
π/4シフトQPSK変調器Info
- Publication number
- JP3220877B2 JP3220877B2 JP26408592A JP26408592A JP3220877B2 JP 3220877 B2 JP3220877 B2 JP 3220877B2 JP 26408592 A JP26408592 A JP 26408592A JP 26408592 A JP26408592 A JP 26408592A JP 3220877 B2 JP3220877 B2 JP 3220877B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- circuit
- discontinuous portion
- modulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
理を行いπ/4シフトQPSK変調のできるπ/4シフ
トQPSK変調器に利用する。
PSK変調器の構成例を図3に示す。図3において、6
1は同相成分入力信号、62は直交成分入力信号、63
は同相成分および直交成分の入力信号と同じ周波数のク
ロック信号、601,602,603および604はN
段のシフトレジスタ、64は前記63のクロック信号周
波数のM倍を有するクロック信号、605はL段のカウ
ンタ(ただし、M=2Lの関係となっている)、606
および607はROM、608および609はディジタ
ル−アナログ変換器(D/A変換器)、610および6
11は低域ろ波回路(LPF)、65は搬送波信号、6
12は90度移相器、、613および614はミキサ、
615は合波器、ならびに66は変調出力信号である。
06および607は波形整形フィルタとして用いられる
有限インパルス応答フィルタの係数と入力信号との演算
結果が書き込まれている。同相成分入力信号61および
直交成分入力信号62は、同相成分および直交成分の入
力信号と同じ周波数のクロック信号63により動作する
シフトレジスタ601,602,603および604に
それぞれ順次記憶される。シフトレジスタ601,60
2,603および604に蓄積された入力信号列は、そ
れぞれROM606および607にアドレス信号を与え
る。また、カウンタ605は、前記クロック信号63の
M倍の周波数のクロック信号64によって動作し、RO
M606および607にアドレス信号を与える。ROM
606および607はシフトレジスタ601,602,
603および604ならびにカウンタ605により与え
られたアドレスに従い、それぞれ波形整形した信号67
および68を出力する。波形整形した信号67および6
8は、ディジタル−アナログ変換器608および609
によってアナログ信号に変換された後、低域ろ波回路6
10および611により高調波成分を除去される。高調
波成分を除去された信号はそれぞれミキサ613および
614において、搬送波信号65および90度移相器6
12によって搬送波信号65を90度位相回転した信号
によって、それぞれ周波数変換された後、合波器615
により合成され変調出力信号66を得る。
のπ/4シフトQPSK変調器は、アナログ回路によっ
て変調信号出力を得るため、アナログ信号のオフセッ
ト、振幅および位相調整やアナログ回路のオフセット、
利得および位相の変動が問題となる。また、π/4シフ
トQPSK変調では、図4に示すように位相平面上で8
点の信号点があるため、同相成分信号および直交成分信
号の振幅は少なくとも2ビットが必要となる。このため
波形整形を行う有限インパルス応答フィルタのアドレス
がQPSKの場合に比べて2倍以上を必要とし、例えば
QPSKの場合に8本のアドレスであったとすると28
=256倍以上のROM容量が必要となる。このよう
に、演算結果を書き込んでおくROMに大容量を要する
問題がある。
ることにより無調整化・高安定化を図りかつハードウェ
ア量の少ないπ/4シフトQPSK変調器を提供するこ
とにある。
の本発明の特徴は、同相成分入力信号を順次記憶する第
一のシフトレジスタと、直交成分入力信号を順次記憶す
る第二のシフトレジスタと、カウンタと、前記第一のシ
フトレジスタからのアドレス信号と前記カウンタからの
アドレス信号に応じて波形整形の演算結果の信号を出力
する第一のROM(リードオンリーメモリ)と、前記第
二のシフトレジスタからのアドレス信号と前記カウンタ
からのアドレス信号に応じて波形整形の演算結果の信号
を出力する第二のROMと、を有する波形整形手段と、
前記第一および第二のROMから出力される信号を選択
するデータセレクタと、前記データセレクタの出力信号
を選択的に符号反転する符号反転器と、前記符号反転器
の出力信号の不連続部を処理する不連続部処理回路と、
前記不連続部処理回路の出力信号をディジタル信号から
アナログ信号へ変換するディジタル−アナログ変換器
と、前記ディジタル−アナログ変換器の出力信号の高調
波をしゃ断して変調出力信号を出力するろ波回路と、前
記データセレクタと前記符号反転器と前記不連続処理部
の動作を制御するセレクタ制御回路及び符号反転制御回
路をふくむ制御回路とを有し、該制御回路が前記データ
セレクタにおいて前記第一および第二のROMの出力信
号を選択する手順を1シンボル周期(1/fb ,fb :
入力信号の周波数)毎に1サンプリング周期Ts (但
し、Ts =1/(8nfb ),n:fc =n×fb なる
関係を有する自然数、fc :変調キャリア周波数)の位
相を進ませる制御を行うπ/4シフトQPSK変調器に
ある。
関係を有する自然数、fc :変調キャリア周波数、f
b :入力信号の周波数)なる周波数のクロック信号に従
い同相成分側および直交成分側のROMへアドレスを与
える。データセレクタは、セレクタ制御回路の制御信号
に従い、同相成分側および直交成分側のROMからの出
力信号を選択する。また、符号反転器は符号反転制御回
路の制御信号に従い、データセレクタの出力信号の符号
を反転する。この時、セレクタ制御回路および符号反転
制御回路によって1シンボル(1/fb )毎にデータセ
レクタおよび符号反転器の動作手順を1サンプリング周
期[サンプリング周期:Ts =1/(8nfb )]ずつ
進ませていけば、シンボル毎にπ/4ずつ搬送波の基準
位相が回転していくπ/4シフトQPSK変調が実現で
きる。セレクタ制御回路および符号反転制御回路による
同相成分側および直交成分側のROMの出力信号の選択
および符号反転手順をn=1の場合を例に図5に示す。
図5に示すように基本的には、同相成分側および直交成
分側のROMから8nfb なる周波数で出力される信号
を2サンプリング周期毎に交互に選択し、4サンプリン
グ周期毎に符号反転するという手順である。さらに前記
手順を1シンボル毎に1サンプリング周期ずつ進ませて
いくことによってπ/4シフトを実現している。また、
8シンボルでこの手順は一巡し繰り返す。図5に示され
る不連続部は、データ保持等の不連続部処理回路により
処理されディジタル−アナログ変換器によりアナログ信
号に変換され、ろ波回路によって高調波をしゃ断されて
変調出力信号となる。この場合、搬送波周波数はnfb
となる。
て直交位相変調を実現しているので、従来アナログ回路
で問題となったオフセット、利得および位相等の調整お
よび変動に対応する補償回路を不要とすることができ
る。また、ディジタル回路の変調動作によってπ/4位
相シフトの動作を実現しているので、波形整形を行う有
限インパルス応答フィルタを構成するROMに対するア
ドレス数はQPSKの場合と同様でよく容量の増加を抑
えることができる。
説明する。図1は本発明の一実施例を示すブロック構成
図である。本実施例は図において、同相成分入力信号6
1はN段の第一のシフトレジスタ61に順次記憶され、
また直交成分入力信号62はN段の第二のシフトレジス
タ603に順次記憶される。第一のシフトレジスタ60
1の出力は、8nfb (n:自然数、fb :入力信号の
周波数)なる周波数のクロック信号64に従って動作す
るm段のカウンタ105(8n=2m の関係となる)の
出力信号と共に、第一のROM106のアドレス信号と
なる。また、第二のシフトレジスタ603の出力は、カ
ウンタ105の出力信号と共に、第二のROM107の
アドレス信号となる。ROM106および107は、そ
れぞれシフトレジスタ601,603およびカウンタ1
05からのアドレス信号に従って、予め書き込んである
波形整形フィルタの係数と入力信号との演算結果を同相
成分信号および直交成分信号の波形整形後の信号15,
16を出力する。セレクタ制御回路および符号反転制御
回路を兼ねる変調制御回路109は、前記クロック信号
64およびカウンタ105の出力信号を用いて、ROM
106および107より出力される信号を2サンプリン
グ周期毎に交互に選択し、4サンプリング周期毎に符号
反転を行う手順を1シンボル(1/fb )毎に1サンプ
リング周期ずつ進ませる動作を実現するようにセレクタ
制御信号17および符号反転制御信号18を出力し、デ
ータセレクタ108および符号反転器110を制御す
る。また、変調制御回路109は、前記データセレクタ
108および符号反転器110の動作手順を1シンボル
(1/fb )毎に1サンプリング周期ずつ進ませること
によって生じる不連続部を検出する不連続部制御信号1
9を出力する。データセレクタ108は、変調制御回路
109からのセレクタ制御信号17に従ってROM10
6および107より出力される信号15,16のいずれ
かを選択するか、あるいは前サンプリング周期のデータ
を保持し符号反転器110へ出力する。符号反転器11
0は、変調制御回路109からの符号反転制御信号18
に従ってデータセレクタ108の出力信号を通過もしく
は符号反転処理を行って出力する。不連続部処理回路1
11では、変調制御回路109からの不連続部制御信号
19に従って、符号反転器110の出力信号21に対し
て前サンプリング周期のデータを保持する等の処理を行
って出力する。不連続部処理回路111の出力信号22
は、ディジタル−アナログ変換器(D/A変換器)11
2によってアナログ信号に変換され、ろ波回路113に
より高調波をしゃ断されて、変調出力信号20となって
出力される。
で、前記実施例の不連続部処理手段としての不連続部処
理回路111を直前サンプリング周期のデータを保持す
る回路によって実現する。遅延回路201は、入力信号
である符号反転器110の出力信号21を1サンプリン
グ周期だけ遅延させる。データセレクタ202では、変
調制御回路109からの不連続部制御信号19によって
不連続部であるとされた場合には、遅延回路201の出
力信号を不連続部処理回路111の出力信号22とし、
不連続部でないとされた場合には、符号反転器110の
出力信号21をそのまま不連続部処理回路111の出力
信号22とする。
理手段としての不連続部処理回路111をディジタル−
アナログ変換器112の一定値例えば0値に相当するデ
ータを挿入する回路によって実現する。0値データ発生
回路301は、ディジタル−アナログ変換器112の0
値に相当するデータを発生する。データセレクタ302
では、変調制御回路109からの不連続部制御信号19
によって不連続部であるとされた場合には、0値データ
発生回路301の出力信号を不連続部処理回路111の
出力信号22とし、不連続部でないとされた場合には、
符号反転器110の出力信号21をそのまま不連続部処
理回路111の出力信号22とする。
理手段としての不連続部処理回路111を直前のサンプ
リング周期のデータと直後のサンプリング周期のデータ
より不連続部のデータを推定し挿入する回路によって実
現する。この例では、推定法として線形補間を用いてい
る。第一の遅延回路401は、入力信号である符号反転
器110の出力信号21を1サンプリング周期だけ遅延
させる。第二の遅延回路402は、入力信号である符号
反転器110の出力信号21を2サンプリング周期だけ
遅延させる。第三の遅延回路406は、変調制御回路1
09からの不連続部制御信号19を1サンプリング周期
だけ遅延させる。加算器403では、入力信号である符
号反転器110の出力信号21と第二の遅延回路402
の出力信号の和を求め、出力する。加算器403の出力
信号はビットシフト回路405によって、振幅を1/2
にされる。この加算器403とビットシフト回路405
によって線形補間動作を行っている。データセレクタ4
07では、第三の遅延回路406の出力信号によって不
連続部であるとされた場合には、ビットシフト回路40
5の出力信号を不連続部処理回路111の出力信号22
とし、不連続部でないとされた場合には、第一の遅延回
路401の出力信号を不連続部処理回路111の出力信
号22とする。
理手段としての不連続部処理回路111を前記ROM1
06および107より出力される信号15,16より不
連続部のデータを演算し挿入する回路によって実現す
る。第一の符号反転器501では、ROM106より出
力される信号15を変調制御回路109からの不連続部
制御信号19に従って通過もしくは符号反転処理を行っ
て出力する。また、第二の符号反転器502では、RO
M107より出力される信号16を変調制御回路109
からの不連続部制御信号19に従って通過もしくは符号
反転処理を行って出力する。第一および第二の符号反転
器501,502の出力信号は、加算器503によって
加算され、振幅制限回路504によって1/√2倍され
る。不連続部におけるデータは、同相成分信号と直交成
分信号の和または差の信号の1/√2倍であるので上記
動作によって不連続部のデータを求めることができる。
データセレクタ505では、変調制御回路109からの
不連続部制御信号19によって不連続部であるとされた
場合には、振幅制限回路504の出力信号を不連続部処
理回路111の出力信号22とし、不連続部でないとさ
れた場合には、符号反転器110の出力信号21をその
まま不連続部処理回路111の出力信号22とする。
フトQPSK変調器は、ディジタル−アナログ変換器の
後段部分を除く構成要素をディジタル回路で実現するこ
とが出来るので、回路製作時のオフセット、利得および
位相の調整を不要とし、経年変化および温度変化による
性能劣化を考慮する必要がなく信頼性を高めることがで
きる。また、ディジタル回路の変調動作によってπ/4
位相シフトを実現しているので、波形整形に用いる有限
インパルス応答フィルタを構成するROMの容量の増加
を抑えることができる。
連続部処理回路の実施例構成を示すブロック図である。
示すブロック図である。
平面図である。
作手順を示す図である。
Claims (5)
- 【請求項1】 同相成分入力信号を順次記憶する第一の
シフトレジスタと、直交成分入力信号を順次記憶する第
二のシフトレジスタと、カウンタと、前記第一のシフト
レジスタからのアドレス信号と前記カウンタからのアド
レス信号に応じて波形整形の演算結果の信号を出力する
第一のROM(リードオンリーメモリ)と、前記第二の
シフトレジスタからのアドレス信号と前記カウンタから
のアドレス信号に応じて波形整形の演算結果の信号を出
力する第二のROMとを有する波形整形手段と、 前記第一および第二のROMから出力される信号を選択
するデータセレクタと、 前記データセレクタの出力信号を選択的に符号反転する
符号反転器と、 前記符号反転器の出力信号の不連続部を処理する不連続
部処理回路と、 前記不連続部処理回路の出力信号をディジタル信号から
アナログ信号へ変換するディジタル−アナログ変換器
と、 前記ディジタル−アナログ変換器の出力信号の高調波を
しゃ断して変調出力信号を出力するろ波回路と、 前記データセレクタと前記符号反転器と前記不連続処理
部の動作を制御するセレクタ制御回路及び符号反転制御
回路をふくむ制御回路とを有し、 該制御回路が前記データセレクタにおいて前記第一およ
び第二のROMの出力信号を選択する手順を1シンボル
周期(1/fb ,fb :入力信号の周波数)毎に1サン
プリング周期Ts (但し、Ts =1/(8nfb ),
n:fc =n×fb なる関係を有する自然数、fc :変
調キャリア周波数)の位相を進ませる制御を行うことを
特徴とするπ/4シフトQPSK変調器。 - 【請求項2】 請求項1に記載のπ/4シフトQPSK
変調器において、不連続部に一シンボル前のデータを保
持するデータ保持回路を適用することを特徴とするπ/
4シフトQPSK変調器。 - 【請求項3】 請求項1に記載のπ/4シフトQPSK
変調器において、不連続部に固定データを挿入するデー
タ挿入回路を適用することを特徴とするπ/4シフトQ
PSK変調器。 - 【請求項4】 請求項1に記載のπ/4シフトQPSK
変調器において、不連続部の前後のデータから不連続部
のデータを内挿により推定し挿入するデータ推定挿入回
路を適用することを特徴とするπ/4シフトQPSK変
調器。 - 【請求項5】 請求項1に記載のπ/4シフトQPSK
変調器において、不連続部に同相成分の波形整形フィル
タ演算結果信号と直交成分の波形整形フィルタ演算結果
信号より不連続部のデータを演算し挿入するデータ演算
挿入回路を適用することを特徴とするπ/4シフトQP
SK変調器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26408592A JP3220877B2 (ja) | 1992-09-08 | 1992-09-08 | π/4シフトQPSK変調器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26408592A JP3220877B2 (ja) | 1992-09-08 | 1992-09-08 | π/4シフトQPSK変調器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0690258A JPH0690258A (ja) | 1994-03-29 |
JP3220877B2 true JP3220877B2 (ja) | 2001-10-22 |
Family
ID=17398310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26408592A Expired - Lifetime JP3220877B2 (ja) | 1992-09-08 | 1992-09-08 | π/4シフトQPSK変調器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3220877B2 (ja) |
-
1992
- 1992-09-08 JP JP26408592A patent/JP3220877B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
Title |
---|
阪田 徹 他,「ディジタル化π/4シフトQPSK変調器の検討」,1992年電子情報通信学会秋季大会講演論文集 分冊2,1992年9月15日発行,page2−243 |
Also Published As
Publication number | Publication date |
---|---|
JPH0690258A (ja) | 1994-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3340919B2 (ja) | 数値電圧制御発振器 | |
JPH1023096A (ja) | ディジタル変調器および復調器 | |
US20020150169A1 (en) | Apparatus and method for measuring propagation delay in an NB-TDD CDMA mobile communication system | |
US3935386A (en) | Apparatus for synthesizing phase-modulated carrier wave | |
JP2728114B2 (ja) | Fm変調回路 | |
US5057786A (en) | Quadrature amplitude modulation wave demodulator provided with band-pass filters for fixed equalizer | |
US6668029B1 (en) | Methods and apparatus for implementing digital resampling circuits | |
JP3220877B2 (ja) | π/4シフトQPSK変調器 | |
US5942955A (en) | Quasi-GMSK modulator | |
JP2003188747A (ja) | 歪補償送信装置 | |
JP3191895B2 (ja) | Ssb変調器 | |
US5838208A (en) | Modulation of transmission data signal in sychronous with transmission clock signal | |
JP2000036846A (ja) | ディジタル変調装置 | |
US5216391A (en) | MSK modulator having a digital quadrature reference waveform generator | |
JP2823716B2 (ja) | 並列msk変調システム | |
JP3842396B2 (ja) | デジタル変調装置 | |
JP2000196690A (ja) | 変調装置及び変調方法 | |
JP2001237908A (ja) | Qpsk/qam同期獲得装置 | |
JPH09149086A (ja) | デジタルfm系変調回路 | |
JP3206773B2 (ja) | ディジタル信号処理型直交変調器 | |
JP2004179805A (ja) | 周波数制御装置 | |
JP2710876B2 (ja) | Msk変調器 | |
KR950003527B1 (ko) | I상과 q상간의 지연을 제거하는 cpsk 변조기 | |
JPS63215140A (ja) | 搬送波再生回路 | |
JPH07273815A (ja) | 変調回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010710 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3220877 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070817 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 12 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |