JPS60252395A - 変調効果装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、電子楽器その伯楽音発生装置で使用する変
調効果装置に関し、特にディジタル楽音信号に変調効果
を与えるものに関する。

従来の技術 サンプリングクロック周波数を一定にしたままでディジ
タル・的に遅延変調をかけることができるようにしたテ
ィジタル楽音変調装置としては、特開昭５８．７．８３
８９４号公報に示されたものが公知りなっている。この
種のティジクル楽音変調装置では、同公報の第１図に示
されているように、読み書きメモリに入力信号（ディジ
タル楽音信号）を入力し、アドレス演算回路によって該
メモリの書込みアドレスと読出しアドレスを指定し、書
込みアドレスは入力信号のサンプリンク周期如同期して
規則的時間で順番に指定するが、読出しアドレスは変調
信号発生器の出力に応じて変調したものを用いるように
している。このような読出しアドレスの変調によって、
サンプリングクロック周波数を一定にしたままでディジ
タル楽音信号を遅延変調し、位相変調効果を得ることが
できる。

発明が解決しようとする問題点 しかし、上述のような従来技術では、周期的な変調信号
を用いた場合、変調の度合いによってはサンプリング周
波数を越える成分が変調された楽音信号に含まれること
があり、耳障わりな周期的ノイズをもたらす要因となっ
ていた。

この発明は上述の点に鑑みてなされたもので、上述のよ
うな耳障わりな周期的ノイズを除去若しくは軽減し得る
ようにした変調効果装置を提供しようとするものである
。

問題点を解決するための手段 上述の目的の達成のために、この発明においては、ノイ
ズ信号発生手段と、変調信号をノイズ信号によって変調
するノイズ変調手段とを具え、このノイズ変調手段で変
調された変調信号に従って　−メモリの読出しアドレス
信号を変−するようにしたことを特徴とする。

作用 変調信号がノイズ信号によって変調されることにより変
調信号にノイズ成分が付加されることになり、この変調
信号によって変調された楽音信号能 に含まれる可姻牲のあるノイズ成分からは周期性が消失
する（又は目立たなくなる）。

周期的ノイズを目立たなくし、なおかつ変調信号の周期
性も損わないようにするには、ノイズ変調子段において
ノイズ信号によって変調信号を変更する場合、変調信号
の値を余り大きく変更しないようにするのがよい。例え
ば変調信号を整数部と小数部に分けて考えた場合、小数
部の重みに対してノイズ信号による変更を加えるように
するとよい。

実施例 以下添付図面を参照してこの発明の幾つかの実施例を詳
細に説明しよう。

第１図には、変調の分解能を高めるために補間回路６を
用いた変調効果装置においてこの発明を適用した一実施
例が示されている。変調信号発生手段１は変調信号をデ
ィジタルで発生するものであり、例えば変調信号は周期
性をもつものである。

ノイズ信号発生器７はノイズ信号をディジタルで発生す
るもので、例えば１ピントのデータ゛′１″又は′０″
′がランダムに生じるものである。ノイズ変調手段に相
当する加算器８は、変調信号発生手段１で発生した変調
信号をノイズ信号発生器７で発生したノイズ信号によっ
て変調するものであり、変調信号の下位ビットに対して
ノイズ信号を加算することにより変調信号の値を微小な
範囲でランダムに変更する。従って、変調信号の全体的
な周期性は損われないが、そこにランダムなノイズ成分
が細かな振幅で重畳されたような状態に変調される。変
調された変調信号はアドレス制御手段２に入力される。

アドレス制御手段２は、変調されるべきディジタル楽音
信号のサンブリンク周期に対応する所定−のサンブリン
ク周期に従って書込みアドレス信号を発生する古共に、
加算器８でノイズ変調された変調信号に従って変調され
た状態で読出しアドレス信号を発生するものである。読
み書きメモリ６は、変調されるべきディジタル楽音信号
をデータ入力に入力し、書込みアドレス信号に従って該
楽音信号のサンプル点振幅値データを書込み、記憶され
たサンプル点振幅値データを読出しアドレス信号に従っ
て読出す。書込みアドレス信号及び読出しアドレス信号
の発生タイミングはサンプリング周期に同期している。

書込みは書込みアドレス信号によって常に規則的に行わ
れ、入力されたテイジタル楽音信号の各サンプル点振幅
値データはメモリ乙の各アドレスに次々に記憶される。

一方、読出しアドレス信号は変調信号によって変調され
るので、メモリ乙に記憶したサンプル点振幅値データは
等間隔アドレスでは読出されず、位相変調された状態で
読出される。しかし、読出しアドレスの変調のみでは１
サンプリング周期に対応する位相量を最小限度（最小分
解度）としてしか変調できないので、余り良い分解能が
得られない。− そこで、位相変調の分解能を高めるために補間回路６が
設けられている。補間回路６は、成るサンプル点の振幅
値データＳ、をラッチするう・ン羊回路６１と、その次
のサンプル点の振幅値データＳ　をラッチするラッチ回
路６２と、うＪ＋１ ンチされた隣合うサンプル点振幅値データの差Ｓｊ＋１
−８ｊ　をめる減算器６６と、減算器６６の出力を補間
係数データによって重みづけする掛算器６４と、掛算器
６４の出力とラッチ回路６１から出力された現サンプル
点の振幅値データＳ、とを加算する加算器６５とを具え
ている。補間係数データとして、加算器（変調手段）８
から出力された変調信号が用いられる。変調信号は整数
部と小数部に分けて利用されるようになっており、その
整数部データエ゛Ｓが読出しアドレスの変調のためにア
ドレス制御手段２に与えられ、その小数部データＦ几が
補間係数データとして補間回路６の掛算器６４に与えら
れる。この場合、加算器８においては、変調信号の小数
部の重みに対してノイズ信号を加算するとよい。例えば
、小数部データの最下位ビット又はそれ以外の適宜ビッ
トの重みに対して１ビツトのノイズ信号を加算する。

図の例では補間回路６における補間は直線補間となるが
、補間係数データがノイズ信号によって変調されるので
、ランダムなノイズ成分を含む補間が行われる。

なお、同じサンプル時間内に隣接する２つのサンプル点
振幅値データをラッチ回路６１．６２にラッチすること
は、アドレス制御手段２によってメモリ乙の読出しを時
分割で制御することにより行われる。すなわち、１サン
プル時間の最初に現サンプル点の振幅値データを読出し
アドレス信号に従ってメモリ３から読出して、これに同
期してラッチ回路６１にメモリ６の出力をラッチし、次
に同じサンプル時間内でそれよりも少し遅れて次のサン
プル点の振幅値データをメモリ６から読出し、これに同
期してラッチ回路６２にメモリ乙の出力をラッチするこ
とによって容易に行える。

１図のような補間回路６を用いずに、メモリ６の読出し
出力を遅延させる遅延手段を夫々用いたものである。第
２図及び第３図の例は、メモリ６から一旦読出したサン
プル点振幅値データを変調信号の小数部データＦ、Ｒ［
応じて可変遅延制御するようにしたものであり、そのた
めの遅延手段４として、第２図ではラッチ回路４１とダ
ウンカウンタ４２が用いられ、第３図ではシフトレジス
゛り４３とラッチ回路４４が用いられる。第４図の例は
、メモリ乙の読出しタイミンクそのものを変調信号の小
数部テークＰＰ−に応じて可変遅延制御するようにした
ものであり、そのための遅延手段５としてラッチ回路５
１とダウンカウンタ５２が用いられる。

まず第２図について説明すると、変調信号発生手段１は
、変調信号発生器１１と、この発生器１１で発生したテ
ィジクル変調信号に変調深さ係数を掛算する掛算器１２
とを含んでおり、掛算器１２から出力されたテイジクル
変調信号が前述と同様にノイズ変調手段としての加算器
８に与えられ、ノイズ信号発生器７からのノイズ信号が
変調信号の小数部に加算される。アドレス制御手段２は
、入力ディジタル楽音信号のサンプリンク周期に対応ス
ルクロックパルスφ１を逐次カウントするモジュロＮの
カウンタ２１と、このカウンタ２１のカウント重力をゲ
ートして書込みアドレス信号として出力するゲート２２
と、カウンタ２１のカウント出力を加算器８から出力さ
れた変調信号の整数部データＩｓによって変調するため
の演算器ｎと、この演算器２６の出力をゲートして読出
しアドレス信号として出力するゲート２４とを含んでい
る。カウンタ２１のモジュロ数Ｎは、メモリ乙の全アド
レス数に対応する。演算器２６は、−例として加減算器
であり、サインピントによって正負符号が区別された変
調信号の整数部データ■Ｓを入力して、該データＩｓを
カウンタ２１の出力（すなわち書込みアドレス信号）に
加算又は減算すると共に、所定のオフセット値ＯＦ　Ｓ
を減算（又は加算）する。こうして、書込みアドレス信
号を一変調信号の整数部に従って変調し、かつこれを所
定値たけオフセットしたものが、読出しアドレス信号と
なる。オフセットは、同じサンプリンタ周期内で行われ
るメモリ３の読出しと書込みが干渉し合わないようにす
るために、読出しアドレスと書込みアドレスに適当なず
れをもたせるための制御である。

両ゲート２２．２４の出力はワイヤードオア接続されて
メモリ乙のアドレス人力Ａ　Ｄ　ＲＳ　［４えられる。

メモリ６のデータ入力ＤＩには、前述の通り、変調され
るべきティジタル楽音信号が力えられる。

遅延手段４は、メモリ６の読出し出力を入力したランチ
回路４１と、ダウンカウンタ４２を含む。

加算器８から出力された変調信号の小数部データＰａが
反転制御回路１６に与えられ、その正負に応じて該デー
タＰＲの各ビットが反転若しくは非反転制御される。例
えば、加算器８から出力された変調信号のサインビット
が反転制御回路１３の制御入力に与えられ、反転制御回
路１６では、このサインビットが「正」のとき、小数部
データＦＲを反転してデータＰＲ，として出力し、サイ
ンビットが「負」のときは該小数部データＦＲを反転せ
ずにそのまま出力する。ダウンカウンタ４２は、反転制
御回路１６から出力された小数部データＦＲ若しくはそ
の反転データＰＲ，をプリセソトデータ入力ＰＤに入力
し、プリセット制御人力ＰＳに加わるクロックパルスφ
２がｕ　Ｉ　ＩＩのときプリセット入力されたデータＰ
Ｒ又はＦＲを取り込み、その後、カウント内容が零にな
るまでマスタクロックパルスφ　をダウンカウントする
構成である。

カウンタ４２から出力されるゼロ検出パルスＺ。

がラッチ回路４１のランチ制御入力に与えられるように
なっており、カウンタ４２のカウント内容が零になった
とき該パルスＺ。が”　ｉ　”に立上り、メモリ３の読
出し出力をラッチする。ランチ回路４１にラッチされた
信号はこの変調効果装置の出力信号として出力され、例
えばＤ／Ａ変換器等に与えられる。

サンプリンタクロックパルスφ。の−例を示すと第５図
のようであり、マスククロックパルスφ、の１周期分の
パルス幅と、ティジタル楽音信号の１サンプリング周期
Ｔに同期した周期を持っている。このサンプリングクロ
ックパルスφ。は変調信号発生器１１に与えられ、変調
信号発生制御用のクロック信号として使用される。また
、サンプリンククロックパルスφ。は掛算器１２の演算
イネーブル信号としても使用される。掛算器１２は、こ
のパルスφ。によってサンプリング周期の冒頭で変調深
さ係数と変調信号の掛算を行い、以後そのサンプリング
周期中はその掛算結果を保持出力する。

サンプリンククロックパルスφ。の直後に第５図に示す
ようにそれと同一パルス幅、同一周期Ｔのクロックパル
ス−φ１が発生される。このサンプリンククロックペル
スφ１は、ノイズ信号発生器７に与えられ、ノイズ信号
発生制御用のクロック信号として使用される。従ってノ
イズ信号はサンプリング周期Ｔを最小単位として１″又
は０″にランダムに変化する。また、クロックパルスφ
。

は、前述の通りカウンタ２１のカウントクロックとして
使用されるほか、加算器８の演算イネーブル信舟として
も使用される。加算器８は、このパルスφ１によってサ
ンプリンク周期の冒頭でノイズ信号と変調信号の加算を
行い、以後そのサンプリング周期中はその加算結果（ノ
イズ信号によって変更された変調信号）を保持出力する
。

クロックパルスφ１から幾らか遅れて第５図に示すよう
にそれと同一パルス幅、同一周期のクロックパルスφ２
が発生される。このクロックパルスφ２によって演算器
ｎがイネーブルされて前述のアドレス変調及びオフセッ
ト演算を行い、以後次のパルスφ２の発生タイミングオ
でその演算結果を保持出力する。このクロックパルスφ
２はゲート２２にも加えられる。第５図に示すように、
このクロックパルスφ２を反転した信号がクロ・７クパ
ルスφ３てあり、これがゲート２４に加えられると共に
、メモリ６のリード／ライト人力Ｒ，／Ｗにも与えられ
る。

メモリ６は入力Ｒ／Ｗに加えられたパルスφ３が”　ｏ
　”のとき書込みモードとされる。このときゲート２２
がパルスφ２のＩｔ、　１　ｐｒにより開かれており、
カウンタ、２１のカウント内容が該ゲート２２を通過し
て書込みアドレス信号としてメモリ６のアドレス入力Ａ
ＤＲ８に与えられる。カウンタ２１はクロックパルスφ
１によって１サンプリング周期毎に１カウントアツプさ
れる。従って、入力ディジタル楽音信号の各サンプル点
毎の振幅値データがメモリ６内の順次アドレスに順番に
記憶される。

メモリ６は入力Ｒ，／Ｗに加えられたパルスφ３が°゛
１″のとき読出しモードとされる。このときゲート２４
が開放されており、演算器２６の出力が読出しアドレス
信号としてアドレス入力ＡＤＲ８に与えられる。ここで
もし、カウンタ２１の出力つまり書込みアドレス信号が
変調信号によって変調されなかったならば、書込みアド
レス信号を単に一定値オフセソトしただけのものが読出
しアドレス信号となり、読出しアドレスの進み具合は全
く変調されず、従って、全く変調されないティジタル楽
音信号がメモリ６から読出される。しかし、カウンタ２
１のカウント出力が変調信号の整数部Ｉｓによって変調
されることにより、読出しアドレスの進み具合が変調さ
れ、結果的に位相変調されたティジタル楽音信号がメモ
リ６から読出される。例えば、変調信号が正の符号を持
つときは進相方向に（時間軸上で波形を圧縮する方向に
）変調され、負の符号を持つときは遅相方向に（時間軸
上で波形を伸長する方向に）変調される。

ダウンカウンタ４２はクロックパルスφ２のりイミノジ
で小数部データＦＲ又はその反転データＦＲ，をプリセ
ットし、その後、カウント内容が零になるまでマスクク
ロックパルスφ□をダウンカウントする構成であるため
、第５図に示すように、クロックパルスφ２の立下り（
つまりクロックパルスφ３の立上り）から小数部データ
ＰＲ又は反転データＦＲの値に対応する数のマスククロ
ックパルスφつがカウントされたときゼロ検出パルスＺ
ｏが発生される。このゼロ検出パルスＺ。のクイミンク
でメモリ乙の読出し出力がランチ回路４１にラッチされ
、該ランチ回路４１から出力される。

従って、メモリ乙の読出し出力は、クロックパルスφ２
の立上りタイミンクで読出し開始されたときに直ちに出
力されるのではなく、小数部テークＦＲ又はＦＲの値に
応じた微小時間だけ遅延されることになる。この遅延時
間の最大値は１サンプリング周期Ｔであり、１サンプリ
ンク周期未満の時間軸変調（位相変調）が変調信号の小
数部データＦＲＫ応じて遅延手段４によって付与される
ことになる。明らかなように、１サンプリング周期Ｔを
越える変調は、変調信号の整数部データＩＳに応じてメ
モリ乙の読出しアドレスを変調することにより実現され
る。

なお、反転制御回路１６は小数部データＰＲ，に応じた
遅延制御を変調信号の正負に応じて進相制卸 御又は遅延制御に切換えるためのものであり、例えば正
のときは小数部データＰＲに応じた変調を進相方向の変
調とし、負のときは遅相方向の変調とするよう機能する
。上述では、反転制御回路１６において、サインビット
が正のとき小数部データ１＋Ｎ几を反転し、負のときは
反転しないようにしているが、これに限らず、整数部デ
ータＩｓと小数部データＩ”　Ｒのデータ形式によって
は上述とは逆に正のとき非反転で負のとき反転するよう
にしてもよい。

次に第３図の実施例について説明すると、第２図と異な
るのは遅延手段４の部分てあり、他は同一である。第３
図の実施例では、メモリ６の読出し出力を多段のシフト
レジスタ４３に入力し、読出されたサンプル点振幅値デ
ータそのものを所望時間だけ遅延するようにしている。

反転制御回路１６から出力された変調信号の小数部デー
タＰＲ又はその反転データＦ”　Ｒがラッチ回路４４に
入力され、クロックパルスφ２のタイミングでラッチさ
れる。シフトレジスタ４６は、ラッチ回路４４から与え
られる小数部データＰＲ又はＰＲの値に応じて信号遅延
ステージ数を可変制御し得る構成のものである。シフト
レジスタ４６はマスククロックパルスφ８に従ってシフ
ト制御されるものでに対応するステージ数たけ該マスク
クロックパルスらに従って遅延し、出力する。こうして
、第２図と同様の遅延制御がなされる。

次に第４図の実施例について説明すると、第２図と異な
るのは読出しタイミング遅延手段５の部分であり、他は
同一である。読出しタイミング遅延手段５はメモリ６の
読出し出力をラッチするためのラッチ回路５１とダウン
カウンタ５２とを含んでいる。ダウンカウンタ５２は第
２図のダウンカウンタ４２と同一のものであり、クロッ
クパルスφ２の立下り時から変調信号の小数部データＦ
Ｒ。

又はＦＲに対応する時間後にゼロ検出パルスＺ。

を出力する。このゼロ検出パルスＺ。はメモリ６のリー
ド制御人力Ｒに与えられると共にラッチ回路５１のラッ
チ制御人力に与えられる。メモリ乙のライト制御人力Ｗ
にはクロックパルスφ２が与えられる。従って、メモリ
６てはクロックパルスφ３の立上りに対応してゲート２
４を介して読出しアドレス信号が与えられるが、直ちに
は読出されず、変調信号の小数部データＰＲ又はＰＲの
値に対応する時間だけ遅れて読出し可能となり、そのと
き読出される。読出されたサンプル点振幅値データは同
時にラッチ回路５１にラッチされ、出力される。

上述の各実施例において、ノイズ変調手段としての加算
器８は減算器又はその他の演算器であってもよい。また
、ノイズ信号発生器７から発生されるノイズ信号は１ビ
ツトに限らず複数ビットのランダムなディジタルデータ
であってもよい。また、上述ではノイズ信号の最小変化
時間単位は１サップリンク周期Ｔさしたが、もっと長く
してもろいは上周期等の比較的長い時間であってもよい
）。

変調信号の正負に応じて反転又は非反転制御された小数
部データＦＩＧ、又はＰＲを得るための回路は第２図〜
第４図に示されたような反転制御回路１６に限らず、設
計上任意に変更できる。また、第２図、第４図のダウン
カウンタ４２，５２に代えてアップカウンタを使用し、
ゼロ検出パルスＺ。

に代えて所定カウント値検出パルスを用いるようにする
ことも可能であり、その場合は、変調信号の正負に応じ
た小数部テークＦＲの反転・非反転制御はダウンカウン
タを用いたときと逆になる。

なお、上記各実施例では１チャンネル分のディジクル楽
音信号を変調する場合について説明したが、時分割処理
により、又は並列処理により、複数チャンネルのディジ
タル楽音信号の変調が可能であるのは勿論である。

また、上記実施例では、入力ディジタル楽音信号に対し
て１系列の変調（１つの変調信号に基つく変調）を行な
う場合について説明したが、前述の特開昭５８−８３８
９４号に示されているように、時分割処理又は並列処理
により、入力ディジタル楽音信号に対して複数系列の変
調（互いに異なる複数の変調信号に基づく変調）を行な
うようにしてもよいものである。

また、メモリ乙の読み書き制御は上述のような専用回路
による制御に限らす、コンピュータブロクラムによる制
御であってもよい。例えば、特開昭５８−１４１９１号
又は特開昭５８−５０５９５号に示されるように変調効
実装置においてコンピュータプロクラムによる制御を用
いることが知られている。また、変調信号発生器１１は
如何なる構成を採用してもよく、例えば特開昭５７−］
、　４　ｓ　９４号に示されたようなメモリ読出し方式
、あるいは演算方式あるいはアナログの変調信号をＡ／
Ｄ変換する方式など、任意のものを用いることができる
。

発明の効果 以上の通りこの発明によれば、変調信号をランダムなノ
イズ信号によって変更するようにしたので、該変調信号
によって変調された楽音信号において周期的ノイズ成分
が打消されることになり、耳障りな周期的ノイズを除去
若しくは軽減することができる。

【図面の簡単な説明】

第１図はこの発明に係る変調効実装置の一実施例を示す
電気的ブロック図、第２図は同地の実施例を示す電気的
ブロック図、第３図は同更に他の実施例を示す電気的ブ
ロック図、第４図は同更に他の実施例を示す電気的ブロ
ック図、第５図は第２図乃至第４図で用いるクロックパ
ルス及び出力パルスの一例を示すタイミンクチャート、
である。 １・・・変調信号発生手段、２・・・アドレス制御手段
、３・・・読み書き可能なメモリ、４，５・・・遅延手
段、６・・・補間回路、７・・・ノイズ信号発生手段、
８・・・ノイズ変調手段としての加算器。 第１図 第５図

Claims (1)

1. 【特許請求の範囲】 １　変調信号発生手段と、所定のサンプリング周期に従
   って書込みアドレス信号を発生し、変調信号に従って変
   調された状態で読出しアドレス信号を発生ずるアドレス
   制御手段と、変調されるべきディジタル楽音信号を前記
   書込みアドレス信号に従って書込み、該ディジタル楽音
   信号を前記読出しアドレス信号に従って読出す読み書き
   可能なメモリとを具えた変調効実装置において、ノイズ
   信号発生手段と、 前記変調信号発生手段で発生された変調信号を前記ノイ
   ズ信号発生手段で発生されたノイズ信号によって変調し
   、変調された変調信号を前記アドレス制御手段に与える
   ノイズ変調手段と、を更に具えたことを特徴とする変調
   効実装置。 ２、前記ノイズ変調手段は、前記変調信号発生手段で発
   生された変調信号に対して比較的小さな重みで前記ノイ
   ズ信号を加算又は減算するものである特許請求の範囲第
   １項記載の変調効実装置。 ３、整数部と小数部とから成る変調信号を発生する変調
   信号発生手段と、 ノイズ信号発生手段と、 前記変調信号発生手段で発生された変調信号を前記ノイ
   ズ信号発生手段で発生されたノイズ信号によって変調す
   るノイズ変調手段と、 所定のサンプリング周期に従って書込みアドレス信号を
   発生し、前記ノイズ変調手段で変調された変調信号の整
   数部に従っ゛て変調された状態で読みアドレス信号に従
   って書込み、該ディジタル楽音信号を前記読出しアドレ
   ス信号に従って読出す読み書き可能なメモリと、 前記°ノイズ変調手段によって変調された変調信４、前
   記ノイズ変調手段は、□前記変調信号の小数部の重みに
   対応して前記ノイズ信号を加算又は減算するものである
   特許請求の範囲第３項記載の変調効果装置。 ５　整数部吉小数部とから成る変調信号を発生する変調
   信号発生手段と、 ノイズ信号発生手段と、 前記変調信号発生手段で発生された変調信号を前記ノイ
   ズ信号発生手段で発生されたノイズ信号によって変調す
   るノイズ変調手段と、 所定のサンプリンタ周期に従って書込みアドレス信号を
   発生し、前記ノイズ変調手段で変調された変調信号の整
   数部に従って変調された状態で読出しアドレス信号を発
   生するアドレス制御手段と、変調されるべきディジタル
   楽音信号を前記書込みアドレス信号に従って書込み、該
   ディジタル楽音信号を前記読出しアドレス信号に従って
   読出す読み書き可能なメモリと、 前記ノイズ変調手段によって変調された変調信号の小数
   部に応じて前記メモリの読出し出力を遅延させる遅延手
   段と、 を具えた変調効果装置。 ６　前記ノイズ変調手段は、前記変調信号の小数部の重
   みに対応しぞ前記ノイズ信号を加算又は減算するもので
   ある特許請求の範囲第５項記載の変調効果装置。