KR930011732B1

KR930011732B1 - 전자악기의 음색 발생장치

Info

Publication number: KR930011732B1
Application number: KR1019900020331A
Authority: KR
Inventors: 김병진
Original assignee: 주식회사 금성사; 이헌조
Priority date: 1990-12-11
Filing date: 1990-12-11
Publication date: 1993-12-18
Also published as: KR920013244A

Abstract

내용 없음.

Description

전자악기의 음색 발생장치

제1도는 종래의 음색발생장치의 구성도.

제2도는 본 발명 전자악기의 음색발생 방법 및 장치의 구성도.

제3도는 본 발명의 각부에 나타나는 파형 및 타이밍도.

제4도는 제1도에 있어서, 각 음계에 대한 샘플링레이트의 차이를 보이기 위한 도표.

제5도는 제2도에 대하여, 44KHz의 샘플링레이트의 샘플수

* 도면의 주요부분에 대한 부호의 설명

1, 14 : 디코더 2 : 반전기

3, 17 : 비교기 4, 10, 16, 20 : 래치

5, 6, 18 : 덧셈기 7 : 외부름(ROM)

8, 23 : 제어기 11 : 샘플메모리

12 : 쉬프트 레지스터 15 : 쉬프트펄스발생기

19 : 레지스터부 22 : 외부파형롬

AD : 앤드게이트 RST : 리세트신호

본 발명은 발생하고자 하는 음의 파형에 대한 데이타를 메모리에 저장한 후 다시 그 음을 재생하는 샘플링방식의 음색발색방법 및 장치에 관한 것으로, 특히 각 음계에 대하여 서로 다른 샘플링레이트(Samplingrate)를 갖는 파형을 저장하여 옥타브내의 각 음계가 음질차이를 없애고 효율적인 파형메모리의 사용에 적당하도록 한 전자악기의 음색발생장치에 관한 것이다.

일반적으로 사용되고 있는 종래의 음색발생장치는 제1도에 도시한 바와 같이 옥타브에 대한 3비트의 데이타를 인가받는 디코더(1)의 출력을 반전기(2)에 의해 반전하여 비교기(3)의 일측입력단자(A3)에 인가하고, 상기 비교기(3)의 출력(EQ)을 리세트단자(RST)에서 인가받는 래치(4)는 그 출력(Q4)을 덧셈기(5)에 ＂1＂신호와 함께 입력되며, 상기 덧셈기(5)의 출력(Q5)은 상기 래치(4)에 입력함과 아울러 덧셈기(6)의 일측입력단자(A6)의 하위 12비트에 인가하는 한편, 상위 8비트를 상기 비교기(3)의 타측입력단자(B3)에 입력한다. 또한 상기 덧셈기(6)의 타측입력단자(B6)의 상위 13비트에는 절대 어드레스값이 인가되며 그 출력(Q6)은 외부름(7)의 어드레스로 사용된다.

또한 상기 래치(4)를 구동하는 클럭(ST)은 제어기(8)로부터 출력된다.

상기와 같이 구성한 종래의 회로에 대하여 그 동작을 상세히 설명하면 다음과 같다.

3비트의 옥타브데이타가 디코더(1)에 입력되면 상기 디코더(1)의 출력(B1)은 입력(A1)에 대응하는 비트만을 로우레벨로 만들고 그외의 모든 비트는 하이로 만들기 때문에 이를 반전시켜서 입력(A1)에 대응하는 비트만을 하이로 만들어 비교기(3)에 입력하는데, 가령 옥타브에 대한 데이타가 (101)₂=(5)₁₀이면 반전기(2)의 출력은 ＂(00100000)₂＂이 되며, 이 신호는 덧셈기(5)의 상위 8비트와 비교가 되어 만일 두 입력신호(A3,B3)가 서로 같으면 상기 비교기(3)는 등가신호(EQ)를 출력하여 래치(4)를 클리어(CLEAR)시킨다. 그러나 상기 비교기(3)의 입력신호(A3, B3)가 서로 같지 않으면 최초 ＂000H＂으로 세트되어 있던 래치(4)의 입력(D4)에는 덧셈기(5)에 의해 상기 출력(＂000H＂)이 가산된 ＂1＂의 신호가 인가되어 있으므로 다음의 제어신호(ST)에서 상기 래치(4)는 ＂ 1 ＂을 출력함과 아울러 이 신호는 상기 덧셈기(5)에 의해 다시 ＂1＂이 가산되어 그 상위 8비트가 상기 비교기(3)에서 상기 반전기(2)의 출력 ＂(00100000)₂＂과 비교가 되며, 이러한 과정은 상기 비교기(3)의 두 입력(A3, B3)이 서로 같을때까지 반복이 되어 덧셈기(5)의 12비트출력(Q5)은 그 상위 8비트가 ＂(00100000)₂=20H＂가 되는 값, 즉 ＂Q5=200H＂가 될때까지 ＂1＂씩 증가하므로 상기 덧셈기(5)의 출력(Q5)은 ＂1H-200H＂의 값을 반복하게 되며, 이때 디코더(1)에 입력되는 옥타브에 대한 3비트 데이타의 십진값을 n이라고 하면 상기 덧셈기(5)의 출력(Q5)은 1-2ⁿ×16십진값을 반복하며, 이 데이타는 덧셈기(6)의 일측입력단자 (A6)의 하위 12비트에 인가되어 타측입력단자(B6)의 상위 13비트에 인가된 절대어드레스와 함께 가산이 된 후 파형에 대한 데이타를 저장하는 외부름(7)의 어드레스 단자에 인가된다.

한편, 옥타브에 대한 데이타에 의해 반복되는 상기 덧셈기(5)의 출력(Q5)은 상기의 특정옥타브에 대한 샘플수를 지정함과 아울러 샘플된 데이타를 저장하는 외부름 (7)의 어드레스를 구성하며, 이때 한 옥타브내에서는 모든 음계에 대하여 그 샘플수가 같게 된다.

이상에서와 같이 종래의 회로는 특정음에 대한 샘플수가 음계와는 관계없이 그 음의 옥타브에 의해서만 결정되고, 예를 들어 7번째 옥타브의 경우 상기 디코더(1)에 입력되는 3비트데이타가 (000)₂=(0)₁₀이라면 이때 덧셈기(5)에서 반복되는 최대값, 즉 샘플수는 2⁰×16=16이 되어 제4도에서와 같이 각 음계에 대한 샘플수는 같고, 그 샘플링레이트(Sampling rate)는 각 음계의 평균율주파수×16[Hz]가 되어 한 옥타브내에서 각 음계간의 샘플링레이트(Samplinh rate)의 차이가 현격하여 저음(＂C7＂)에서는 샘플링레이트가 작아서 원음이 충실히 재생되지 않고, 고음(＂B7＂)에서는 샘플링레이트가 커 메모리가 낭비되는 결함이 있게된다.

따라서, 본 발명은 상기와 같은 종래 회로의 결함을 감안하여 각 음계에 대하여 거의 일정한 샘플링레이트를 갖도록 각 음계에 따른 샘플수를 메모리에 지정해놓고 입력되는 옥타브데이타에 따라 지정된 음의 샘플수가 결정되도록 창안한 것으로, 이를 첨부한 도면에 의하여 상세히 설명하면 다음과 같다.

제2도는 본 발명의 회로도로서, 이에 도시한 바와 같이 4비트의 음계데이타를 래치(10)를 통하여 각 음계에 대한 샘플수를 저장하는 샘플메모리(11)의 어드레스단자(A11)에 인가하고, 상기 메모리(11)의 출력(D11)을 쉬프트레지스터(12)에 입력하며, 옥타브데이타는 래치(12)에 일시 저장한 다음 디코더(14)에 의해 쉬프트레지터 (15)에 인가하는데, 상기 쉬프트펄스발생기(15)는 입력(D15)에 대응하는 수의 펄스를 발생하여 상기 쉬프트레지스터(12)를 클럭단자(CLK)에 입력한다. 한편, 상기 쉬프트레지스터(12)로부터 출력되는 데이타는 래치(16)를 거쳐서 비교기(17)에 인가하여 덧셈기(18)의 출력데이타와 비교를 한 후 그 결과에 따라서 레지스터부(19)를 클리어(CLEAR)하며, 덧셈기(18)의 출력(Q18)과 리세트신호(RST)를 앤드게이트 (AD1)에 의해 인가받는 상기 레지스터부(19)는 그 출력(Q19)을 다시 상기 덧셈기 (18)에 가하여 그 값을 하나씩 증가시킨다. 또한 특정음의 파형에 대한 데이타가 저장된 외부파형롬(22)에 있어서 상기 데이타가 시작되는 절대어드레스는 래치(20)를 통하여 덧셈기(21)에 입력하여 상기 덧셈기(18)의 출력(Q18)과 함께 가산한 다음 외부파형롬(22)의 어드레스로 인가한다.

한편, 제어기(23)는 클럭신호(MCLK)와 각 음계에 대한 샘플수에 따라 소정의 음계파수가 발생되도록하는 펄스(ST)를 입력받아서 본 발명의 각 블록에 제어신호를 보내게 된다.

이상과 같이 구성한 본 발명에 대하여 그 동작 및 작용효과를 제2도 및 제3도에 의하여 상세히 설명하면 다음과 같다.

제3도와 같은 클럭(MCLK) 및 펄스(ST)가 제어기(23)에 입력되면, 상기 제어기(23)는 제어신호(LT)를 발생하여 4비트의 음계데이타를 래치(10)에 저장하며, 이 데이타는 각 음계에 대한 샘플수가 저장된 메모리(11)의 어드레스를 지정하여 칩셀렉트(CS) 및 리드(RD)의 제어신호에 따라 상기 롬(11)이 각 음계에 대응하는 샘플수를 쉬프트레지스터(12)로 출력하게 한다. 한편, 3비트의 옥타브데이타는 제어신호(LD)에 의해 래치(13)에 저장된 후 디코더(14)에 입력되어 상기 데이타에 대응하는 출력 비트만이 하이가 되어 쉬프트펄스발생기(15)에 인가되는데, 이때 상기 쉬프트펄스발생기 (15)에 의하여 발생되는 펄스의 수는 ＂7-옥타브의 수＂로, 예를 들어 3번째 옥타브의 경우 제3h도와 같은 4개의 펄스(7-3=4)가, 5번째 옥타브의 경우에는 2개의 펄스(7-5=2)가 발생되어 쉬프트레지스터(12)의 클럭단자(CLK)에 인가된다. 따라서 이미 제어신호(LD)에 의해 음계데이타에 대한 샘플수의 값을 저장하고 있던 상기 쉬프트레지스터(12)는 클럭(CLK)이 입력될때마다 그 데이타를 좌로 쉬프트(SHIFT) 시켜 상기 샘플수의 값을 2배씩 증가시키며, 따라서 상기 쉬프트레지스터(12)의 출력(Q12)과 옥타브데이타는 ＂Q12=음계데이타에 대한 샘플수의 값×2^N, (N=7-옥타브수)＂의 관계가 성립한다.

한편, 초기에 클리어되어 있던 레지스터부(19)에 제어신호(RE)가 인가되면 그 출력(Q19)은 덧셈기(18)에서 ＂1＂이 증가된 후 비교기(17)에 가해져서 래치(16)에 저장된 상기 쉬프트레지스터(12)의 출력(Q12)과 비교를 하며, 만일 상기 두 데이타 (A17, B17)가 서로 같으면 등가신호(EQ)에 의해 상기 레지스터부(19)는 클리어되나 서로 같지 않으면 상기 덧셈기(18)의 출력(Q18)은 리세트신호(RST)가 인가된 앤드게이트(AD1)를 통해 제어신호(WE)가 인가될때 레지스터부(19)에 실린 다음 다시 ＂1＂이 증가되는 과정을 상기 덧셈기(18)의 출력(Q18)이 상기 래치(16)의 값과 같을때까지 반복한다.

따라서 상기와 같은 과정에 의하여 덧셈기(21)의 일측입력단자(A21)의 하위 12비트는 1-음계데이타에 대한 샘플수의 값×2^N, (N=7-옥타브수)의 값을 반복하게 되며, 이 데이타는 제어신호(LT)가 인가될때 래치(20)를 통해 상기 덧셈기(21)의 타측입력단자(B21)의 상위 13비트 입력되는 절대어드레스와 함께 가산이 되어 외부파형롬(22)에 대한 어드레스로 작용하게 된다.

한편, 제5도는 본 발명의 실시예로서 피아노의 7번째 옥타브의 각 음계에 대한 샘플링레이트를 44KHz로 하였을때 각 음계의 평균을 주파수와 그에따른 샘플수 및 정수형태의 샘플수에 따른 샘플링레이트를 예시하고 있으며, 각 음계의 샘플링레이트가 거의 일정한 값을 가지고 있다.

이상에서와 같이 본 발명은 각 옥타브내의 각 음계데이타에 대한 샘플수를 일정한 샘플링레이트에 맞게 저장함으로써 옥타브내의 각 음계간 샘플링레이트의 차이에 의한 음질의 차이 및 메모리의 낭비를 없애는 효과가 있다.

Claims

각 음계데이타에 대하여 일정한 샘플링레이트를 갖도록 각 음계의 평균주파수에 반비례하는 음계의 샘플수 값을 저장하여 출력하는 샘플메모리(11)와, 입력되는 각 음의 옥타브데이타에 의해 옥타브음의 샘플수 값을 출력하는 디코더(14)와, 상기 디코더(14)에서 출력되는 옥타브음의 샘플수값에 대응하는 펄스를 발생시키는 쉬프트펄스발생기(15)와, 상기 샘플메모리(11)에서 출력되는 음계의 샘플수값과 상기 쉬프트펄스발생기(15)의 출력펄스를 입력받아 음계의 샘플수값에 옥타브음의 샘플수값(N)을 2^N으로 곱하여 입력된 음의 샘플수값을 출력하는 쉬프트레지스터(12)와, 상기 쉬프트레지스터(12)의 출력값을 래치하는 래치(16)와, 상기 래치(16)에서 출력되는 음의 샘플수값과, 1에서 순차적으로 증가하는 덧셈기(18)의 출력을 비교하여 같을 때 등가신호(EQ)를 출력하는 비교기(17)와, 상기 비교기(17)의 등가신호(EQ)를 받아 클리어되며, 상기 덧셈기(18)의 출력에서 입력으로 궤환되도록 연결된 레지스터부(19)와 래치(20)로부터의 출력과 상기 덧셈기(18)의 출력을 조합하여 외부파형롬(22)의 어드레스를 지정하는 덧셈기(21)를 포함하여 구성한 것을 특징으로 하는 전자악기의 음색발생장치.