KR20050119197A - 디지털 증폭기, 디지털 증폭기 시스템, 보상 회로 및 ｄ형증폭기 동작 방법 - Google Patents

디지털 증폭기, 디지털 증폭기 시스템, 보상 회로 및 ｄ형증폭기 동작 방법 Download PDF

Info

Publication number
KR20050119197A
KR20050119197A KR1020057019007A KR20057019007A KR20050119197A KR 20050119197 A KR20050119197 A KR 20050119197A KR 1020057019007 A KR1020057019007 A KR 1020057019007A KR 20057019007 A KR20057019007 A KR 20057019007A KR 20050119197 A KR20050119197 A KR 20050119197A
Authority
KR
South Korea
Prior art keywords
ripple
circuit
supply
signal
digital
Prior art date
Application number
KR1020057019007A
Other languages
English (en)
Inventor
자비에르 에프 에스구에빌라스
마티아스 벤트
로저 스테아드만
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20050119197A publication Critical patent/KR20050119197A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3264—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits in audio amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)

Abstract

최근, D형 음성 증폭기가 점점 더 널이 사용되고 있다. 일반적으로 사용되는 A-B형 선형 증폭 기술과 대조적으로, D형 증폭 기술은 효율성을 향상시킨다. 그러나, D형 원리는 그 왜곡 특성이 불량하다고 알려져 있다. 본 발명에 따라, 입력 신호를 전력 출력으로 변환하는 디지털 증폭기가 제공된다. 본 발명에 따른 디지털 증폭기는 입력 신호를 기초로 하여 디지털 증폭기의 브리지 회로에 제공되는 공급 전압 상의 전압 리플을 보상하기 위한 공급 리플 사전 보상 회로를 포함한다. 이로써, 디지털 증폭기의 출력 신호 왜곡의 주 원인으로 밝혀졌던, 브리지에 제공되는 공급 전압의 공급 리플이 보상될 수 있다.

Description

디지털 증폭기, 디지털 증폭기 시스템, 보상 회로 및 Ｄ형 증폭기 동작 방법{DIGITAL AMPLIFIER}
본 발명은 디지털 신호를 전력 출력으로 직접 변환하는 디지털 증폭기 분야에 관한 것이다. 구체적으로 본 발명은, 입력 신호를 전력 출력으로 변환하는 디지털 증폭기와, 복수의 입력 신호를 복수의 전력 출력으로 변환하기 위한 디지털 증폭기 시스템과, 전원과 D형 증폭기 사이에 접속되는 보상 회로와, D형 증폭기를 동작하는 방법에 관한 것이다.
각종 유형의 전력 증폭기 출력단이 개발되어 왔다. 편리하게, 이들 단은 예를 들자면, A형 증폭기, B형 증폭기 및 C형 증폭기로 라벨링되었다. 보다 최근에는, D형 증폭기가 생겼다. A형, B형, AB형 및 D형 증폭기는 저 주파수 음성 설계에서 일반적이며, 서보 모터 드라이브 및 RF 증폭과 같은 다른 영역에서도 몇몇 응용예를 가진다. C형, E형 및 F형 증폭기는 통상 RF 응용예에서만 사용된다.
최근, 특히 D형 증폭기는 일반적으로 사용되는 AB형 선형 증폭 기술과는 대조적으로 그 상당히 향상된 효율성으로 인해 점점 더 그 인기를 더해 오고 있다. D형 증폭기는 본 명세서에서 참조로서 인용하는 Carsten Nielsen의 "High Fidelity PWM based Amplifier Concept for Active Speaker Systems with a very low Energy Consumption", (100th AES Convention, Copenhagen, May 1996, pre-print 4259)에 전체적으로 개시되어 있다.
증폭기 효율성을 향상시키려는 노력으로 D형 증폭기가 개발되었다. 스위칭 조절기와 유사한 방식으로, D형 증폭기는 음성 신호 정보의 변조 신호의 펄스 폭이 변화되도록, 보다 고 주파수 사각형 파로 음성 입력 신호를 펄스 폭 변조한다. 이러한 변조 신호는 통상 H-브리지라 불리는 하프 브리지 스위치의 세트에 입력되는데, 각 H 브리지는 2개의 전력 MOSFET로 구성된다. A형 또는 B형 구조와 다르게, 증폭기부 또는 확성기는 출력으로부터 바로 그라운드로가 아니라, 브리지의 레그를 거쳐서 배치된다. 이러한 구성에 의해, 증폭기는 바이폴라 전원을 필요로 하거나, 출력에서 DC 오프셋을 도입하지 않고도 20 Hz만큼 낮은 저 주파수 신호를 재생할 수 있게 된다.
점점 더 널리 사용되고 있긴 하나, D형 음성 증폭기는 그 왜곡 특성이 불량하다고 알려져 있다. 변조된 출력 신호를 필터링하여 고 주파수 신호를 제거하고 증폭된 입력 신호를 복구하려는 시도가 있었다. 2극 버터워스 필터(two-pole Butterworth filters), 2극 체비쉐브(two-pole Chebyshev) 필터 또는 2극 베셀(two-pole Bessel) 필터와 같은 필터 구성에 의해서는 결과가 만족스럽지 않거나, 또는 상당한 노력 또는 비용을 야기한다고 알려져 있다.
도 1은 본 발명에 따른 디지털 증폭기의 제 1 실시예의 개략도,
도 2는 도 1, 3 및 4에 도시한 디지털 증폭기에 사용될 수 있는 본 발명에 따른 보상 회로의 실시예의 간략화된 회로도,
도 3은 본 발명에 따라 디지털 증폭기 시스템의 제 1 실시예의 개략도,
도 4는 본 발명에 따라 디지털 증폭기 시스템의 제 2 실시예의 개략도.
본 발명의 목적은 디지털 증폭기에서 왜곡을 방지하는 것이다.
본 명세서에서 사용하는, 용어 "디지털 증폭기"는 직접 전력 출력으로 변환시키는 증폭기에 사용된다.
본 발명의 일 실시예에 따라, 적어도 한 쌍의 스위치 및 공급 리플 사전 보상 회로를 구비하는 브리지 회로를 포함하며, 입력 신호로부터 전력 출력으로 변환을 하는 디지털 증폭기를 이용함으로써, 위의 목적이 달성될 수 있다. 공급 리플 사전 보상 회로는 브리지 회로에 공급되는 공급 전압 상의 전압 리플을 보상하기 위해 구성된다. 본 발명의 일 측면에 따라, 공급 리플 사전 보상 회로는 입력 신호를 기초로 하여 공급 전압 상의 전압 리플을 보상한다.
본 발명의 일 측면에 따라, 디지털 증폭기의 왜곡의 상당 부분이 디지털 증폭기의 공급 전압에서의 리플에 의해 야기된다는 것을 알 수 있었다. 여기서, 본 출원과 관련하여, 용어 "리플"은 100 Hz 리플 등에 국한되지 않고, 교란, 예컨대 음성 증폭기의 출력 신호의 20 KHz 대역 폭 내의 원하지 않는 파동 및 리플을 지칭한다는 것을 유념해야 한다. 또한, 용어 "보상"은 임의의 삭제(suppression) 또는 등화(equalization)를 포함한다. 특히, D형 증폭기의 경우에, 피드 포워드 형 D 증폭기에서의 중요한 왜곡 소스 중 하나는, 부하 전류 변화로 인한 전압 강하에 의해 야기되는 풀 브리지에서의 공급 전압 리플이라는 것을 알 수 있었다. 피드백이 있는 증폭기, 예컨대, A-B형 증폭기는 본래 전력 공급 리플 거부가 탁월하다. 그러나, 이러한 종래의 A-AD형 증폭 기술은 어떤 피드백 없이는 디지털 음성 증폭기에 완전히 적용될 수 없다.
유리하게, 본 발명에 따른 디지털 증폭기는 어떤 피드백 없이 디지털 음성 증폭기에 완전히 적용될 수 있으며, 공급 리플 효과로 인한 전체 고조파 왜곡 수치가 향상될 수 있게 한다.
유리하게, 입력 신호를 기초로 하는 공급 리플 사전 보상으로 인해, 입력은, 입력 신호에 의해 이러한 요구가 정의되면 그 요청시에 바로 브리지 회로부로 전달될 수 있다. 유리하게, 이로써, 최소의 리플을 갖는 깨끗한 공급 전압이 확보될 뿐만 아니라, 전원 에너지 저장도 공지 방법과 관련하여 감소될 수 있다는 것을 의미한다.
청구항 2항에 설정되어 있는 본 발명의 실시예에 따라, 디지털 증폭기는 음성 신호인 입력 신호를 필터링하기 위한 필터를 포함한다. 본 발명의 이러한 실시예에 따라, 공급 전압 상의 리플을 보상하기 위해 음성 신호의 주파수 성분의 일부만 순방향으로 입력된다. 이러한 대역폭이 제한된 순방향 입력 신호 주입은, 대부분의 음성 신호 성분이 저 주파수 신호 범위 내라는 것을 전제로 한다. 그러므로, 음성 신호 성분의 주요부와 가장 중요한 부분은 순방향 입력된다는 것을 보장하며, 음성 신호가 이전에 로우 패스 필터링되어, 성능을 손실시키지 않으며 전원 제어기를 안정되게 할 수 있다.
청구항 3항에 설정되어 있는 본 발명의 또 다른 실시예에 따라, 공급 리플 사전 보상 회로는 디지털 제어기 및 아날로그 제어 회로 중 하나이고, 디지털 증폭기는, 리플의 매우 효과적인 보상을 가능하게 하여, 이에 따라 깨끗하고 왜곡되지 않은 출력 신호를 가능하게 하는 D형 증폭기이다.
청구항 4항에 설정되어 있는 본 발명의 또 다른 실시예에 따라, 복수의 입력 신호를 복수의 전력 출력으로 변환하기 위한 디지털 증폭기 시스템이 제공된다. 본 발명의 이러한 실시예에 따라, 멀티 채널 응용예에서 2개 이상의 채널(예컨대, 스테레오 증폭기에서 좌측 및 우측)에 상술한 리플 사전 보상 방법이 적용된다. 본 발명의 이러한 실시예는 모든 채널에 저 주파수 성분이 공통적으로 있다는 것을 전제로 한다. 따라서, 채널들 중 단 하나의 채널만 로우 패스 필터링하고 이러한 하나의 채널의 로우 패스 필터링된 신호를 증폭된 채널 전체의 사전 보상을 위해 사용함으로써, 만족스러운 결과가 달성될 수 있다.
청구항 5 및 6 항에 설정되어 있는 본 발명의 다른 실시예에 따라, 복수의 출력 채널을 위한 공급 리플 사전 보상을 행하기 위해 서로 다른 채널의 음성 신호와 같은 복수의 입력 신호가 각기 제승되고, 그 다음 합산되고, 사전 보상 회로에 입력된다. 먼저 제승되고, 그 다음 합산된 신호는, 전원으로부터 나온 총 에너지를 나타내므로, 위에서 설명한 사전 보상을 위해 사용될 수 있다.
청구항 7 및 8 항에 설정되어 있는 본 발명의 다른 실시예는 전원과 D형 증폭기 사이에 접속되어, 공급 리플 사전 보상 회로가 입력 신호를 기초로 하여 공급 전압 상의 전압 리플을 보상하는 위에서 설명한 사전 보상을 행하는 보상 회로를 제공한다. 유리하게, 이러한 보상 회로는 이미 기존에 있는 회로에 사용될 수 있으며, D형 증폭기의 브리지에 깨끗한 공급 전압의 제공될 수 있게 한다.
청구항 9, 10 및 11은, 입력 신호를 전력 출력으로 변환하고, D형 증폭기가 왜곡이 감소되어 동작할 수 있게 하는 D형 증폭기의 동작 방법을 제공한다.
본 발명의 실시예의 요지로서, 디지털 증폭기로의 공급 전압 상의 리플은 입력 신호 내의 정보를 기초로 하여 보상된다는 것을 알 수 있다. 음성 신호의 경우에, 음성 신호의 성분은 디지털 증폭기의 부하 요구에 대응하거나 이를 정의한다. 이로써, 최소의 리플을 갖는 깨끗한 공급 전압이 확보될 뿐만 아니라, 전원 에너지 저장도 유리하게 감소될 수 있다는 것을 의미한다.
본 발명의 이러한 측면 및 다른 측면들은 다음 도면을 참조하고 후술하는 실시예를 참조하여 보다 명확해질 것이다.
다음에서, 본 발명의 실시예는 도면을 참조하여 설명한다. 도 1, 3 및 4에 도시한 디지털 증폭기는 D형 증폭기이며, 통상 H-브리지라고도 하는 풀 브리지를 가지고 있다. 본 발명은 D형 증폭기의 실시예를 참조하여 설명되어 있으나, 본 발명이 D형 증폭기에 국한되지 않고, 전력 공급 전압에서의 리플 또는 원하지 않는 왜곡으로 인해, 증폭기의 출력 신호의 왜곡과 같은 문제가 야기되는 임의 유형의 디지털 증폭기에 적용 가능하다는 것을 당업자라면 이해할 수 있을 것이다.
도 1은 음성 신호와 같은 입력 신호를 전력 출력으로 변환하는, 본 발명에 따른 디지털 증폭기의 제 1 실시예의 간략화된 개략도이다. 도 1의 참조 번호(2)는 음성 신호를 변조기(4)로 출력하는 음성 소스를 나타낸다. 변조기(4)는 변조기(4)의 출력에서의 신호 출력이 변조된 신호의 펄스 폭이 변화된 음성 신호 정보를 포함하도록 음성 신호를 보다 높은 주파수 사각형 파장을 이용하여 4 펄스 폭 변조한다. 이러한 변조된 신호는 통상 H-브리지(6)라고 하는 하프 브리지 스위치의 세트에 입력된다. 통상, 각 H 브리지는 2개의 전력 MOSFET로 구성된다. 브리지(6)의 출력은 필터에 입력되어 출력 신호가 확성기(10)에 인가되기 전에 그 신호가 필터링된다. A형 또는 B형 구조와는 다르게, 증폭기부, 즉, 확성기(10)는 출력으로부터 브리지(6)의 레그를 거쳐서 그라운드로 연결된다. 본 발명은 D형 하프 브리지 구조로 구현될 수 있다는 것을 유념하라. 본 발명이 D형 하프 브리지 구조에 적용되는 경우에, 확성기는 일련의 캐패시턴스에 의해 하프 공급에 연결된다.
참조 번호(12)는, 입력이 음성 소스(2)의 출력에 연결되는 공급 리플 사전 보상 회로를 나타내고, 그 출력은 전원(14)에 연결된다. 전원(14)은 전력 공급 포트(16)를 통해 브리지(6)의 스위치에 연결된다. 도 1에서 "사전 보상부"로 나타낸 공급 리플 사전 보상 회로(12)는 전원(14)으로부터 공급 포트(16)를 통해서 브리지(6)로 공급되는 공급 전압 상의 전압 리플을 소거하거나 보상하도록 구성된다. 본 발명의 일 실시예에 따른 공급 리플 사전 보상 회로는 DSP와 같은 디지털 제어 회로와 아날로그 제어 회로 중 하나일 수 있다.
도 2는 본 발명의 일 실시예에 따른 공급 리플 사전 보상 회로의 간략화된 회로도를 도시한다. 도 1, 3 및 4에 도시하는 디지털 증폭기 또는 디지털 증폭기 시스템에 사용될 수 있는, 참조 번호(20, 22)는 MOSFET에 의해 구현되는 D형 증폭기의 풀 브리지의 스위치를 나타낸다.
도 2에 도시하는 회로는 본 발명에 따른 공급 리플 사전 보상을 위한 음성 신호 주입이 있는 벅 변환기이다. 도시한 회로는 DSP와 같은 디지털 회로에 의해 구현될 수 있다.
도 2에 도시하지 않은 전원은 회로에 전압(V0)을 제공한다. 스위치(20)의 소스 및 스위치(22)의 드레인은 유도부(24)에 연결되고, 이 유도부(24)는 공급 출력 전압(V0)에 연결된다. 캐패시티(26)는 전원의 공급 출력 전압(V0)과 스위치(22)의 소스 사이에 제공된다. 공급 출력 전압(V0)은 A/D 변환기(28)에 의해 디지털 도메인으로 변환되고, 에러 증폭기(30)로 출력된다. 에러 증폭기(30)는 디지털화된 공급 출력 전압(V0)과 기준 신호(Vref)를 비교하여 에러 신호(Ve)를 출력한다. 본 발명의 일 측면에 따라, 에러 증폭기(30)는 차분 증폭기에 의해 구현될 수 있다.
디지털 음성 신호(Vaudio)는 곱셈 장치(32)를 이용하여 제승되고 주입 신호(Vinj)로서 출력된다. 주입 신호(Vinj)는 가산기에 의해 구현되는 합산 장치(34)에 제공된다. 합산 장치(34)에 의해, 주입 신호(Vinj)는 에러 신호(Ve)와 포개진다. 합산 장치(34)의 출력, 즉, 합산 신호(Vc)는 비교기(36)에 의해 톱니 신호(Vs)와 비교되고, 이로써, 드라이버(38, 40)를 통해 스위치(20, 22)의 게이트에 제공되는 PWM 신호를 생성한다. 이러한 PWM 신호는 벅 변환기의 스위치(20, 22)를 구동한다. 위의 회로로 인해, 음성 신호의 제승이 증폭기의 스위치(20, 22)에 의해 나온 부하 전류(id)이므로, 스위치(20, 22)에 매우 깨끗한 공급 전압이 공급될 수 있다.
본 발명에 따라, 전력 공급 리플 사전 보상 회로(12), 변조기(4), 풀 브리지(6) 및/또는 필터(8)는 모듈 또는 집적 회로에 집적된다.
도 3은 본 발명에 따라 디지털 증폭기 시스템(80)의 제 1 실시예를 도시한다. 도 3에 도시한 디지털 증폭기 시스템(80)은, 복수의 디지털 증폭기의 복수의 브리지 회로(66, 74)에 공급되는, 공급 전압 상의 전압 리플을 보상하기 위해 단 하나의 공급 리플 사전 보상 회로(60)가 사용되는 멀티 채널 응용예이다. 도 3에서, 음성 소스(50)는 디지털 음성 신호를, 디지털 음성의 채널을 분리하는 채널 분리기로 출력한다. 도 3에 도시한 실시예에서, 2개의 채널만 도시되어 있다. 그러나, 본 발명은 3개 이상의 채널을 사용하는 구조에 적용될 수 있다. 그러므로, 음성 신호의 좌측 채널은 도 3에 도시한 증폭기 시스템(80)의 상위 브랜치에 제공되고, 우측 채널은 증폭기 시스템(80)의 하위 브랜치에 제공된다. 음성 신호의 이러한 개개의 채널은 증폭기 시스템(80)의 입력 신호이다. 좌측 채널은 승산기(54)에 의해 제승되어 합산 장치(58)에 제공된다. 또한, 우측 채널은 승산기(56)에 의해 제승되어 합산 장치(58)에 제공된다. 합산 장치(58)는 제승된 우측 채널을 제승된 좌측 채널에 더하여 합산 신호를 공급 리플 사전 보상 회로(60)에 제공한다. 위에서 이미 언급한 바와 같이, 공급 리플 사전 보상 회로(60)는 도 2에 도시한 공급 리플 사전 보상 회로와 동일한 구성을 가질 수 있다. 공급 리플 사전 보상 회로(60)는, 그 전원(62)이 도 3에 도시한 디지털 증폭기의 상위 및 하위 브랜치의 풀 브리지(66, 74)에 깨끗한 공급 전압을 제공하도록 전원(62)을 제어한다. 풀 브리지(66, 74)는, 변조기(64, 72)에 의해 펄스 폭 변조된 우측 및 좌측 채널을, 필터(68, 76)를 통해 확성기(70, 78)에 제공되는 전력 출력으로 변환한다.
본 발명의 이러한 실시예에 따라, 복수의 입력 신호(음성 신호의 채널)는 결합되어 복수의 증폭기 단(증폭기 시스템(80)의 상위 및 하위 브랜치)의 공급 리플 사전 보상을 위해 사용된다. 합산 장치(58)로부터 공급 리플 사전 보상 회로(60)로 제공되는 합산 신호는 전원으로부터 나오는 전체 에너지를 나타낸다. 매우 고속의 적시 보상이 실현되어, 거의 왜곡이 없는 출력 신호가 확성기(70, 78)에 제공될 수 있다.
도 4는 본 발명에 따른 디지털 증폭기 시스템(82)으로서, 복수의 입력 신호, 즉, 음성 신호의 개개의 채널을, 확성기(70, 78)에 제공되는 복수의 전력 출력으로 변환하는 디지털 증폭기 시스템(82)의 제 2 실시예의 간략화된 개략도이다. 도 3에 도시하는 참조 번호와 동일한 참조 번호가 도 4의 동일 또는 대응 요소를 나타내기 위해 사용된다. 도 3에 도시하는 바와 같이, 2개의 채널만 도 4에 도시되어 있다. 그러나, 본 발명은 3개 이상의 채널을 사용하는 시스템에도 적용될 수 있다. 도 3에 도시하는 실시예와 대조적으로, 단 하나의 채널, 즉, 음성 신호의 우측 및 좌측 채널 중 우측 채널이 공급 리플 사전 보상 회로(60)에 입력된다. 상세하게, 채널 분리기(52)에 의해 출력되는 음성 신호의 우측 채널은 로우 패스 필터(80)에 의해 로우 패스 필터링되어, 로우 패스 필터(80)의 출력 신호는 제승 장치(84)에 입력 신호로서 제공된다. 이러한 제승 장치(84)는 필요한 에너지의 추정을 위해 제공된다. 제승 장치(84)는, 본 발명의 일 측면에 따라, 로우 패스 필터(80)와 공급 리플 사전 보상 회로(60) 사이에 제공되지 않고, 로우 패스 필터(80) 이전에, 즉, 채널 분리기(52)와 로우 패스 필터(80) 사이에 제공될 수도 있다. 본 발명의 이러한 실시예는, 음성 신호 성분의 대부분이 음성 신호의 저 주파수 범위 내라는 사실을 유리하게 이용한다. 그러므로, 순방향 입력되는, 즉, 공급 리플 사전 보상 회로(60)에 입력되는 음성 신호는 로우 패스 필터(80)에 의해 이전에 유리하게 로우 패스 필터링되어 성능을 손실시키지 않으며 전력 공급 제어기를 안정시킬 수 있다.
도 4의 우측 채널이 공급 리플 사전 보상 회로(60)를 위한 입력으로서 사용되지 않고, 음성 신호의 복수의 채널 중 좌측 채널 또는 임의의 다른 채널이 사전 보상부를 위한 입력 신호로서도 사용될 수 있다는 것을 유념해야 한다. 본 발명의 이러한 실시예는 서라운드 음향 시스템에서 유리하게 사용될 수 있다. 이러한 응용예에서, 바람직하게, 브랜치 아웃되고, 로우 패스 필터링되고, 제승되고, 그 후 공급 리플 사전 보상 회로에 의해 사전 보상되는데 사용되는 채널은 음성 신호의 서브우퍼이다. 본 발명의 이러한 측면에 의해, 서브 우퍼 채널이 최고 에너지를 갖는 주파수부를 전달하기 때문에, 매우 우수한 사전 보상이 가능하게 되고, 이에 따라, 매우 깨끗한 출력 신호가 가능하게 된다.
또한, 본 발명의 이러한 실시예는, 저 주파수 신호의 저 주파수 성분이 모든 채널에 공통이라는 사실을 이용한다. 그러므로, 본 발명에 따라, 모든 증폭된 채널의 사전 보상을 위해 하나의 로우 패스 필터링된 채널을 사용하여도 충분하다. 이로써, 유리하게 본 발명에 따라, 증폭기의 전체 크기 및 비용이 감소된다. 이미 상술한 바와 같이, 도 3 및 4에 도시한 구성요소들은 음성 소스(50) 및/또는 필터(68, 76)를 제외하고, 하나의 집적 회로 IC 또는 모듈에 확성기(70, 78)가 통합될 수 있다.

Claims (12)

  1. 입력 신호를 전력 출력으로 변환하기 위한 디지털 증폭기로서,
    적어도 한 쌍의 스위치를 구비하는 브리지 회로와,
    상기 브리지 회로에 공급되는 공급 전압 상의 전압 리플을 보상하기 위한 공급 리플 사전 보상 회로(supply ripple pre-compensation circuit)를 포함하되,
    상기 공급 리플 사전 보상 회로는 상기 입력 신호를 기초로 하여 상기 공급 전압 상의 전압 리플(voltage ripples)을 보상하는
    디지털 증폭기.
  2. 제 1 항에 있어서,
    상기 입력 신호는 음성 신호이며, 상기 음성 신호는 필터에 의해 필터링되고, 상기 필터링된 음성 신호로서, 상기 음성 신호의 주파수 성분의 일부만 상기 공급 전압 상의 리플을 사전 보상하기 위해 순방향으로 입력되는
    디지털 증폭기.
  3. 제 1 항에 있어서,
    상기 공급 리플 사전 보상 회로는 디지털 제어기 및 아날로그 제어 회로 중 하나이고, 상기 디지털 증폭기는 D형 증폭기인
    디지털 증폭기.
  4. 복수의 입력 신호를 복수의 전력 출력으로 변환하기 위한 디지털 증폭기 시스템으로서,
    각각이 적어도 한 쌍의 스위치를 포함하는 복수의 브리지 회로와, 상기 복수의 브리지 회로에 공급되는 공급 전압 상의 전압 리플을 보상하기 위한 공급 리플 사전 보상 회로를 포함하되,
    상기 공급 리플 사전 보상 회로는 상기 복수의 입력 신호 중 적어도 하나의 입력 신호를 기초로 하여 상기 공급 전압 상의 전압 리플을 보상하는
    디지털 증폭기 시스템.
  5. 제 4 항에 있어서,
    조합 회로를 더 포함하고,
    상기 복수의 입력 신호는 음성 신호의 채널이고,
    상기 조합 회로는 상기 복수의 입력 신호를, 상기 공급 리플 사전 보상 회로에 인가되는 하나의 신호로 결합하는
    디지털 증폭기 시스템.
  6. 제 5 항에 있어서,
    상기 조합 회로는 제승 회로(squaring circuit) 및 가산기를 포함하고,
    상기 복수의 입력 신호를 상기 제승 회로에 의해 각기 제승하고, 그 다음, 가산기에 의해 가산하여, 상기 복수의 입력 신호를 상기 공급 리플 사전 보상 회로에 인가되는 하나의 신호로 결합하는
    디지털 증폭기 시스템.
  7. 전원과 D형 증폭기 사이의 연결을 위한 보상 회로로서,
    상기 D형 증폭기는 입력 신호를 전력 출력으로 변환하고,
    상기 D형 증폭기는 적어도 한 쌍의 스위치를 포함하고,
    상기 보상 회로는, 상기 전원에 의해 제공되어 상기 적어도 한 쌍의 스위치에 공급되는 공급 전압 상의 전압 리플을 보상하기 위한 공급 리플 사전 보상 회로를 포함하되,
    상기 공급 리플 사전 보상 회로는 상기 입력 신호를 기초로 하여 상기 공급 전압 상의 전압 리플을 보상하는
    보상 회로.
  8. 제 7 항에 있어서,
    상기 입력 신호는 음성 신호이며, 상기 음성 신호는 필터에 의해 필터링되고,
    상기 필터링된 음성 신호로서, 상기 음성 신호의 주파수 성분의 일부만 상기 공급 전압 상의 리플을 사전 보상하기 위해 순방향으로 입력되고, 상기 공급 리플 사전 보상 회로는 디지털 제어기 및 아날로그 제어 회로 중 하나인
    보상 회로.
  9. 입력 신호를 전력 출력으로 변환하는 D형 증폭기를 동작하는 방법으로서,
    상기 D형 증폭기는 브리지 회로를 포함하고,
    상기 방법은, 입력 신호를 기초로 하여 상기 브리지 회로에 공급되는 공급 전압 상의 전압 리플을 사전 보상하는 단계를 포함하는
    D형 증폭기 동작 방법.
  10. 제 9 항에 있어서,
    상기 입력 신호를 필터에 의해 필터링하고,
    상기 필터링된 입력 신호로서, 상기 입력 신호의 주파수 성분의 일부만 상기 공급 전압 상의 리플을 사전 보상하기 위해 순방향으로 입력되는
    D형 증폭기 동작 방법.
  11. 제 9 항에 있어서,
    음성 신호의 복수의 채널을 각기 제승하는 단계와,
    상기 각기 제승된 음성 신호의 채널을 가산하여 상기 입력 신호를 형성하는 단계와,
    서로 다른 상기 복수의 채널에 대응하는 복수의 디지털 증폭기의 복수의 브리지 회로에 상기 사전 보상된 공급 전압을 제공하고, 이로써, 상기 복수의 디지털 증폭기의 상기 복수의 브리지 회로의 공급 전압 상의 전압 리플을 사전 보상하는 단계를 더 포함하는
    D형 증폭기 동작 방법.
  12. 제 9 항에 있어서,
    서브우퍼 채널 음성 신호(subwoofer channel audio signal)를 제승하는 단계와,
    상기 사전 보상을 위한 입력 신호로서 상기 제승된 서브우퍼 채널 음성 신호를 사용하는 단계와,
    서로 다른 상기 복수의 채널에 대응하는 복수의 디지털 증폭기의 복수의 브리지 회로에 상기 사전 보상된 공급 전압을 제공하고, 이로써, 상기 복수의 디지털 증폭기의 상기 복수의 브리지 회로의 공급 전압 상의 전압 리플을 사전 보상하는 단계를 더 포함하는
    D형 증폭기 동작 방법.
KR1020057019007A 2003-04-07 2004-03-23 디지털 증폭기, 디지털 증폭기 시스템, 보상 회로 및 ｄ형증폭기 동작 방법 KR20050119197A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03100920.2 2003-04-07
EP03100920 2003-04-07

Publications (1)

Publication Number Publication Date
KR20050119197A true KR20050119197A (ko) 2005-12-20

Family

ID=33155209

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057019007A KR20050119197A (ko) 2003-04-07 2004-03-23 디지털 증폭기, 디지털 증폭기 시스템, 보상 회로 및 ｄ형증폭기 동작 방법

Country Status (7)

Country Link
US (1) US7795969B2 (ko)
EP (1) EP1614214A1 (ko)
JP (1) JP2006522528A (ko)
KR (1) KR20050119197A (ko)
CN (1) CN1768471A (ko)
TW (1) TW200507446A (ko)
WO (1) WO2004091092A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796319B1 (ko) * 2006-10-02 2008-01-21 엘리트 세미컨덕터 메모리 테크놀로지 인코퍼레이티드 하프 스윙 펄스폭 변조를 이용한 ｄ급 오디오 증폭기

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7817755B2 (en) * 2007-03-05 2010-10-19 Hanan Cohen System, device and method for generating a logarithmic function according to a plurality of communication signals
CN103607176B (zh) * 2013-10-21 2017-05-24 梁秀红 音频功放供电电路控制方法及音频功放供电电路及音频功放电路
KR101526749B1 (ko) 2013-12-18 2015-06-05 현대자동차주식회사 앰프 도킹 방식의 차량용 오디오 시스템
IL263850B (en) * 2018-12-19 2020-06-30 Elbit Systems Land & C4I Ltd System and method for compensating for ripple generated from a power supply

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3111776C2 (de) * 1980-03-26 1983-12-22 Hitachi, Ltd., Tokyo Stereoverstärkeranlage
US4453264A (en) * 1982-09-23 1984-06-05 Hochstein Peter A Amplifier power supply controlled by audio signal
US5150072A (en) * 1991-10-15 1992-09-22 Harris Corporation Distortion correction for an amplifier system
WO1994011799A1 (en) * 1992-11-10 1994-05-26 Motorola, Inc. Switching regulator and amplifier system
US6160455A (en) * 1998-03-10 2000-12-12 Indigo Manufacturing Inc. Derived power supply for composite bridge amplifiers
US6982593B2 (en) * 2003-10-23 2006-01-03 Northrop Grumman Corporation Switching amplifier architecture
WO2002078179A2 (en) * 2001-03-26 2002-10-03 Harman International Industries Incorporated Digital signal processor enhanced pulse width modulation amplifier
US6831509B2 (en) * 2001-09-04 2004-12-14 Shindengen Electric Manufacturing Co., Ltd. Switching amplification apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796319B1 (ko) * 2006-10-02 2008-01-21 엘리트 세미컨덕터 메모리 테크놀로지 인코퍼레이티드 하프 스윙 펄스폭 변조를 이용한 ｄ급 오디오 증폭기

Also Published As

Publication number Publication date
JP2006522528A (ja) 2006-09-28
US20080197930A1 (en) 2008-08-21
CN1768471A (zh) 2006-05-03
WO2004091092A1 (en) 2004-10-21
EP1614214A1 (en) 2006-01-11
US7795969B2 (en) 2010-09-14
TW200507446A (en) 2005-02-16

Similar Documents

Publication Publication Date Title
US7907010B2 (en) Digital amplifier
EP1579570B1 (en) Delta-sigma amplifiers with output stage supply voltage variation compensation and methods and digital amplifier systems using the same
US6552607B1 (en) Time division multiplexed PWM amplifier
EP0483094A2 (en) A pulse-width modulated, linear audio-power amplifier
JPH09121128A (ja) 改良されたクラスｄ増幅器および方法
US20070080745A1 (en) Audio amplifier
CN112514247A (zh) 自升压放大器
US10749486B2 (en) Class D amplifier current feedback
EP2744103A1 (en) Boosted differential Class H Amplifier
CA2550502C (en) Audio amplifier
US20200235707A1 (en) An Error Amplifier
EP1588484B1 (en) Pulse modulated power converter
KR20050119197A (ko) 디지털 증폭기, 디지털 증폭기 시스템, 보상 회로 및 ｄ형증폭기 동작 방법
US11159132B2 (en) Class D amplifier stereo to mono converter
JP2004088431A (ja) Ｄ級増幅器
EP3776849B1 (en) An electronic filter apparatus
US8917875B2 (en) Method for driving loudspeakers
EP4026241A1 (en) Dynamic power supply for polar modulation transmitters and envelope tracking transmiters
CA2585643C (en) Audio amplifier
US7889001B2 (en) Systems and methods of reduced distortion in a class D amplifier
JPH02234503A (ja) 電力増幅器
JP4453284B2 (ja) ディジタルアンプ
CN107888150B (zh) 一种音频信号的功率放大电路、方法及终端设备
JP2007180695A (ja) Ｐｗｍ変調方式ｄ級増幅器
KR20050020353A (ko) Ｄ급 앰프 회로의 고조파왜율 저감 회로 및 그 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application