KR100796319B1 - 하프 스윙 펄스폭 변조를 이용한 ｄ급 오디오 증폭기 - Google Patents

하프 스윙 펄스폭 변조를 이용한 ｄ급 오디오 증폭기 Download PDF

Info

Publication number
KR100796319B1
KR100796319B1 KR1020060097291A KR20060097291A KR100796319B1 KR 100796319 B1 KR100796319 B1 KR 100796319B1 KR 1020060097291 A KR1020060097291 A KR 1020060097291A KR 20060097291 A KR20060097291 A KR 20060097291A KR 100796319 B1 KR100796319 B1 KR 100796319B1
Authority
KR
South Korea
Prior art keywords
signal
differential
swing
pair
voltage
Prior art date
Application number
KR1020060097291A
Other languages
English (en)
Inventor
양쳉충
Original Assignee
엘리트 세미컨덕터 메모리 테크놀로지 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘리트 세미컨덕터 메모리 테크놀로지 인코퍼레이티드 filed Critical 엘리트 세미컨덕터 메모리 테크놀로지 인코퍼레이티드
Priority to KR1020060097291A priority Critical patent/KR100796319B1/ko
Application granted granted Critical
Publication of KR100796319B1 publication Critical patent/KR100796319B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/384—Amplifier without output filter, i.e. directly connected to the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45134—Indexing scheme relating to differential amplifiers the whole differential amplifier together with other coupled stages being fully differential realised
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC

Abstract

증폭기는 제 1 비교기, 제 2 비교기, 및 출력 스위치를 포함한다. 제 1 및 제 2 비교기는 제 1 및 제 2 펄스폭 변조(PWM) 제어 신호를 발생하기 위해 한 쌍의 차동 신호와 하프 스윙 변조 신호를 각각 비교하며, 상기 하프 스윙 변조 신호의 전압 스윙은 상기 차동 신호의 전압 스윙보다 작다. 출력 스위치는 상기 제 1 및 제 2 PWM 제어 신호에 응답하여 3진 부호화 출력 신호를 제공하기 위해 상기 제 1 및 제 2 PWM 제어 신호를 수신하도록 연결된 한 쌍의 입력을 포함한다.
증폭기, 비교기, 출력 스위치, 펄스폭 변조 제어 신호, 차동 신호

Description

하프 스윙 펄스폭 변조를 이용한 Ｄ급 오디오 증폭기{CLASS-D AUDIO AMPLIFIER WITH HALF-SWING PULSE-WIDTH-MODULATION}
도 1a 및 도 1b는 아날로그 입력 신호의 3진 PWM을 나타낸 도면.
도 2는 종래 기술의 3진 PWM 코딩 아날로그 입력 증폭기의 회로도.
도 3은 본 발명의 일실시예에 따른 하프 스윙 PWM을 이용한 3진 PWM 아날로그 입력 오디오 증폭기의 회로도.
도 4a 및 도 4b는 전파 변조 신호 및 하프 스윙 변조 신호를 이용하여 아날로그 입력 신호의 펄스 폭 변조를 비교하는 도면.
도 5a는 도 3의 PWM 증폭기의 피드백 차동 연산 증폭기를 모델링한 도면이고, 도 5b는 차동 연산 증폭기의 소신호 모델을 나타낸 도면.
도 6은 하프 스윙 삼각파 발생기의 회로도.
본 발명은 일반적으로 증폭기에 관한 것으로, 특히 D급 오디오 증폭기 및 그 변조 기법에 관한 것이다.
D급 증폭기로도 잘 알려진 펄스폭 변조(pulse-width-modulation; PWM) 증폭기는 PWM 증폭기의 기준 전압이 고정 전압이 아닌 가변 신호라는 점을 제외하고는 스위칭 전원 공급기의 원리와 유사한 원리로 동작한다. 일반적으로, D급 증폭기는 아날로그 입력 D급 증폭기와 디지털 입력 D급 증폭기, 즉 완전 디지털 오디오 증폭기로 분류된다.
D급 증폭기는 전력면에서 AB급 증폭기보다 훨씬 더 효율적이다. 이 큰 효율 때문에, D급 증폭기는 보다 작은 전원을 필요로 하며 히트 싱크(heat sink)에 대한 필요성을 제거 또는 감소시켜, 전체 시스템 비용, 크기 및 무게를 크게 줄인다. 다른 이점으로는, 더 긴 배터리 동작, 조용하고 양호한 청취 환경, 및 고출력 전력(> 20W/채널)을 가진 통합형 오디오 증폭기를 들 수 있다.
기존의 D급 증폭기는 시스템 크기 및 솔루션 비용을 증가시키는 출력 필터를 필요로 하며, 이는 휴대형 장치에의 사용을 제한한다. 필터 없는 D급 증폭기는 효율 이점을 유지하면서 출력 필터를 제거한다. 필터 없는 변조 기법으로, D급 증폭기는 비용 및 크기 면에서 AB급 증폭기와 대략 동일하나, 효율의 이점이 크다.
효율을 증가시키고 비용을 감소시키면서 필터 없는 D급 동작을 달성하는 한가지 방법은 필요할 때에만 전류를 부하에 전달하고, 일단 전류가 전달된 경우에는 전류를 유지하는 것이며, 이로써 입력 신호가 전달되지 않을 때 부하로부터 전류를 제거함에 있어 에너지가 소모 또는 낭비되지 않는다. 이 방법은 4가지의 동작 상태를 갖는 4진(quaternary) 변조 기법이다. 이 변조 기법은 오디오 입력 신호에 따라 스피커와 같은 부하를 구동하기 위해 4 가지의 상태를 이용한다. 이 4 기법은 예컨대 코시(Corsi) 등의 미국 특허 제6,262,632호에 상세하게 기술되어 있고, 이 특허는 본 명세서의 참고 문헌이다.
필터를 제거하면, D급 증폭기는 전자기 간섭(electromagnetic interference; EMI)을 방사한다. 이 EMI 현상도 미국 특허 제6,614,297호에서 스코어(Score) 등이 다루었고, 이 특허는 본 명세서의 참고 문헌이다. 스코어 등은 기존의 2진 PWM 코딩 또는 4진 PWM 코딩이 아닌 3진(ternary) PWM 코딩을 이용하는 시스템에 대해 기술하고 있다. 3진 PWM에서의 ΔV는 |VDD|이나 2진 PWM에서는 |2VDD|이기 때문에 EMI가 향상된다. 3진 PWM 코딩은 4진 스위칭 동작에 의해 달성될 수 있으나, 4진 스위칭 행동에 의한 3진 PWM 코딩의 공통 모드 EMI 성분은 3진 스위칭 동작에 의한 성분보다 크다.
스코어 등의 변조 기법 및 증폭기는 필터 없는 동작을 이용하여 작은 입력에서의 효율뿐만 아니라 EMI 성능을 향상시키지만, 스코어 등의 기술은 이들 이점을 실현하기 위해 4 상태 스위칭 신호(4진)를 3 상태 스위칭 신호(3진)로 부호화하는 논리 모듈을 필요로 한다.
본 발명의 목적은 D급 증폭기, 특히 아날로그 입력 D급 증폭기에서 3진 PWM 코딩 발생을 위한 향상된 변조 기법을 가지는 D급 오디오 증폭기를 제공하는데 있다.
제 1 및 제 2 펄스폭 변조(PWM) 제어 신호를 발생하기 위해 한 쌍의 차동 신호를 하프 스윙(half-swing) 변조 신호와 각각 비교하는 제 1 및 제 2 비교기를 포함하는 증폭기가 제공되며, 상기 하프 스윙 변조 신호의 전압 스윙이 상기 차동 신호의 전압 스윙보다 작다. 상기 증폭기는 상기 제 1 및 제 2 PWM 제어 신호에 응답하여 3진 부호화 출력 신호를 제공하기 위해, 상기 제 1 및 제 2 PWM 제어 신호를 수신하도록 연결된 한 쌍의 입력을 구비하는 출력 스위치를 포함한다.
실시예들에서, 상기 증폭기는, 오디오 입력 신호에 응답하여 한 쌍의 차동 신호를 발생하는 차동 증폭기, 한 쌍의 차동 신호를 하프 스윙 변조 신호와 각각 비교하여 제 1 및 제 2 펄스폭 변조(PWM) 제어 신호를 발생하고, 상기 하프 스윙 변조 신호의 전압 스윙이 상기 차동 신호의 전압 스윙보다 작은 상기 제 1 및 제 2 비교기; 및 한 쌍의 출력을 구비하고, 상기 PWM 제어 신호에 응답하여 상기 한쌍의 출력의 부하에 증폭된 3진 부호화 오디오 출력 신호를 제공하는 H 브리지 출력단을 구비하는 D급 오디오 증폭기이다.
본 발명의 상기 특징 및 다른 특징은 첨부된 도면과 함께 제공되는 본 발명의 바람직한 실시예에 대한 이하의 상세한 설명으로부터 보다 잘 이해될 것이다.
본 실시예 설명은 전체적인 명세서의 일부로서 고려되어야 하는 첨부 도면을 참조하여 읽도록 되어 있다. 명세서에서, "하부", "상부", "수평", "수직", "위에", "아래에", "최상부", "최하부"뿐만 아니라 그 파생어(예컨대, "수평으로", " 하측으로", "상측으로" 등)와 같은 상대적인 용어는 설명되는 의미 또는 설명 중에 도면에 도시된 의미를 말하는 것으로 해석되어야 한다. 이들 상대적인 용어들은 설명의 편의를 위한 것으로, 장치가 특정 의미로 해석 또는 동작되는 것을 요구하지 않는다. "연결된" 및 "서로 연결된"과 같은 부착, 결합 등에 관한 용어는, 달리 명확하게 기술되지 않는 한, 이동 가능하거나 단단한 부착 또는 관계뿐만 아니라, 구조들이 확보되어 개입 구조를 통해 직접 또는 간접적으로 서로 부착되는 관계를 말한다.
도 1a 및 도 1b는 아날로그 입력 신호의 3진 펄스폭 변조(PWM)를 나타내는 것이다. 3진 PWM의 경우, PWM 부호화 신호는 샘플링된 아날로그 입력 신호의 진폭에 관한 3가지 상태, 즉 (i) +VDD, (ii) 접지, 및 (iii) -VDD 중 한 상태로 존재한다. 도 2는 3진 PWM 코딩을 이용한 종래 기술의 아날로그 입력 D급 증폭기(10)의 회로도이다. 3진 PWM 코딩을 이용하는 D급 증폭기의 예가 호와트(Howatt)의 미국 특허 제5,077,539호에 도시되어 있으며, 이 특허는 본 명세서의 참고 문헌이다.
D급 증폭기(10)는 고정 이득 증폭기(12a, 12b)에 연결된 한 쌍의 차동 입력(VIP, VIN)을 포함한다. 이득 증폭기(12a, 12b)는 전치 증폭기이며 선택적이다. 아날로그 입력 신호가 너무 작은 경우, 추가 신호 이득이 적용될 수 있다. 일부 구현예에서는, 각종 아날로그 입력 신호 범위에 대응하기 위해 이득 증폭기(12a, 12b)는 이득이 선택 가능하도록 설계된다. 그러나, 이들 전치 증폭기는 사용되든 사용되지 않든 증폭기(10)의 PWM의 동작에 영향을 주지 않는다. 증폭기(12a, 12b) 의 출력은 저항기(R1)를 통해 차동 연산 증폭기(14)의 포지티브 입력과 네가티브 입력에 연결된다. 차동 연산 증폭기(14)는, 시스템의 전체 주파수 응답 및 안정성을 개선하고 비선형성으로 인한 에러를 감소시켜 노이즈 왜곡을 줄이기 위하여 폐루프 구조 또는 시스템을 형성하기 위해 상기 입력 신호를 피드백 출력 신호의 성분과 조합한다.
증폭기(14)로부터 출력되는 차동 신호는 타이밍 신호, 구체적으로, 0V와 VDD(즉, 차동 신호의 풀 스윙) 사이를 가로 지르는 풀 스윙 삼각 신호와의 변조를 위해 한 쌍의 비교기(16a, 16b)에 제공되며, PWM 출력 제어 신호가 생성된다. 결과적인 디지털 신호는 부하, 예컨대, 스피커(22)에 연결된 증폭된 차동 출력을 제공하기 위한 출력 선택 스위치 회로, 즉, H 브리지(20)의 상태를 제어하기 위해 3진 전원 스위치 구동 논리 회로(18)에 제공된다. H 브리지 회로(20)는 증폭된 스위칭된 출력 신호를 부하(22)에 공급하는 단일의 단극 전원(VDD2)에 연결된다. 부하에 제공된 출력 신호는 입력 신호의 복제 신호이나, 전원 공급기에 의해 공급되는 더 높은 전력을 갖는다. 즉, 전력 증폭된 신호이다. 도 2에 도시된 바와 같이, 출력되는 3진 코딩 PWM 파형 출력 신호는 2개의 PWM 차동 출력(VOP, VON)간의 차, 즉 감산 결과이다.
제 3 상태, 즉, 제로 출력 상태를 이용하기 때문에, 출력 회로는 단지 출력 신호에 비례하여 전력을 소모한다. 따라서, 신호 입력이 작은 경우, 전력 손실은 작다. 제로 상태 신호의 경우에, 스피커(22)를 통해 흐르는 전류는 거의 없으며, 따라서 손실도 일어나지 않는다. 전력 손실이 감소하면 열 발생도 감소하며, 증폭기 패키지에 대해 또는 일부 경우에는 히트 싱크를 사용하지 않는 단지 배선 접속에 대해 보다 작은 전도성 히트 싱크를 사용하여 열을 제거할 수 있다.
그러나, 도 2의 회로의 한 가지 문제점은 3진 PWM 코딩 기법이 3진 논리 블록(18)을 필요로 한다는 점이다. 비교기(16a, 16b)로부터의 신호의 출력은 3진 부호화 PWM 출력 신호를 제공하기 위해 H 브리지 모듈(20)에는 직접 제공될 수 없다. EMI 감소는 D급 증폭기 설계에서 중대 관심사이다. 비교기(16a, 16b)의 출력은 3진 스위칭 행동을 이용하는 H 브리지보다 큰 공통 모드 EMI 성분을 갖는 H 브리지(20)에서 4진 스위칭 동작을 보인다.
도 3은 본 발명의 일실시예에 따른 하프 스윙 PWM을 이용한 D급 아날로그 입력 오디오 증폭기(100)의 회로도이다. 상기 증폭기(100)는 한 쌍의 차동 신호(VIP, VIN)를 수신하기 위한 한 쌍의 차동 입력을 갖는다. 상기 차동 신호는 저항기(R3)를 통해 상술한 이득 증폭기(12a, 12b)와 유사한 방식으로 동작하는 피드백 저항기(R4)를 갖는 이득 증폭기(102)에 제공된다. 증폭기(102)의 차동 출력은 저항 소자(R1)를 통해 차동 연산 증폭기(114)의 입력에 제공된다. 도 2의 회로(10)와 함께 상술한 바와 같이, 증폭기(100)의 연산 증폭기(114)는 입력 신호를 피드백 신호와 조합하여 노이즈 왜곡을 감소시키는 폐루프 구조를 형성한다. 피드백 루프는 저항기(R1, R2), 커패시터(C) 및 연산 증폭기(114)를 포함하는 차동 적분기를 포함한 다. 필수적인 사항은 아니지만 상기 피드백 폐루프 구조가 바람직하다.
증폭기(10)처럼, 증폭기(100)는 또한, 연산 증폭기(114)의 차동 출력 및 상세하게 후술되는 변조 신호를 입력으로서 수신하는 한 쌍의 비교기(116a, 116b)를 포함한다. 증폭기(100)는 또한, 제 1 또는 포지티브 절반부(120a) 및 제 2 또는 네가티브 절반부(120b)를 포함하는 풀 브리지(full bridge) 출력 토폴로지(120)를 포함한다. H 브리지(120)의 각 절반부는 VDD2와 접지 사이에 직렬로 연결된 한 쌍의 트랜지스터를 포함한다. 당업자는 상기 한 쌍의 트랜지스터는 2개의 NMOS 트랜지스터, 2개의 PMOS 트랜지스터, 또는 하나의 NMOS 트랜지스터와 하나의 PMOS 트랜지스터를 포함할 수 있음을 이해할 것이다. 상이한 타입의 H 브리지들은 비교기 출력을 H 브리지에 연결하는 상이한 구동기 회로들을 필요로 한다. 가장 효율적인 MOSFET 설계는, N-채널 MOSFET가 P 채널 MOSFET보다 낮은 ON저항을 갖고 있기 때문에 상부측과 하부측 모두에 N-채널 MOSFET를 사용한다. 그러나, 이 설계는, 일반적으로 상부측 MOSFET의 게이트를 구동하는데 전하 펌프 회로가 필요하기 때문에 보다 복잡하다. 도 3의 실시예에서, 브리지 토폴로지(120)의 절반부(120a, 120b)는 각각 비교기 출력을 원하는 전압 레벨까지 증폭하기 위해 NMOS 트랜지스터 및 PMOS 트랜지스터로 구성된다.
도 3의 증폭기(100)는 풀 스윙 삼각파를 변조 신호로 이용하지 않고 하프 스윙 삼각파(도 3의 Vsaw)를 변조 신호로 이용한다. "하프" 스윙은 변조 신호의 전압 스윙이 접지와 VDD 사이에서 완전하게 스윙하지 않음을, 즉, 상세하게 후술되는 바 와 같이 차동 신호의 전압 스윙보다 작음을 의미한다. 변조 신호의 전압 스윙은 VCM과 최대(또는 가장 포지티브인) 공급 레일(rail) 사이에서 또는 VCM과 최소(또는 가장 네가티브인) 공급 레일 사이에서 이루어지며, 여기서 VCM은 최대 공급 레일과 최소 공급 레일 사이의 임의 레벨일 수 있다. 신호 동적 범위를 최대화하기 위해, VCM은 차동 신호의 공통 모드 전압이다. 그러나, 하프 스윙 진폭이 변조된 신호의 피크-피크 스윙보다는 작을 수 있지만, 변조 신호의 스윙을 공급 범위의 1/2로 설정하고 VCM을 적분기의 공통 모드 전압으로 설정하면, 양호한 성능을 얻을 수 있다. 특히, 일실시예에서, 변조 신호(Vsaw)는 (a) VCM과 (VCM + VSW) 사이에서 또는 (b) VCM과 (VCM - VSW) 사이에서 발진하는 삼각파 신호이며, 여기서 VCM은 적분기의 공통 모드 전압이고, VSW는 톱니 파형 진폭이다.
일반적으로, 설계자들은 신호 공통 모드 전압이 다른 레벨을 갖더라도 공급 전압 레일이 0V에서부터 VDD까지인 경우 신호 동적 범위를 최대화하기 위해 공통 모드 전압을 VDD/2로 선택할 것이다. 이 실시예에서, VCM은 VDD/2로 설정되고, 변조 신호(VSW)는 VDD/2와 VDD 사이에서 또는 VDD/2와 0V 사이에서 발진한다. 상기 제안된 변조 방법의 배경 이론이 도 4a 및 4b에 도시되어 있으며, 도 4a에는 종래 기술의 풀 스윙 삼각파로 변조된 사인파 신호(또는 다른 입력 신호)가 도시되어 있고, 도 4b에는 VCM과 VDD 사이에서 발진하는 하프 스윙 삼각파 변조 신호를 이용하 는 새로운 변조 기법이 도시되어 있다.
상기 변조 신호는 삼각파/램프(ramp) 발생기를 사용하여 발생될 수 있다. 삼각파/램프 발생기(200)의 회로도가 도 6에 도시되어 있다. 스위치(SW1)가 온되면, 전류원(I1)은 커패시터(C)를 충전시킨다. 연산 증폭기 출력(Vout)에서, I1/C의 기울기를 갖는 상승 에지가 얻어진다. Vout > VH(하이/로우 레벨 한계값 모듈(202)에 의해 설정된 고전압 한계값)이면, 스위치(SW1)는 오프되고 스위치(SW2)는 온된다. 따라서, I2/C의 기울기를 갖는 Vout에서 하강 에지가 얻어진다. Vout < VL(하이/로우 레벨 한계값 모듈(202)에 의해 설정된 로우 전압 한계값)이면, SW2는 오프되고 SW1은 온된다. 이 동작을 반복함으로써, VH과 VL 사이의 전압 레벨을 갖는 삼각파가 얻어진다. SW1 및 SW2용 제어 신호는 발생된 삼각파의 스윙 범위를 설정하는 하이/로우 레벨 한계값 모듈(202)로부터 발생된다.
하프 스윙 변조 신호(VSW)를 이용하면 추가적인 논리 회로들 없이 3진 PWM 부호화의 직접적인 발생이 가능하고, 예컨대 도 2의 논리 회로(18)를 가지고 있는 경우와 같이 여전히 양호한 EMI 성능을 보인다는 점이 중요하다. 그러나, 도 2의 회로와는 달리, 비교기(116a, 116b)의 출력은 추가적인 부호화없이 출력 브리지(120)에, 특히 브리지(120) 내의 NMOS 및/또는 PMOS 트랜지스터의 게이트에 직접 연결될 수 있다. 2개의 비교기들로부터의 출력들의 감산은, 주어진 스위칭 기간 동안 비교기의 하나의 출력만이 VDD일 수 있기 때문에(가능한 경우), H 브리지를 비교기단에 연결하는 부호화 논리 회로 없이 직접 3-상태 스위칭된다. 그러므로, 추가적인 논리 동작은 필요하지 않다. 또한, 장치 복잡도가 감소되고, 비용, 전력 소비 및 열 발생 면에서 유리하다.
동일한 삼각파 주파수를 가정하면, 기존의 풀 스윙 변조 기술을 이용하여 각 PWM 변환마다 2개의 PWM 펄스가 발생된다. 여기서 제안된 하프 스윙 변조 기술을 이용하는 경우에는, 하나의 PWM 펄스만이 각 PWM 변환에 대해 발생된다. 바꾸어 말하면, 유효 PWM 스위칭 속도는 상기 제안된 기술을 이용하여 1/2로 감소되고, 스위칭 손실로 인한 전력 소실도 따라서 감소된다. 도 3을 참조하면, H 브리지(120)의 제 1 및 제 2 절반부(120a, 120b)의 증폭된 차동 출력은 증폭된 3진 부호화 PWM 출력 신호를 제공하기 위해 부하 소자(예컨대, 스피커(122))에 연결된다. 언급된 바와 같이, 상기 제안된 방법은 종래 기술이 필요로 하는 3진 논리 회로에 대한 필요성을 제거함으로써 회로 복잡도를 줄인다. 또한, 비교기(116a, 116b)는 레일-투-레일(rail-to-rail) 비교기일 필요가 없다. 즉, 비교기는 신호 스윙이 VDD와 접지 사이에서 이루어질 경우에 레일-투-레일 입력 신호를 수신할 필요가 없다. 레일-투-레일 비교기는 레일-투-레일 신호에 대응하기 위해 NMOS 입력단과 PMOS 입력단을 필요로 한다. 그러므로, 레일-투-레일 비교기는 NMOS 입력단 또는 PMOS 입력단 중 하나만을 가지고 있는 비교기보다 설계가 복잡하다. 하프 스윙 기술을 이용하는 경우, 삼각파는 기껏해야 VDD와 VCM 사이 또는 VCM과 GND(즉, VDD/2) 사이에 있으므로, 레일-투-레일 비교기는 필요 없다. 상기 설계는 또한 삼각파 비선형성에 둔감하지만, 종래 기술의 전파 변조는 포지티브 및 네가티브 삼각파 사이클들의 비선형적 불일치를 보인다.
도 5a 및 도 5b는 또한 하프 스윙 PWM 기술이 동작하는 이유에 대해 설명한다. 도 5a에 도시된 바와 같이, 하프 스윙 PWM을 이용하는 경우, 차동 경로 내의 하나의 피드백 신호만이 각 PWM 스위칭 기간에서 차동 연산 증폭기에서 "유효"하다. 그러나, 차동 연산 증폭기의 동작 때문에, 다른 경로 내의 반대 극성 신호가 자동적으로 구성된다. 그러므로, 폐루프 피드백은 잘 동작하여 고성능 출력, 예컨대, 오디오 출력을 생성한다. 도 5b는 상술한 하프 스윙 PWM 변조 기술을 묘사하기 위해 차동 연산 증폭기(114)의 소신호 모델을 나타낸다.
상술된 변조 방법은 차동 입력 신호와 함께 사용되는 것으로 설명되었으나 폐루프를 제공하는 연산 증폭기(114)가 차동 타입이기 때문에 단일(single-ended) 입력 신호로의 변경 없이 적용될 수 있다. 또한, 하프 스윙 PWM은 피드백 성분을 제거함으로써 개루프 구조에도 적용될 수 있다. 그러나, 회로 비선형으로 인한 노이즈를 억제하기 위해서 폐루프 구조가 선호된다. 또한, 균형을 이룬 삼각 하프 스윙 변조 신호가 선호되나, 실시예들에서는 하프 스윙 톱니 또는 사인 파형이 변조 신호로서 사용될 수 있다. 또한, 당업자에게 친숙한 디지털-아날로그 변환기(DAC)를 사용하는 경우, 증폭기(100)는 디지털 입력, 즉 디지털 D급 오디오 증폭기와 함께 사용될 수 있다.
응용예들에서는, 여기서 설명된 D급 오디오 증폭기가 텔레비젼, 이동 전화기, 휴대형 무선 장치, 휴대형 멀티미디어 플레이어, 노트북, DVD 플레이어, 스피커 등과 같은 응용에 사용된다. 여기서 설명된 변조 스위칭 기법은 D급 증폭기와 함께 설명되었으나 열전기 쿨러 구동기, 모터 제어 장치 등에도 적용될 수 있다.
본 발명은 실시예에 의해 설명되었으나 이에 한정되지 않는다. 오히려, 첨부된 청구 범위는 본 발명의 동등물의 범위로부터 이탈하지 않고 당업자에 의해 행해질 수 있는 본 발명의 다른 변형예 및 실시예를 포함하도록 넓게 해석되어야 한다.
D급 증폭기, 특히 아날로그 입력 D급 증폭기에서 3진 PWM 코딩 발생을 위해, 향상된 변조 기법을 제공한다.

Claims (27)

  1. 한 쌍의 차동 신호를 하프 스윙 변조 신호와 각각 비교하여 제 1 및 제 2 펄스폭 변조(PWM) 제어 신호를 발생하고, 상기 하프 스윙 변조 신호의 전압 스윙이 상기 차동 신호의 전압 스윙보다 작은 제 1 및 제 2 비교기; 및
    상기 제 1 및 제 2 PWM 제어 신호를 수신하는 한 쌍의 입력을 구비하고, 상기 제 1 및 제 2 PWM 제어 신호에 응답하여 3진 부호화 출력 신호를 제공하는 출력 스위치를 구비하는 것을 특징으로 하는 증폭기.
  2. 제 1 항에 있어서,
    상기 출력 스위치는 H 브리지 출력단을 구비하는 것을 특징으로 하는 증폭기.
  3. 제 2 항에 있어서,
    상기 한 쌍의 입력으로부터의 제 1 입력은 상기 H 브리지의 제 1 절반부에 연결되고, 상기 한 쌍의 입력으로부터의 제 2 입력은 상기 H 브리지의 제 2 절반부에 연결되는 것을 특징으로 하는 증폭기.
  4. 제 1 항에 있어서,
    상기 출력 신호를 상기 제 1 및 제 2 비교기에 연결하는 피드백 루프를 더 구비하는 것을 특징으로 하는 증폭기.
  5. 제 4 항에 있어서,
    상기 피드백 루프는 차동 적분기를 구비하고, 상기 출력 스위치는 한 쌍의 차동 출력 노드를 가지고 있으며,
    상기 한 쌍의 차동 출력 노드로부터의 상기 출력 신호는 상기 한 쌍의 차동 신호와 함께 상기 차동 적분기에 연결되는 것을 특징으로 하는 증폭기.
  6. 제 1 항에 있어서,
    상기 하프 스윙 변조 신호를 제공하는 램프(ramp) 발생기를 더 구비하는 것을 특징으로 하는 증폭기.
  7. 제 1 항에 있어서,
    상기 하프 스윙 변조 신호는 상기 한 쌍의 차동 신호의 공통 모드 전압(Vcm)과 상기 차동 신호의 전압 스윙보다 작은 프리세트 전압 사이의 전압 스윙을 갖는 것을 특징으로 하는 증폭기.
  8. 제 7 항에 있어서,
    상기 프리세트 전압은 상기 차동 신호의 최대 전압 또는 상기 차동 신호의 최소 전압인 것을 특징으로 하는 증폭기.
  9. 제 1 항에 있어서,
    상기 하프 스윙 변조 신호는 하프 스윙 삼각파인 것을 특징으로 하는 증폭기.
  10. D급 오디오 증폭기에 있어서,
    오디오 입력 신호에 응답하여 한 쌍의 차동 신호를 발생하는 차동 증폭기;
    한 쌍의 차동 신호를 하프 스윙 변조 신호와 각각 비교하여 제 1 및 제 2 펄스폭 변조(PWM) 제어 신호를 발생하고, 상기 하프 스윙 변조 신호의 전압 스윙이 상기 차동 신호의 전압 스윙보다 작은 제 1 및 제 2 비교기; 및
    한 쌍의 출력을 구비하고, 상기 PWM 제어 신호에 응답하여 상기 한 쌍의 출력의 양단의 부하에 증폭된 3진 부호화 오디오 출력 신호를 제공하는 H 브리지 출력단을 구비하는 것을 특징으로 하는 D급 오디오 증폭기.
  11. 제 10 항에 있어서,
    상기 H 브리지는 상기 제 1 및 제 2 PWM 제어 신호를 수신하도록 연결된 한 쌍의 입력을 구비하는 것을 특징으로 하는 D급 오디오 증폭기.
  12. 제 11 항에 있어서,
    상기 H 브리지의 제 1 절반부는 상기 제 1 PWM 제어 신호에 응답하는 한 쌍의 스위치를 구비하고, 상기 H 브리지의 제 2 절반부는 상기 제 2 PWM 제어 신호에 응답하는 한 쌍의 스위치를 구비하는 것을 특징으로 하는 D급 오디오 증폭기.
  13. 제 10 항에 있어서,
    상기 출력 신호를 상기 제 1 및 제 2 비교기에 연결하는 피드백 루프를 더 구비하는 것을 특징으로 하는 D급 오디오 증폭기.
  14. 제 13 항에 있어서,
    상기 피드백 루프는 상기 차동 증폭기를 구비하는 차동 적분기를 구비하고, 상기 H 브리지 출력단의 상기 한 쌍의 출력은 상기 오디오 입력 신호와 함께 상기 차동 적분기에 연결되는 것을 특징으로 하는 D급 오디오 증폭기.
  15. 제 10 항에 있어서,
    상기 하프 스윙 변조 신호를 제공하는 램프 발생기를 더 구비하는 것을 특징으로 하는 D급 오디오 증폭기.
  16. 제 10 항에 있어서,
    상기 하프 스윙 변조 신호는 상기 한 쌍의 차동 신호의 공통 모드 전압(Vcm) 과 상기 차동 신호의 전압 스윙보다 작은 프리세트 전압 사이의 전압 스윙을 갖는 것을 특징으로 하는 D급 오디오 증폭기.
  17. 제 16 항에 있어서,
    상기 프리세트 전압은 상기 차동 신호의 최대 전압 또는 상기 차동 신호의 최소 전압인 것을 특징으로 하는 D급 오디오 증폭기.
  18. 제 10 항에 있어서,
    상기 하프 스윙 변조 신호는 하프 스윙 삼각파인 것을 특징으로 하는 D급 오디오 증폭기.
  19. 제 10 항에 있어서,
    상기 차동 증폭기에 연결되어, 디지털 오디오 데이터를 상기 오디오 입력 신호로 변환하는 디지털-아날로그 변환기(DAC)를 더 구비하고,
    상기 D급 오디오 증폭기는 상기 디지털 오디오 데이터를 처리할 수 있는 것을 특징으로 하는 D급 오디오 증폭기.
  20. 3진 변조를 이용한 입력 신호 증폭 방법에 있어서,
    한 쌍의 차동 신호를 하프 스윙 변조 신호와 각각 비교하여 제 1 및 제 2 펄스폭 변조(PWM) 제어 신호를 발생하고, 상기 하프 스윙 변조 신호의 전압 스윙이 상기 차동 신호의 전압 스윙보다 작은 비교 단계; 및
    상기 PWM 제어 신호에 응답하여 3진 부호화 출력 신호를 제공하기 위해, 상기 PWM 제어 신호를 출력 스위치에 제공하는 단계를 구비하는 것을 특징으로 하는 3진 변조를 이용한 입력 신호 증폭 방법.
  21. 제 20 항에 있어서,
    상기 제공하는 단계는 증폭된 3진 부호화 차동 출력 신호를 부하에 제공하기 위해 제 1 및 제 2 PWM 제어 신호로 H 브리지 회로를 구동하는 단계를 구비하는 것을 특징으로 하는 3진 변조를 이용한 입력 신호 증폭 방법.
  22. 제 20 항에 있어서,
    상기 입력 신호에 응답하여 상기 한 쌍의 차동 신호를 발생하는 단계를 더 구비하는 것을 특징으로 하는 3진 변조를 이용한 입력 신호 증폭 방법.
  23. 제 20 항에 있어서,
    상기 3진 부호화 차동 출력 신호를 상기 한 쌍의 차동 신호에 다시 공급하는 단계를 더 구비하는 것을 특징으로 하는 3진 변조를 이용한 입력 신호 증폭 방법.
  24. 제 20 항에 있어서,
    상기 입력 신호는 오디오 신호인 3진 변조를 이용하는 것을 특징으로 하는 입력 신호 증폭 방법.
  25. 제 20 항에 있어서,
    상기 하프 스윙 변조 신호는 상기 한 쌍의 차동 신호의 공통 모드 전압(Vcm)과 상기 차동 신호의 전압 스윙보다 작은 프리세트 전압 사이의 전압 스윙을 갖는 것을 특징으로 하는 3진 변조를 이용한 입력 신호 증폭 방법.
  26. 제 25 항에 있어서,
    상기 프리세트 전압은 상기 차동 신호의 최대 전압 또는 상기 차동 신호의 최소 전압인 것을 특징으로 하는 3진 변조를 이용한 입력 신호 증폭 방법.
  27. 제 20 항에 있어서,
    상기 하프 스윙 변조 신호는 하프 스윙 삼각파인 3진 변조를 이용하는 것을 특징으로 하는 입력 신호 증폭 방법.
KR1020060097291A 2006-10-02 2006-10-02 하프 스윙 펄스폭 변조를 이용한 ｄ급 오디오 증폭기 KR100796319B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060097291A KR100796319B1 (ko) 2006-10-02 2006-10-02 하프 스윙 펄스폭 변조를 이용한 ｄ급 오디오 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060097291A KR100796319B1 (ko) 2006-10-02 2006-10-02 하프 스윙 펄스폭 변조를 이용한 ｄ급 오디오 증폭기

Publications (1)

Publication Number Publication Date
KR100796319B1 true KR100796319B1 (ko) 2008-01-21

Family

ID=39218652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060097291A KR100796319B1 (ko) 2006-10-02 2006-10-02 하프 스윙 펄스폭 변조를 이용한 ｄ급 오디오 증폭기

Country Status (1)

Country Link
KR (1) KR100796319B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2983292A1 (en) * 2014-08-08 2016-02-10 STMicroelectronics Srl Class d switching amplifier and method of controlling a loudspeaker
CN107005207A (zh) * 2014-10-24 2017-08-01 塞瑞斯逻辑公司 具有可调节斜升/斜降增益以最小化或消除气爆噪声的放大器
WO2023043686A1 (en) * 2021-09-14 2023-03-23 Analog Power Conversion LLC Bridged class-d rf amplifier circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950002321A (ko) * 1993-06-04 1995-01-04 윌리엄 에이. 트로너 상태변수 귀환제어부를 가진 d급 오디오 스피커 증폭기 회로
KR20030066847A (ko) * 2002-02-05 2003-08-14 주식회사 디지털앤아날로그 Ｐｗｍ 부궤환에 의한 디지털 ｐｗｍ 입력 ｄ급 음향 증폭기
KR20040030377A (ko) * 2002-10-02 2004-04-09 다이얼로그 세미컨덕터 게엠베하 디지털 피드백을 가진 클래스-ｄ 증폭기
KR20050050608A (ko) * 2003-11-26 2005-05-31 야마하 가부시키가이샤 Ｄ-급 증폭기
KR20050119197A (ko) * 2003-04-07 2005-12-20 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 디지털 증폭기, 디지털 증폭기 시스템, 보상 회로 및 ｄ형증폭기 동작 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950002321A (ko) * 1993-06-04 1995-01-04 윌리엄 에이. 트로너 상태변수 귀환제어부를 가진 d급 오디오 스피커 증폭기 회로
KR20030066847A (ko) * 2002-02-05 2003-08-14 주식회사 디지털앤아날로그 Ｐｗｍ 부궤환에 의한 디지털 ｐｗｍ 입력 ｄ급 음향 증폭기
KR20040030377A (ko) * 2002-10-02 2004-04-09 다이얼로그 세미컨덕터 게엠베하 디지털 피드백을 가진 클래스-ｄ 증폭기
KR20050119197A (ko) * 2003-04-07 2005-12-20 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 디지털 증폭기, 디지털 증폭기 시스템, 보상 회로 및 ｄ형증폭기 동작 방법
KR20050050608A (ko) * 2003-11-26 2005-05-31 야마하 가부시키가이샤 Ｄ-급 증폭기

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2983292A1 (en) * 2014-08-08 2016-02-10 STMicroelectronics Srl Class d switching amplifier and method of controlling a loudspeaker
US9660586B2 (en) 2014-08-08 2017-05-23 Stmicroelectronics S.R.L. Class D switching amplifier and method of controlling a loudspeaker
US9929706B2 (en) 2014-08-08 2018-03-27 Stmicroelectronics S.R.L. Class D switching amplifier and method of controlling a loudspeaker
CN108768320A (zh) * 2014-08-08 2018-11-06 意法半导体股份有限公司 D类开关放大器和控制扬声器的方法
CN108768320B (zh) * 2014-08-08 2022-05-13 意法半导体股份有限公司 D类开关放大器和控制扬声器的方法
CN107005207A (zh) * 2014-10-24 2017-08-01 塞瑞斯逻辑公司 具有可调节斜升/斜降增益以最小化或消除气爆噪声的放大器
CN107005207B (zh) * 2014-10-24 2020-09-29 塞瑞斯逻辑公司 具有可调节斜升/斜降增益以最小化或消除气爆噪声的放大器
WO2023043686A1 (en) * 2021-09-14 2023-03-23 Analog Power Conversion LLC Bridged class-d rf amplifier circuit

Similar Documents

Publication Publication Date Title
US7339425B2 (en) Class-D audio amplifier with half-swing pulse-width-modulation
US7262658B2 (en) Class-D amplifier system
US6175272B1 (en) Pulse—width modulation system
US8643436B2 (en) Multi-level boosted Class D amplifier
US7463089B1 (en) Class D audio power amplifier for mobile applications
US8284953B2 (en) Circuit and method of reducing pop-up noise in a digital amplifier
US7579910B2 (en) Low distortion switching amplifier circuits and methods
CN107623495B (zh) 低噪声电路
Jiang Fundamentals of audio class D amplifier design: A review of schemes and architectures
CN101150297A (zh) 半波式脉冲宽度调制式d类音频放大器
JP2008048305A (ja) ハーフスイングパルス幅変調を備えたｄ級音響増幅器
KR100796319B1 (ko) 하프 스윙 펄스폭 변조를 이용한 ｄ급 오디오 증폭기
US7170340B1 (en) Apparatus and method for a class D audio power amplifier with a higher-order sigma-delta topology
US20060087363A1 (en) Apparatus for driving an electromagnetic load
JP2009530996A (ja) Ｌ級増幅器
JP4351882B2 (ja) デジタル電力増幅器
JP2006211523A (ja) デジタルスイッチング回路
KR101113521B1 (ko) 코일 부하 구동 회로 및 광 디스크 장치
TW200814516A (en) Class-D audio amplifier with half-swing pulse-width-modulation
CN113141164B (zh) 声频驱动电路及其方法
US7368984B2 (en) Switching class A-B amplifier
JP3988555B2 (ja) Ｄ級増幅器
US7449948B2 (en) Amplifier
WO2014132953A1 (ja) Ｄ級アンプおよび電子機器
EP4290767A1 (en) Dynamic control of output driver in a switching amplifier

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101104

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161208

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171208

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181108

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191106

Year of fee payment: 13