JP2002345071A - 音声信号再生装置 - Google Patents
音声信号再生装置Info
- Publication number
- JP2002345071A JP2002345071A JP2001142160A JP2001142160A JP2002345071A JP 2002345071 A JP2002345071 A JP 2002345071A JP 2001142160 A JP2001142160 A JP 2001142160A JP 2001142160 A JP2001142160 A JP 2001142160A JP 2002345071 A JP2002345071 A JP 2002345071A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- audio signal
- output
- power supply
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Circuit For Audible Band Transducer (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 パルス増幅回路で生成される出力パルス信号
のノイズや歪が原因で生じる音質劣化を低減することを
目的とする。 【解決手段】 音声信号をパルスの形に変調するパルス
変調手段２と、このパルス変調手段２の出力信号を次段
のパルス増幅手段４を駆動するのに最適な信号に増幅す
るドライバ手段３と、このドライバ手段３の出力信号に
応じてパルス信号を生成するパルス増幅手段４と、この
パルス増幅手段４の出力信号から音声信号を復調する復
調手段５とを備える音声信号再生装置において、このパ
ルス増幅手段４の出力側と電源ＶＤ，ＶＳとの間にダイ
オード７，８を接続すると共にこのダイオード７，８に
直列に高周波電流を抑制する高周波電流抑制手段９，１
０を接続したものである。
のノイズや歪が原因で生じる音質劣化を低減することを
目的とする。 【解決手段】 音声信号をパルスの形に変調するパルス
変調手段２と、このパルス変調手段２の出力信号を次段
のパルス増幅手段４を駆動するのに最適な信号に増幅す
るドライバ手段３と、このドライバ手段３の出力信号に
応じてパルス信号を生成するパルス増幅手段４と、この
パルス増幅手段４の出力信号から音声信号を復調する復
調手段５とを備える音声信号再生装置において、このパ
ルス増幅手段４の出力側と電源ＶＤ，ＶＳとの間にダイ
オード７，８を接続すると共にこのダイオード７，８に
直列に高周波電流を抑制する高周波電流抑制手段９，１
０を接続したものである。
Description
【０００１】
【発明の属する技術分野】本発明は例えばスーパーオー
ディオＣＤ等の再生に使用して好適な音声信号再生装置
に関する。
ディオＣＤ等の再生に使用して好適な音声信号再生装置
に関する。
【０００２】
【従来の技術】近年、音声信号再生装置はスピーカを駆
動する電力増幅回路として、アナログの電力増幅回路に
比較し、デジタルの電力増幅回路が電力損失が小さく電
力変換効率が良いことから、このデジタルの電力増幅回
路が使用されつつある。
動する電力増幅回路として、アナログの電力増幅回路に
比較し、デジタルの電力増幅回路が電力損失が小さく電
力変換効率が良いことから、このデジタルの電力増幅回
路が使用されつつある。
【０００３】従来のこのデジタルの電力増幅回路を使用
した音声信号再生装置として例えば図５に示す如きもの
が提案されている。この図５に示す如き従来の音声信号
再生装置につき説明するに、図５において、１は音声信
号が供給される音声信号入力端子を示し、この音声信号
入力端子１に供給される音声信号をこの音声信号をパル
ス信号に変調するパルス変調器２に供給する。
した音声信号再生装置として例えば図５に示す如きもの
が提案されている。この図５に示す如き従来の音声信号
再生装置につき説明するに、図５において、１は音声信
号が供給される音声信号入力端子を示し、この音声信号
入力端子１に供給される音声信号をこの音声信号をパル
ス信号に変調するパルス変調器２に供給する。
【０００４】このパルス変調器２としては、例えばこの
音声信号をパルス幅変調するパルス幅変調器（ＰＷＭ変
調器）、この音声信号をΔΣ（デジタル−シグマ）変調
するΔΣ変調器等が用いられる。このパルス変調器２の
出力信号をドライバ回路３に供給する。このドライバ回
路３においては次段のパルス増幅回路４を駆動するのに
最適な信号に増幅する如くする。
音声信号をパルス幅変調するパルス幅変調器（ＰＷＭ変
調器）、この音声信号をΔΣ（デジタル−シグマ）変調
するΔΣ変調器等が用いられる。このパルス変調器２の
出力信号をドライバ回路３に供給する。このドライバ回
路３においては次段のパルス増幅回路４を駆動するのに
最適な信号に増幅する如くする。
【０００５】このドライバ回路３の互に位相の異なる駆
動信号が得られる出力端子３ａ及び３ｂを夫々パルス増
幅回路４を構成するスイッチング素子例えばパワーＭＯ
Ｓ電界効果トランジスタ４ａ及び４ｂの制御端子即ちゲ
ートに夫々接続し、このスイッチング素子４ａの一方の
被制御端子例えばドレインを正の電源ＶＤが供給される
電源端子４ｃに接続する。
動信号が得られる出力端子３ａ及び３ｂを夫々パルス増
幅回路４を構成するスイッチング素子例えばパワーＭＯ
Ｓ電界効果トランジスタ４ａ及び４ｂの制御端子即ちゲ
ートに夫々接続し、このスイッチング素子４ａの一方の
被制御端子例えばドレインを正の電源ＶＤが供給される
電源端子４ｃに接続する。
【０００６】このスイッチング素子４ａの他方の被制御
端子例えばソースをスイッチング素子４ｂの一方の被制
御端子例えばドレインに接続し、このスイッチング素子
４ｂの他方の被制御端子例えばソースを負の電源ＶＳが
供給される電源端子４ｄに接続する。
端子例えばソースをスイッチング素子４ｂの一方の被制
御端子例えばドレインに接続し、このスイッチング素子
４ｂの他方の被制御端子例えばソースを負の電源ＶＳが
供給される電源端子４ｄに接続する。
【０００７】このスイッチング素子４ａの他方の被制御
端子及びスイッチング素子４ｂの一方の被制御端子の接
続点即ち出力端子４ｅをコイル５ａ及びスピーカ６を介
して接地し、このコイル５ａ及びスピーカ６の接続点を
コンデンサ５ｂを介して接地する。このコイル５ａ及び
コンデンサ５ｂはローパスフィルタを構成し、パルス信
号の復調器５を構成する。
端子及びスイッチング素子４ｂの一方の被制御端子の接
続点即ち出力端子４ｅをコイル５ａ及びスピーカ６を介
して接地し、このコイル５ａ及びスピーカ６の接続点を
コンデンサ５ｂを介して接地する。このコイル５ａ及び
コンデンサ５ｂはローパスフィルタを構成し、パルス信
号の復調器５を構成する。
【０００８】またこの出力端子４ｅをコイル５ａで蓄積
されたエネルギーが原因で生じる電流（フリーホイール
（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ）電流）がスイッチング
素子４ａ，４ｂを破壊しないように設けたダイオード７
のアノード及びダイオード８のカソードに接続し、この
ダイオード７のカソードを電源端子４ｃに接続し、この
ダイオード８のアノードを電源端子４ｄに接続する。
されたエネルギーが原因で生じる電流（フリーホイール
（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ）電流）がスイッチング
素子４ａ，４ｂを破壊しないように設けたダイオード７
のアノード及びダイオード８のカソードに接続し、この
ダイオード７のカソードを電源端子４ｃに接続し、この
ダイオード８のアノードを電源端子４ｄに接続する。
【０００９】斯る図５の従来例においては、ドライバ回
路３からの出力駆動信号に応じてパルス増幅回路（電力
増幅回路）４のスイッチング素子４ａ及び４ｂは図６Ａ
及びＢに示す如く、オン及びオフが交互に繰り返され、
このパルス増幅回路４の出力端子４ｅに図６Ｃに示す如
きパルス信号Ｖ０が得られると共に図６Ｄに示す如き電
流Ｉ０が得られる。
路３からの出力駆動信号に応じてパルス増幅回路（電力
増幅回路）４のスイッチング素子４ａ及び４ｂは図６Ａ
及びＢに示す如く、オン及びオフが交互に繰り返され、
このパルス増幅回路４の出力端子４ｅに図６Ｃに示す如
きパルス信号Ｖ０が得られると共に図６Ｄに示す如き電
流Ｉ０が得られる。
【００１０】このパルス信号Ｖ０はコイル５ａ及びコン
デンサ５ｂより成るローパスフィルタ構成の復調器５に
よりアナログの音声信号に復調される。このときコイル
５ａに蓄積されたエネルギーが原因で生じるフリーホイ
ール電流はダイオード７及び８を介して電源端子４ｃ及
び４ｄに流れ、スイッチング素子４ａ及び４ｂを破壊す
ることがない。
デンサ５ｂより成るローパスフィルタ構成の復調器５に
よりアナログの音声信号に復調される。このときコイル
５ａに蓄積されたエネルギーが原因で生じるフリーホイ
ール電流はダイオード７及び８を介して電源端子４ｃ及
び４ｄに流れ、スイッチング素子４ａ及び４ｂを破壊す
ることがない。
【００１１】
【発明が解決しようとする課題】ところで、音声信号入
力端子１に供給される音声信号を歪みなく増幅するに
は、パルス増幅回路４の出力端子４ｅに得られるパルス
信号Ｖ０は図２Ａに示す如き理想的な矩形波であるべき
であるが、実際にはこのパルス信号Ｖ０は図２Ｂに示す
如く、パルス信号Ｖ０の立上り期間ｔｒ０及びこのパル
ス信号Ｖ０の立下り期間ｔｆ０に雑音電圧とサージ電圧
が原因でノイズ波形Ｖｎ０及びＶｎ１が生じる。
力端子１に供給される音声信号を歪みなく増幅するに
は、パルス増幅回路４の出力端子４ｅに得られるパルス
信号Ｖ０は図２Ａに示す如き理想的な矩形波であるべき
であるが、実際にはこのパルス信号Ｖ０は図２Ｂに示す
如く、パルス信号Ｖ０の立上り期間ｔｒ０及びこのパル
ス信号Ｖ０の立下り期間ｔｆ０に雑音電圧とサージ電圧
が原因でノイズ波形Ｖｎ０及びＶｎ１が生じる。
【００１２】ここで、このパルス信号Ｖ０の立上り期間
ｔｒ０及び立下り期間ｔｆ０と、ノイズ波形Ｖｎ０及び
Ｖｎ１との原理的原因を説明する。
ｔｒ０及び立下り期間ｔｆ０と、ノイズ波形Ｖｎ０及び
Ｖｎ１との原理的原因を説明する。
【００１３】（１） このパルス信号Ｖ０の立上り期間
ｔｒ０及び立下り期間ｔｆ０はスイッチング素子４ａ，
４ｂの応答スピードの遅れとスイッチング素子４ａ，４
ｂの寄生容量等が原因で生じる。
ｔｒ０及び立下り期間ｔｆ０はスイッチング素子４ａ，
４ｂの応答スピードの遅れとスイッチング素子４ａ，４
ｂの寄生容量等が原因で生じる。
【００１４】（２） ダイオード７，８にはコイル５ａ
に蓄積されたエネルギーによるフリーホイール電流が流
れ、このフリーホイール電流がダイオード７，８の順方
向に流れた直後にスイッチング素子４ａ，４ｂのスイッ
チでこのダイオード７，８へ逆電圧が印加されると、ダ
イオードの性質で逆方向に大電流（逆回復電流）が流れ
る。この逆回復電流が負荷電流Ｉ０に重畳されて、サー
ジ電圧を発生させる。
に蓄積されたエネルギーによるフリーホイール電流が流
れ、このフリーホイール電流がダイオード７，８の順方
向に流れた直後にスイッチング素子４ａ，４ｂのスイッ
チでこのダイオード７，８へ逆電圧が印加されると、ダ
イオードの性質で逆方向に大電流（逆回復電流）が流れ
る。この逆回復電流が負荷電流Ｉ０に重畳されて、サー
ジ電圧を発生させる。
【００１５】（３） 配線やプリント基板パターンにイ
ンダクタ成分があるときに、電流ｉの速度が変化する
と、Ｖn ＝−ＬＸｄｉ／ｄｔの雑音電圧が発生する。ダ
イオード７，８に流れるフリーホイール電流は高周波成
分を多く含み、このｄｉ／ｄｔも大きいので、雑音電圧
が発生する。
ンダクタ成分があるときに、電流ｉの速度が変化する
と、Ｖn ＝−ＬＸｄｉ／ｄｔの雑音電圧が発生する。ダ
イオード７，８に流れるフリーホイール電流は高周波成
分を多く含み、このｄｉ／ｄｔも大きいので、雑音電圧
が発生する。
【００１６】図５に示す如き従来の音声信号再生装置に
おいては、上述（１）〜（３）に説明したように、パル
ス増幅回路４の出力端子４ｅに得られるパルス信号Ｖ０
に多くのノイズや歪が発生する。このノイズや歪は、従
来の音声信号再生装置の構成では本質的に避けられない
ものである。従って復調器５で復調された音声信号も、
このパルス信号Ｖ０に多くのノイズや歪みが含まれて理
想的な矩形波でないため、ノイズや歪みを生ずることと
なる。
おいては、上述（１）〜（３）に説明したように、パル
ス増幅回路４の出力端子４ｅに得られるパルス信号Ｖ０
に多くのノイズや歪が発生する。このノイズや歪は、従
来の音声信号再生装置の構成では本質的に避けられない
ものである。従って復調器５で復調された音声信号も、
このパルス信号Ｖ０に多くのノイズや歪みが含まれて理
想的な矩形波でないため、ノイズや歪みを生ずることと
なる。
【００１７】近年、高速パワーＭＯＳ電界効果トランジ
スタ等のパワーデバイスの開発が進んで、スイッチング
素子のスイッチングスピードを上げることが可能になっ
た。このパルス増幅回路のスイッチングスピードが上が
れば、周波数軸上の分解能を細かくすることができるた
め音質も向上することができる。
スタ等のパワーデバイスの開発が進んで、スイッチング
素子のスイッチングスピードを上げることが可能になっ
た。このパルス増幅回路のスイッチングスピードが上が
れば、周波数軸上の分解能を細かくすることができるた
め音質も向上することができる。
【００１８】しかし、このスイッチングスピードが上が
った結果、上述で説明した逆回復電流やフリーホイール
電流の高周波成分も共に増加するので雑音電圧やサージ
電圧も大きくなり、このスイッチングスピードのアップ
による音質向上の成果を低減させている。
った結果、上述で説明した逆回復電流やフリーホイール
電流の高周波成分も共に増加するので雑音電圧やサージ
電圧も大きくなり、このスイッチングスピードのアップ
による音質向上の成果を低減させている。
【００１９】本発明は、斯る点に鑑み、パルス増幅回路
で生成される出力パルス信号のノイズや歪みが原因で生
じる音質劣化を低減することを目的とする。
で生成される出力パルス信号のノイズや歪みが原因で生
じる音質劣化を低減することを目的とする。
【００２０】
【課題を解決するための手段】本発明音声信号再生装置
は音声信号をパルスの形に変調するパルス変調手段と、
このパルス変調手段の出力信号を次段のパルス増幅手段
を駆動するのに最適な信号に増幅するドライバ手段と、
このドライバ手段の出力信号に応じてパルス信号を生成
するパルス増幅手段と、このパルス増幅手段の出力信号
から音声信号を復調する復調手段とを備える音声信号再
生装置において、このパルス増幅手段の出力側と電源と
の間にダイオードを接続すると共にこのダイオードに直
列に高周波電流を抑制する高周波電流抑制手段を接続し
たものである。
は音声信号をパルスの形に変調するパルス変調手段と、
このパルス変調手段の出力信号を次段のパルス増幅手段
を駆動するのに最適な信号に増幅するドライバ手段と、
このドライバ手段の出力信号に応じてパルス信号を生成
するパルス増幅手段と、このパルス増幅手段の出力信号
から音声信号を復調する復調手段とを備える音声信号再
生装置において、このパルス増幅手段の出力側と電源と
の間にダイオードを接続すると共にこのダイオードに直
列に高周波電流を抑制する高周波電流抑制手段を接続し
たものである。
【００２１】本発明によればフリーホイール電流を流す
ダイオードに直列に高周波電流を抑制する高周波電流抑
制手段を接続したので、このダイオードに流れる電流
（逆回復電流やフリーホイール電流）の高周波成分を抑
制でき、雑音電圧やサージ電圧を低減でき、パルス増幅
手段の出力側に得られるパルス信号のノイズや歪を低減
でき、復調手段の出力側に得られる音声信号の音質の向
上を図ることができる。
ダイオードに直列に高周波電流を抑制する高周波電流抑
制手段を接続したので、このダイオードに流れる電流
（逆回復電流やフリーホイール電流）の高周波成分を抑
制でき、雑音電圧やサージ電圧を低減でき、パルス増幅
手段の出力側に得られるパルス信号のノイズや歪を低減
でき、復調手段の出力側に得られる音声信号の音質の向
上を図ることができる。
【００２２】
【発明の実施の形態】以下、図１、図２を参照して本発
明音声信号再生装置の実施の形態の例につき説明しよ
う。この図１において、図５に対応する部分には同一符
号を付して示す。
明音声信号再生装置の実施の形態の例につき説明しよ
う。この図１において、図５に対応する部分には同一符
号を付して示す。
【００２３】図１において、１は音声信号が供給される
音声信号入力端子を示し、この音声入力端子１に供給さ
れる音声信号をこの音声信号をパルス信号に変調するパ
ルス変調器２に供給する。
音声信号入力端子を示し、この音声入力端子１に供給さ
れる音声信号をこの音声信号をパルス信号に変調するパ
ルス変調器２に供給する。
【００２４】このパルス変調器２としては例えばこの音
声信号をパルス幅変調するパルス幅変調器、この音声信
号をΔΣ（デルタ−シグマ）変調するΔΣ変調器等が用
いられる。このパルス変調器２の出力信号をドライバ回
路３に供給する。このドライバ回路３においては、次段
のパルス増幅回路（電力増幅回路）４を駆動するのに最
適な信号に増幅する如くする。
声信号をパルス幅変調するパルス幅変調器、この音声信
号をΔΣ（デルタ−シグマ）変調するΔΣ変調器等が用
いられる。このパルス変調器２の出力信号をドライバ回
路３に供給する。このドライバ回路３においては、次段
のパルス増幅回路（電力増幅回路）４を駆動するのに最
適な信号に増幅する如くする。
【００２５】このドライバ回路３の互に位相の異なる駆
動信号が得られる一方及び他方の出力端子３ａ及び３ｂ
を夫々パルス増幅回路４を構成するスイッチング素子例
えばパワーＭＯＳ電界効果トランジスタ４ａ及び４ｂの
制御端子即ちゲートに夫々接続し、このスイッチング素
子４ａの一方の被制御端子例えばドレインを正の電源Ｖ
Ｄが供給される電源端子４ｃに接続する。
動信号が得られる一方及び他方の出力端子３ａ及び３ｂ
を夫々パルス増幅回路４を構成するスイッチング素子例
えばパワーＭＯＳ電界効果トランジスタ４ａ及び４ｂの
制御端子即ちゲートに夫々接続し、このスイッチング素
子４ａの一方の被制御端子例えばドレインを正の電源Ｖ
Ｄが供給される電源端子４ｃに接続する。
【００２６】このスイッチング素子４ａの他方の被制御
端子例えばソースをスイッチング素子４ｂの一方の被制
御端子例えばドレインに接続し、このスイッチング素子
４ｂの他方の被制御端子例えばソースを負の電源ＶＳが
供給される電源端子４ｄに接続する。
端子例えばソースをスイッチング素子４ｂの一方の被制
御端子例えばドレインに接続し、このスイッチング素子
４ｂの他方の被制御端子例えばソースを負の電源ＶＳが
供給される電源端子４ｄに接続する。
【００２７】このスイッチング素子４ａの他方の被制御
端子及びスイッチング素子４ｂの一方の被制御端子の接
続点即ち出力端子４ｅをコイル５ａ及びスピーカ６を介
して接地し、このコイル５ａ及びスピーカ６の接続点を
コンデンサ５ｂを介して接地する。このコイル５ａ及び
コンデンサ５ｂはローパスフィルタを構成し、パルス信
号の復調器５を構成する。
端子及びスイッチング素子４ｂの一方の被制御端子の接
続点即ち出力端子４ｅをコイル５ａ及びスピーカ６を介
して接地し、このコイル５ａ及びスピーカ６の接続点を
コンデンサ５ｂを介して接地する。このコイル５ａ及び
コンデンサ５ｂはローパスフィルタを構成し、パルス信
号の復調器５を構成する。
【００２８】本例においては、この出力端子４ｅを高周
波電流を抑制する例えばフェライトビーズ等のインダク
タより成る高周波電流抑制素子９を介して、コイル５ａ
で蓄積されたエネルギーが原因で生じる電流（フリーホ
イール（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ）電流）がこのス
イッチング素子４ａを破壊しないように設けたダイオー
ド７のアノードに接続し、このダイオード７のカソード
を電源端子４ｃに接続する。
波電流を抑制する例えばフェライトビーズ等のインダク
タより成る高周波電流抑制素子９を介して、コイル５ａ
で蓄積されたエネルギーが原因で生じる電流（フリーホ
イール（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ）電流）がこのス
イッチング素子４ａを破壊しないように設けたダイオー
ド７のアノードに接続し、このダイオード７のカソード
を電源端子４ｃに接続する。
【００２９】また本例においては、この出力端子４ｅを
コイル５ａで蓄積されたエネルギーが原因で生じる電流
（フリーホイール（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ）電
流）がこのスイッチング素子４ｂを破壊しないように設
けたダイオード８のカソードに接続し、このダイオード
８のアノードを高周波電流を抑制する例えばフェライト
ビーズ等のインダクタより成る高周波電流抑制素子１０
を介して電源端子４ｄに接続する。
コイル５ａで蓄積されたエネルギーが原因で生じる電流
（フリーホイール（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ）電
流）がこのスイッチング素子４ｂを破壊しないように設
けたダイオード８のカソードに接続し、このダイオード
８のアノードを高周波電流を抑制する例えばフェライト
ビーズ等のインダクタより成る高周波電流抑制素子１０
を介して電源端子４ｄに接続する。
【００３０】斯る本例においては、ドライバ回路３から
の出力駆動信号に応じてパルス増幅回路（電力増幅回
路）４のスイッチング素子４ａ及び４ｂは図６Ａ及びＢ
に示す如く、オン及びオフが交互に繰り返され、このパ
ルス増幅回路４の出力端子４ｅに図６Ｃに示す如き出力
パルス信号が得られると共に図６Ｄに示す如き出力電流
が得られる。
の出力駆動信号に応じてパルス増幅回路（電力増幅回
路）４のスイッチング素子４ａ及び４ｂは図６Ａ及びＢ
に示す如く、オン及びオフが交互に繰り返され、このパ
ルス増幅回路４の出力端子４ｅに図６Ｃに示す如き出力
パルス信号が得られると共に図６Ｄに示す如き出力電流
が得られる。
【００３１】この出力パルス信号はコイル５ａ及びコン
デンサ５ｂより成るローパスフィルタ構成の復調器５に
よりアナログの音声信号に復調される。このときコイル
５ａに蓄積されたエネルギーが原因で生じるフリーホイ
ール電流はダイオード７及び８を介して電源端子４ｃ及
び４ｄに流れ、スイッチング素子４ａ及び４ｂを破壊す
ることがない。
デンサ５ｂより成るローパスフィルタ構成の復調器５に
よりアナログの音声信号に復調される。このときコイル
５ａに蓄積されたエネルギーが原因で生じるフリーホイ
ール電流はダイオード７及び８を介して電源端子４ｃ及
び４ｄに流れ、スイッチング素子４ａ及び４ｂを破壊す
ることがない。
【００３２】また本例によれば、このフリーホイール電
流を流すダイオード７及び８に夫々直列に高周波電流を
抑制するフェライトビーズ等のインダクタより成る高周
波電流抑制素子９及び１０を接続したので、このダイオ
ード７，８に流れる電流（逆回復電流やフリーホイール
電流）の高周波成分を抑制でき、雑音電圧やサージ電圧
を低減でき、図２Ｃに示す如くパルス増幅回路４の出力
端子４ｅに得られるパルス信号Ｖ１のノイズや歪を低減
でき、復調器５の出力側に得られる音声信号の音質の向
上を図ることができる。
流を流すダイオード７及び８に夫々直列に高周波電流を
抑制するフェライトビーズ等のインダクタより成る高周
波電流抑制素子９及び１０を接続したので、このダイオ
ード７，８に流れる電流（逆回復電流やフリーホイール
電流）の高周波成分を抑制でき、雑音電圧やサージ電圧
を低減でき、図２Ｃに示す如くパルス増幅回路４の出力
端子４ｅに得られるパルス信号Ｖ１のノイズや歪を低減
でき、復調器５の出力側に得られる音声信号の音質の向
上を図ることができる。
【００３３】この場合、フェライトビーズはこのノイズ
や歪の原因となる高周波電流の帯域でインダクタンスが
大きく、この高周波電流の帯域以下では磁気飽和を起こ
しインダクタンスが小さい可飽和インダクタであること
を特徴としているので、このフリーホイール電流の大部
分はこのダイオード７，８を流れスイッチング素子４
ａ，４ｂは破壊されることはなく、このフェライトビー
ズはダイオード７，８の作用効果を損なうものではな
い。
や歪の原因となる高周波電流の帯域でインダクタンスが
大きく、この高周波電流の帯域以下では磁気飽和を起こ
しインダクタンスが小さい可飽和インダクタであること
を特徴としているので、このフリーホイール電流の大部
分はこのダイオード７，８を流れスイッチング素子４
ａ，４ｂは破壊されることはなく、このフェライトビー
ズはダイオード７，８の作用効果を損なうものではな
い。
【００３４】また図３及び図４は夫々本発明の実施の形
態の他の例を示す。この図３及び図４において、図１に
対応する部分には同一符号を付して示し、その詳細説明
は省略する。
態の他の例を示す。この図３及び図４において、図１に
対応する部分には同一符号を付して示し、その詳細説明
は省略する。
【００３５】図３例は、図１例のドライバ回路３をＢＴ
Ｌ方式のドライバ回路２０としたもので、このＢＴＬド
ライバ回路２０の一方の互に位相の異なる駆動信号が得
られる一方及び他方の出力端子２０ａ及び２０ｂを夫々
パルス増幅回路２１を構成するスイッチング素子例えば
パワーＭＯＳ電界効果トランジスタ２１ａ及び２１ｂの
制御端子に接続し、このスイッチング素子２１ａの一方
の被制御端子を正の電源ＶＤが供給される（直流電源の
正極が接続される）電源端子２１ｃに接続する。
Ｌ方式のドライバ回路２０としたもので、このＢＴＬド
ライバ回路２０の一方の互に位相の異なる駆動信号が得
られる一方及び他方の出力端子２０ａ及び２０ｂを夫々
パルス増幅回路２１を構成するスイッチング素子例えば
パワーＭＯＳ電界効果トランジスタ２１ａ及び２１ｂの
制御端子に接続し、このスイッチング素子２１ａの一方
の被制御端子を正の電源ＶＤが供給される（直流電源の
正極が接続される）電源端子２１ｃに接続する。
【００３６】このスイッチング素子２１ａの他方の被制
御端子をスイッチング素子２１ｂの一方の被制御端子に
接続し、このスイッチング素子２１ｂの他方の被制御端
子を接地（直流電源の負極）する。
御端子をスイッチング素子２１ｂの一方の被制御端子に
接続し、このスイッチング素子２１ｂの他方の被制御端
子を接地（直流電源の負極）する。
【００３７】このスイッチング素子２１ａの他方の被制
御端子及びスイッチング素子２１ｂの一方の被制御端子
の接続点即ち出力端子２１ｄをコイル２２ａを介してス
ピーカ６の一方の入力端子に接続し、このコイル２２ａ
及びスピーカ６の一方の入力端子の接続点をコンデンサ
２２ｂを介して接地する。このコイル２２ａ及びコンデ
ンサ２２ｂはローパスフィルタを構成し、パルス信号の
復調器２２を構成する。
御端子及びスイッチング素子２１ｂの一方の被制御端子
の接続点即ち出力端子２１ｄをコイル２２ａを介してス
ピーカ６の一方の入力端子に接続し、このコイル２２ａ
及びスピーカ６の一方の入力端子の接続点をコンデンサ
２２ｂを介して接地する。このコイル２２ａ及びコンデ
ンサ２２ｂはローパスフィルタを構成し、パルス信号の
復調器２２を構成する。
【００３８】本例においては、この出力端子２１ｄを高
周波電流を抑制する例えばフェライトビーズ等のインダ
クタより成る高周波電流抑制素子２３を介して、コイル
２２ａで蓄積されたエネルギーが原因で生じる電流（フ
リーホイール（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ）電流）が
スイッチング素子２１ａを破壊しないように設けたダイ
オード２４のアノードに接続し、このダイオード２４の
カソードを電源端子２１ｃに接続する。
周波電流を抑制する例えばフェライトビーズ等のインダ
クタより成る高周波電流抑制素子２３を介して、コイル
２２ａで蓄積されたエネルギーが原因で生じる電流（フ
リーホイール（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ）電流）が
スイッチング素子２１ａを破壊しないように設けたダイ
オード２４のアノードに接続し、このダイオード２４の
カソードを電源端子２１ｃに接続する。
【００３９】また、この出力端子２１ｄをコイル２２ａ
で蓄積されたエネルギーが原因で生じる電流（フリーホ
イール電流）がこのスイッチング素子２１ｂを破壊しな
いように設けたダイオード２５のカソードに接続し、こ
のダイオード２５のアノードを高周波電流を抑制する例
えばフェライトビーズ等のインダクタより成る高周波電
流抑制素子２６を介して接地する。
で蓄積されたエネルギーが原因で生じる電流（フリーホ
イール電流）がこのスイッチング素子２１ｂを破壊しな
いように設けたダイオード２５のカソードに接続し、こ
のダイオード２５のアノードを高周波電流を抑制する例
えばフェライトビーズ等のインダクタより成る高周波電
流抑制素子２６を介して接地する。
【００４０】また、このＢＴＬドライバ回路２０の他方
の互に位相の異なる駆動信号が得られる一方及び他方の
出力端子２０ｃ及び２０ｄを夫々パルス増幅回路２８を
構成するスイッチング素子例えばパワーＭＯＳ電界効果
トランジスタ２８ａ及び２８ｂの制御端子に接続し、こ
のスイッチング素子２８ａの一方の被制御端子を正の電
源ＶＤが供給される（直流電源の正極が接続される）電
源端子２８ｃに接続する。
の互に位相の異なる駆動信号が得られる一方及び他方の
出力端子２０ｃ及び２０ｄを夫々パルス増幅回路２８を
構成するスイッチング素子例えばパワーＭＯＳ電界効果
トランジスタ２８ａ及び２８ｂの制御端子に接続し、こ
のスイッチング素子２８ａの一方の被制御端子を正の電
源ＶＤが供給される（直流電源の正極が接続される）電
源端子２８ｃに接続する。
【００４１】このスイッチング素子２８ａの他方の被制
御端子をスイッチング素子２８ｂの一方の被制御端子に
接続し、このスイッチング素子２８ｂの他方の被制御端
子を接地（直流電源の負極）する。
御端子をスイッチング素子２８ｂの一方の被制御端子に
接続し、このスイッチング素子２８ｂの他方の被制御端
子を接地（直流電源の負極）する。
【００４２】このスイッチング素子２８ａの他方の被制
御端子及びスイッチング素子２８ｂの一方の被制御端子
の接続点即ち出力端子２８ｄをコイル２９ａを介してス
ピーカ６の他方の入力端子に接続し、このコイル２９ａ
及びスピーカ６の他方の入力端子の接続点をコンデンサ
２９ｂを介して接地する。このコイル２９ａ及びコンデ
ンサ２９ｂはローパスフィルタを構成し、パルス信号の
復調器２９を構成する。
御端子及びスイッチング素子２８ｂの一方の被制御端子
の接続点即ち出力端子２８ｄをコイル２９ａを介してス
ピーカ６の他方の入力端子に接続し、このコイル２９ａ
及びスピーカ６の他方の入力端子の接続点をコンデンサ
２９ｂを介して接地する。このコイル２９ａ及びコンデ
ンサ２９ｂはローパスフィルタを構成し、パルス信号の
復調器２９を構成する。
【００４３】本例においては、この出力端子２８ｄを高
周波電流を抑制する例えばフェライトビーズ等のインダ
クタより成る高周波電流抑制素子３０を介して、コイル
２９ａで蓄積されたエネルギーが原因で生じる電流（フ
リーホイール（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ）電流）が
スイッチング素子２８ａを破壊しないように設けたダイ
オード３１のアノードに接続し、このダイオード３１の
カソードを電源端子２８ｃに接続する。
周波電流を抑制する例えばフェライトビーズ等のインダ
クタより成る高周波電流抑制素子３０を介して、コイル
２９ａで蓄積されたエネルギーが原因で生じる電流（フ
リーホイール（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ）電流）が
スイッチング素子２８ａを破壊しないように設けたダイ
オード３１のアノードに接続し、このダイオード３１の
カソードを電源端子２８ｃに接続する。
【００４４】また、この出力端子２８ｄをコイル２９ａ
で蓄積されたエネルギーが原因で生じる電流（フリーホ
イール電流）がこのスイッチング素子２８ｂを破壊しな
いように設けたダイオード３２のカソードに接続し、こ
のダイオード３２のアノードを高周波電流を抑制する例
えばフェライトビーズ等のインダクタより成る高周波電
流抑制素子３３を介して接地する。
で蓄積されたエネルギーが原因で生じる電流（フリーホ
イール電流）がこのスイッチング素子２８ｂを破壊しな
いように設けたダイオード３２のカソードに接続し、こ
のダイオード３２のアノードを高周波電流を抑制する例
えばフェライトビーズ等のインダクタより成る高周波電
流抑制素子３３を介して接地する。
【００４５】斯る図３例においてはＢＴＬドライバ回路
２０からの出力駆動信号に応じてパルス増幅回路２１と
パルス増幅回路２８とのスイッチング素子２１ａ及び２
１ｂとスイッチング素子２８ａ及び２８ｂは互に逆相に
図６Ａ，Ｂに示す如くオン及びオフが交互に繰り返さ
れ、このパルス増幅回路２１及び２８の出力端子２１ｄ
及び２８ｄに互に逆相の図６Ｃに示す如き出力パルス信
号が得られると共に図６Ｄに示す如き出力電流が得られ
る。
２０からの出力駆動信号に応じてパルス増幅回路２１と
パルス増幅回路２８とのスイッチング素子２１ａ及び２
１ｂとスイッチング素子２８ａ及び２８ｂは互に逆相に
図６Ａ，Ｂに示す如くオン及びオフが交互に繰り返さ
れ、このパルス増幅回路２１及び２８の出力端子２１ｄ
及び２８ｄに互に逆相の図６Ｃに示す如き出力パルス信
号が得られると共に図６Ｄに示す如き出力電流が得られ
る。
【００４６】この出力パルス信号はコイル２２ａ及びコ
ンデンサ２２ｂより成るローパスフィルタ構成の復調器
２２とコイル２９ａ及びコンデンサ２９ｂより成るロー
パスフィルタ構成の復調器２９とによりアナログの音声
信号に復調される。このときコイル２２ａとコイル２９
ａとに蓄積されたエネルギーが原因で生じるフリーホイ
ール電流はダイオード２４及び２５とダイオード３１及
び３２とを介して電源端子２１ｃ及び大地と電源端子２
８ｃ及び大地とに流れ、スイッチング素子２１ａ及び２
１ｂとスイッチング素子２８ａ及び２８ｂを破壊するこ
とがない。
ンデンサ２２ｂより成るローパスフィルタ構成の復調器
２２とコイル２９ａ及びコンデンサ２９ｂより成るロー
パスフィルタ構成の復調器２９とによりアナログの音声
信号に復調される。このときコイル２２ａとコイル２９
ａとに蓄積されたエネルギーが原因で生じるフリーホイ
ール電流はダイオード２４及び２５とダイオード３１及
び３２とを介して電源端子２１ｃ及び大地と電源端子２
８ｃ及び大地とに流れ、スイッチング素子２１ａ及び２
１ｂとスイッチング素子２８ａ及び２８ｂを破壊するこ
とがない。
【００４７】また本例によれば、このフリーホイール電
流を流すダイオード２４及び２５とダイオード３１及び
３２とに夫々直列に高周波電流を抑制するフェライトビ
ーズ等のインダクタより成る高周波電流抑制素子２３及
び２６と高周波電流抑制素子３０及び３３とを接続した
ので、このダイオード２４，２５とダイオード３１，３
２とを流れる電流（逆回復電流やフリーホイール電流）
の高周波成分を抑制でき、雑音電圧やサージ電圧を低減
でき、図２Ｃに示す如くパルス増幅回路２１及び２８の
夫々の出力端子２１ｄ及び２８ｄに得られる互に逆相の
パルス信号Ｖ１のノイズや歪を低減でき、復調器２２及
び２９の出力側に得られる音声信号の音質の向上を図る
ことができる。
流を流すダイオード２４及び２５とダイオード３１及び
３２とに夫々直列に高周波電流を抑制するフェライトビ
ーズ等のインダクタより成る高周波電流抑制素子２３及
び２６と高周波電流抑制素子３０及び３３とを接続した
ので、このダイオード２４，２５とダイオード３１，３
２とを流れる電流（逆回復電流やフリーホイール電流）
の高周波成分を抑制でき、雑音電圧やサージ電圧を低減
でき、図２Ｃに示す如くパルス増幅回路２１及び２８の
夫々の出力端子２１ｄ及び２８ｄに得られる互に逆相の
パルス信号Ｖ１のノイズや歪を低減でき、復調器２２及
び２９の出力側に得られる音声信号の音質の向上を図る
ことができる。
【００４８】図４例は図１例において、フリーホイール
電流を流すダイオード７及び８を夫々複数個のダイオー
ド７ａ，７ｂ‥‥７ｎの並列回路及び複数個のダイオー
ド８ａ，８ｂ‥‥８ｎの並列回路で構成し、図２Ｄに示
す如く出力パルス信号Ｖ２の立上り期間ｔｒ及び立下り
期間ｔｆを短くするようにしたものである。その他は図
１と同様に構成する。
電流を流すダイオード７及び８を夫々複数個のダイオー
ド７ａ，７ｂ‥‥７ｎの並列回路及び複数個のダイオー
ド８ａ，８ｂ‥‥８ｎの並列回路で構成し、図２Ｄに示
す如く出力パルス信号Ｖ２の立上り期間ｔｒ及び立下り
期間ｔｆを短くするようにしたものである。その他は図
１と同様に構成する。
【００４９】このパルス増幅回路４の出力パルス信号の
立上り期間ｔｒ及び立下り期間ｔｆはスイッチング素子
４ａ，４ｂの応答スピードの遅れと、スイッチング素子
４ａ，４ｂの寄生容量等の原因で生じる（寄生容量が大
きくて寄生容量に流れる電流が増加すると、この期間ｔ
ｒ，ｔｆは長くなる。）。この立上り期間ｔｒ及び立下
り期間ｔｆは短いほど出力パルス信号の歪が減って図２
Ａの理想波形に近づくので、復調された音声信号の歪も
減り音質も向上する。
立上り期間ｔｒ及び立下り期間ｔｆはスイッチング素子
４ａ，４ｂの応答スピードの遅れと、スイッチング素子
４ａ，４ｂの寄生容量等の原因で生じる（寄生容量が大
きくて寄生容量に流れる電流が増加すると、この期間ｔ
ｒ，ｔｆは長くなる。）。この立上り期間ｔｒ及び立下
り期間ｔｆは短いほど出力パルス信号の歪が減って図２
Ａの理想波形に近づくので、復調された音声信号の歪も
減り音質も向上する。
【００５０】この図４例の如く、フリーホイール電流を
流すダイオードを複数個のダイオードの並列接続回路と
したときには１個当たりのダイオードの電流を減らすこ
とができ、またスイッチング素子４ａ，４ｂの寄生容量
をキャンセルする作用効果もあるので、この出力パルス
信号の立上り期間ｔｒ及び立下り期間ｔｆを図２Ｄに示
す如く短くすることができる。
流すダイオードを複数個のダイオードの並列接続回路と
したときには１個当たりのダイオードの電流を減らすこ
とができ、またスイッチング素子４ａ，４ｂの寄生容量
をキャンセルする作用効果もあるので、この出力パルス
信号の立上り期間ｔｒ及び立下り期間ｔｆを図２Ｄに示
す如く短くすることができる。
【００５１】斯る、図４例においては図１例と同様の作
用効果が得られると共に更に図２Ｄに示す如く出力パル
ス信号Ｖ２の立上り期間ｔｒ及び立下り期間ｔｆを短く
することができ、復調された音声信号の歪も減り、更に
音質を向上することができる。
用効果が得られると共に更に図２Ｄに示す如く出力パル
ス信号Ｖ２の立上り期間ｔｒ及び立下り期間ｔｆを短く
することができ、復調された音声信号の歪も減り、更に
音質を向上することができる。
【００５２】尚、上述例においては、ダイオード７及び
８の両方、ダイオード２４及び２５の両方、ダイオード
３１及び３２の両方に直列に夫々フェライトビーズ等の
インダクタより成る高周波電流抑制素子を設けたが、こ
の一方のダイオードに直列にこの高周波電流抑制素子を
設けるようにしても上述と同様の作用効果が得られるこ
とは容易に理解できよう。
８の両方、ダイオード２４及び２５の両方、ダイオード
３１及び３２の両方に直列に夫々フェライトビーズ等の
インダクタより成る高周波電流抑制素子を設けたが、こ
の一方のダイオードに直列にこの高周波電流抑制素子を
設けるようにしても上述と同様の作用効果が得られるこ
とは容易に理解できよう。
【００５３】また、本発明は上述例に限ることなく本発
明の要旨を逸脱することなく、その他種々の構成が採り
得ることは勿論である。
明の要旨を逸脱することなく、その他種々の構成が採り
得ることは勿論である。
【００５４】
【発明の効果】本発明によればフリーホイール電流を流
すダイオードに直列に高周波電流を抑制する高周波電流
抑制素子を接続したので、このダイオードに流れる電流
（逆回復電流やフリーホイール電流）の高周波成分を抑
制でき、雑音電圧やサージ電圧を低減でき、パルス増幅
回路の出力側に得られるパルス信号のノイズや歪を低減
でき、復調器の出力側に得られる音声信号の音質の向上
を図ることができる。
すダイオードに直列に高周波電流を抑制する高周波電流
抑制素子を接続したので、このダイオードに流れる電流
（逆回復電流やフリーホイール電流）の高周波成分を抑
制でき、雑音電圧やサージ電圧を低減でき、パルス増幅
回路の出力側に得られるパルス信号のノイズや歪を低減
でき、復調器の出力側に得られる音声信号の音質の向上
を図ることができる。
【図面の簡単な説明】
【図１】本発明音声信号再生装置の実施の形態の例を示
す構成図である。
す構成図である。
【図２】本発明の説明に供する線図である。
【図３】本発明の実施の形態の他の例を示す構成図であ
る。
る。
【図４】本発明の実施の形態の他の例を示す構成図であ
る。
る。
【図５】従来の音声信号再生装置の例を示す構成図であ
る。
る。
【図６】音声信号再生装置の説明に供する線図である。
１‥‥音声信号入力端子、２‥‥パルス変調器、３‥‥
ドライバ回路、４‥‥パルス増幅回路、４ａ，４ｂ‥‥
スイッチング素子、５‥‥復調器、６‥‥スピーカ、
７，８‥‥ダイオード、９，１０‥‥高周波電流抑制素
子
ドライバ回路、４‥‥パルス増幅回路、４ａ，４ｂ‥‥
スイッチング素子、５‥‥復調器、６‥‥スピーカ、
７，８‥‥ダイオード、９，１０‥‥高周波電流抑制素
子
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5D020 CE03 CE04 5J055 AX26 AX54 BX16 CX13 DX22 DX56 EX07 EY05 EY10 EY12 EY29 EZ67 FX04 FX13 FX28 FX33 FX40 GX02 GX05 5J091 AA02 AA17 AA41 CA21 CA41 CA57 FA04 FA20 HA10 HA19 HA29 HA33 HA39 KA42 KA53 KA55 KA62 SA05 TA01 TA06 UW09 5J092 AA02 AA17 AA41 CA21 CA41 CA57 FA04 FA20 HA10 HA19 HA29 HA33 HA39 KA42 KA53 KA55 KA62 SA05 TA01 TA06
Claims (5)
- 【請求項１】 音声信号をパルスの形に変調するパルス
変調手段と、 前記パルス変調手段の出力信号を次段のパルス増幅手段
を駆動するのに最適な信号へ増幅するドライバ手段と、
前記ドライバ手段の出力信号に応じてパルス信号を生成
するパルス増幅手段と、前記パルス増幅手段の出力信号
から音声信号を復調する復調手段とを備える音声信号再
生装置において、 前記パルス増幅手段の出力側と電源との間にダイオード
を接続すると共に前記ダイオードに直列に高周波電流を
抑制する高周波電流抑制手段を接続したことを特徴とす
る音声信号再生装置。 - 【請求項２】 請求項１記載の音声信号再生装置におい
て、 前記電源を正及び負電源とし、前記パルス増幅手段の出
力側と前記正及び負電源との間に夫々第１及び／又は第
２のダイオードを接続すると共に前記第１及び／又は第
２のダイオードに夫々直列に高周波電流を抑制する第１
及び／又は第２の高周波電流抑制手段を接続したことを
特徴とする音声信号再生装置。 - 【請求項３】 請求項１記載の音声信号再生装置におい
て、 前記電源を直流電源とし、前記パルス増幅手段の出力側
と前記直流電源の正極及び負極との間に夫々第１及び／
又は第２のダイオードを接続すると共に前記第１及び／
又は第２のダイオードに夫々直列に高周波電流を抑制す
る第１及び／又は第２の高周波電流抑制手段を接続した
ことを特徴とする音声信号再生装置。 - 【請求項４】 請求項１記載の音声信号再生装置におい
て、 前記ダイオードが並列接続された複数個のダイオードで
あることを特徴とする音声信号再生装置。 - 【請求項５】 請求項２又は３記載の音声信号再生装置
において、 前記第１及び／又は第２のダイオードが夫々並列接続さ
れた複数個のダイオードであることを特徴とする音声信
号再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001142160A JP2002345071A (ja) | 2001-05-11 | 2001-05-11 | 音声信号再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001142160A JP2002345071A (ja) | 2001-05-11 | 2001-05-11 | 音声信号再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002345071A true JP2002345071A (ja) | 2002-11-29 |
Family
ID=18988514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001142160A Pending JP2002345071A (ja) | 2001-05-11 | 2001-05-11 | 音声信号再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002345071A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009225570A (ja) * | 2008-03-17 | 2009-10-01 | Fuji Electric Holdings Co Ltd | 電力変換装置 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5153439A (ja) * | 1974-11-06 | 1976-05-11 | Sony Corp | |
| JPS55154810A (en) * | 1979-05-22 | 1980-12-02 | Sony Corp | Amplifying circuit for pulse-width-modulated signal |
| JPS62133415U (ja) * | 1986-02-18 | 1987-08-22 | ||
| JPH04138065A (ja) * | 1990-09-28 | 1992-05-12 | Toshiba Corp | インバータの電圧吸収回路 |
| JPH114150A (ja) * | 1997-06-11 | 1999-01-06 | Toshiba Corp | 半導体装置とこの半導体装置を用いた電力変換装置 |
| JP2000513159A (ja) * | 1996-06-21 | 2000-10-03 | ユニヴァーシティ・オブ・ブリストル | 低電力オーディオ装置 |
| JP2001024491A (ja) * | 1999-07-07 | 2001-01-26 | Hitachi Ltd | 容量性負荷駆動回路及び容量性負荷駆動回路をもつ表示装置 |
| JP2001085627A (ja) * | 1999-09-16 | 2001-03-30 | Sharp Corp | スイッチング電源装置 |
| JP2001103731A (ja) * | 1999-09-30 | 2001-04-13 | Toshiba Corp | 電力用の保護回路 |
-
2001
- 2001-05-11 JP JP2001142160A patent/JP2002345071A/ja active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5153439A (ja) * | 1974-11-06 | 1976-05-11 | Sony Corp | |
| JPS55154810A (en) * | 1979-05-22 | 1980-12-02 | Sony Corp | Amplifying circuit for pulse-width-modulated signal |
| JPS62133415U (ja) * | 1986-02-18 | 1987-08-22 | ||
| JPH04138065A (ja) * | 1990-09-28 | 1992-05-12 | Toshiba Corp | インバータの電圧吸収回路 |
| JP2000513159A (ja) * | 1996-06-21 | 2000-10-03 | ユニヴァーシティ・オブ・ブリストル | 低電力オーディオ装置 |
| JPH114150A (ja) * | 1997-06-11 | 1999-01-06 | Toshiba Corp | 半導体装置とこの半導体装置を用いた電力変換装置 |
| JP2001024491A (ja) * | 1999-07-07 | 2001-01-26 | Hitachi Ltd | 容量性負荷駆動回路及び容量性負荷駆動回路をもつ表示装置 |
| JP2001085627A (ja) * | 1999-09-16 | 2001-03-30 | Sharp Corp | スイッチング電源装置 |
| JP2001103731A (ja) * | 1999-09-30 | 2001-04-13 | Toshiba Corp | 電力用の保護回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009225570A (ja) * | 2008-03-17 | 2009-10-01 | Fuji Electric Holdings Co Ltd | 電力変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7750731B2 (en) | PWM loop filter with minimum aliasing error | |
| US7705672B1 (en) | Buck converters as power amplifier | |
| CN100588115C (zh) | 半波式脉冲宽度调制式d类音频放大器 | |
| US20040232978A1 (en) | Filterless class D amplifiers using spread spectrum PWM modulation | |
| US8164382B2 (en) | Concept, method and apparatus of improved distortion switched-mode amplifier | |
| US6545533B2 (en) | Class D audio speaker amplifier circuit with pseudo noise modulation | |
| Jiang | Fundamentals of audio class D amplifier design: A review of schemes and architectures | |
| US9793867B2 (en) | Method and apparatus for achieving very high-output signal swing from class-D amplifier using fewer components | |
| US9973157B2 (en) | Method and apparatus for achieving high-output signal swing from class-D amplifier | |
| WO2003090343A2 (en) | Power amplifier | |
| JPH11204850A (ja) | ピエゾ駆動回路 | |
| JP3499236B1 (ja) | ディジタル電力増幅器 | |
| JP2012156616A (ja) | 半導体集積回路およびその動作方法 | |
| US5729175A (en) | Method of driving a class D audio power amplifier using non-overlapping edge drive signals | |
| US7786795B2 (en) | Class-D amplifier circuit | |
| US5422597A (en) | Means and method of enhancing signal resolution and dynamic range extension in a pulse width modulation amplifier | |
| KR100952384B1 (ko) | 파워 앰프 | |
| JP3132280B2 (ja) | Ｄ級電力増幅器 | |
| JP2002345071A (ja) | 音声信号再生装置 | |
| KR100453708B1 (ko) | 고효율 스위칭 증폭기 | |
| JP4461637B2 (ja) | 音声信号再生装置 | |
| JP3439055B2 (ja) | 垂直出力回路 | |
| US11121682B1 (en) | Single-stage boost class-D amplifier | |
| JP2004128639A (ja) | Ｄ級増幅器 | |
| JP4027276B2 (ja) | ディジタルアンプ及びこれを用いたオーディオ再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090910 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100303 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100330 |