JP2012156616A - 半導体集積回路およびその動作方法 - Google Patents

Abstract

【課題】ローパスフィルタのインダクターの回生電流に起因するデジタル増幅器の電源雑音を低減する。
【解決手段】半導体集積回路は、ハイサイドとローサイドの出力デバイス３１、３２とドライバ３３を含むデジタル増幅器３０と、正の動作電圧Ｖｏｐが供給され正と負の電源電圧＋Ｖcc、−Ｖccを生成するチャージポンプユニット５０を具備する。デジタル増幅器３０の出力端子はインダクター３６と容量３７を含むローパスフィルタＬＰＦと接続され、ユニット５０はスイッチング制御される第１スイッチＳＷ１乃至第６スイッチＳＷ６と第１容量Ｃ１乃至第４容量Ｃ４を含む。インダクター３６とオン状態のハイサイド出力デバイス３１またはローサイド出力デバイス３２とを介して容量３７と正の電源電圧＋Ｖccまたは負の電源電圧−Ｖccとの間の回生電流を、第６スイッチＳＷ６をオン状態に制御して、第２容量Ｃ２で吸収する。
【選択図】図４

Description

本発明は、高い電力効率を実現可能なデジタル増幅器を内蔵する半導体集積回路およびその動作方法に関し、特にローパスフィルタのインダクターの回生電流に起因するデジタル増幅器の電源雑音を低減するのに有効な技術に関するものである。

近年、特にバッテリー動作のポータブル用途のオーディオ機器の分野では、低消費電力動作が強く要求されている。この種の機器においてヘッドフォンを駆動するオーディオ増幅器として、アナログ増幅器と比較して高い電力効率を実現するＤ級増幅器(デジタル増幅器)が注目されている。

下記非特許文献１には、Ａ級、Ｂ級、ＡＢ級、Ｄ級の増幅器が説明されている。

Ａ級増幅器では、全てのサイクルで出力デバイスが連続的に導通しているもので、出力デバイスには常時バイアス電流が流れている。この方式は低歪と高い線型性とを有する一方、電力効率は略２０％と低いものである。Ａ級増幅器の設計は、通常は、ハイサイド出力デバイスとローサイド出力デバイスとを有するコンプリメンタリィー型ではない。

Ｂ級増幅器は、Ａ級増幅器と反対の方法で動作するものである。サイン波サイクルの半分でのみ出力デバイスが導通して(一方は正の領域で導通して、他方は負の領域で導通して)、入力信号が供給されなければ、出力デバイスには電流は流れない。Ｂ級増幅器は、明らかにＡ級増幅器よりも略５０％と効率が良好だが、一方のデバイスがオフしてから他方のデバイスがオンとなるまでの時間に起因するクロスオーバーポイントでの線型性の問題を有している。

ＡＢ級増幅器は、Ａ級増幅器とＢ級増幅器の２種を組み合わせた増幅器で、現在存在する電力増幅器では最も一般的なものである。両方のデバイスは同時に導通するが、クロスオーバーポイントの付近では小さな電流となる。各デバイスは全サイクルよりも少なく半分のサイクルよりは多く導通するので、Ａ級増幅器のような非効率とはならずＢ級増幅器に固有の非線型の問題が解消されることができる。

Ｄ級増幅器は、原理的にスイッチング増幅器もしくはＰＷＭ増幅器である。尚、ＰＷＭは、パルス幅変調(Pulse Width Modulation)の略称である。この種の増幅器ではスイッチは完全にオンか完全にオフとなるので、出力デバイスの電力損失が著しく低減でき、９０〜９５％の効率が可能となる。オーディオ入力信号は出力デバイスを駆動するＰＷＭキャリア信号を変調するために使用され、最終段は高周波のＰＷＭキャリア周波数を除去するためのローパスフィルタである。

下記非特許文献１の図１には、エラー増幅器と三角波発生器と比較器とデットタイム型ゲートドライバとレベルシフト回路と２個のＮチャンネルＭＯＳトランジスタとフィードバック回路とローパスフィルタとを具備したハーフブリッジＤ級増幅器が記載されている。エラー増幅器の反転入力端子と非反転入力端子にはオーディオ入力信号と接地電位ＧＮＤとがそれぞれ供給され、エラー増幅器の出力信号は比較器の一方の入力端子に供給される。比較器の他方の入力端子には三角波発生器から生成される三角波信号が供給され、比較器の出力信号はデットタイム型ゲートドライバの入力端子に供給される。デットタイム型ゲートドライバの一方の出力信号はレベルシフト回路を介してハイサイド出力デバイスであるＮチャンネルＭＯＳトランジスタのゲート端子に供給され、デットタイム型ゲートドライバの他方の出力信号はローサイド出力デバイスであるＮチャンネルＭＯＳトランジスタのゲート端子に供給される。ハイサイド出力デバイスであるＮチャンネルＭＯＳトランジスタのソース端子に正の電源電圧が供給され、ローサイド出力デバイスであるＮチャンネルＭＯＳトランジスタのソース端子に負の電源電圧が供給され、両方のトランジスタのドレイン端子は共通にローパスフィルタのインダクターの一端に接続されて、インダクターの他端はローパスフィルタの容量の一端とスピーカー負荷の一端とに接続され、ローパスフィルタの容量の他端とスピーカー負荷の他端は接地電位ＧＮＤに接続されている。更に、ローパスフィルタのインダクターの一端は、フィードバック回路を介して、エラー増幅器の反転入力端子に接続される。例えば、オーディオ入力信号の信号レベルの増加に応答して、比較器の出力信号のパルスのハイレベル期間(ハイレベルパルス幅)が増加する。比較器の出力信号のパルス信号に応答して、デットタイム型ゲートドライバは逆位相のハイサイド出力デバイス駆動信号とローサイド出力デバイス駆動信号とを生成する。逆位相のハイサイド出力デバイス駆動信号とローサイド出力デバイス駆動信号とは同時にローレベルのデットタイムを経由してレベル変化するので、ハイサイド出力デバイスとローサイド出力デバイスとが同時にオンして大きな電流が両方のデバイスに流れることが防止される。

下記非特許文献１に記載されたＤ級増幅器は、デジタル増幅器または１ビット増幅器とも呼ばれる。また、Ｄ級増幅器としては、パルス幅変調(ＰＷＭ)ではなくパルス密度変調(ＰＤＭ：Pulse Density Modulation)を使用する増幅器も知られている。

一方、下記非特許文献１に記載されてはいないが、Ｃ級増幅器も知られている。Ｃ級増幅器は、増幅デバイスに遮断しきい値よりも深いバイアスを供給することにより、大きな振幅を持った入力信号が供給された場合に出力信号が得られると言うスイッチング動作に類似した動作となる。出力信号には高調波成分が多く含まれるが、出力にフィルタ回路を接続して高調波成分を取り除くことで、Ｃ級増幅器は高効率の大電力の狭帯域高周波増幅器として使用される。

下記特許文献１には、ＰＷＭ信号入力の帰還方式デジタルアンプにおいてデジタル処理の電子ボリュームは小信号領域においてはデジタル信号処理特有の量子化誤差の影響を受けると言う問題を解決するために、デジタル信号処理ユニットの出力端子と帰還方式デジタルアンプの入力端子との間に複数ビットのデジタル制御信号に応答してＰＷＭ信号波の振幅を制御するように構成された電子ボリューム装置を接続することが記載されている。この電子ボリューム装置は、デジタル制御信号に応答してＰＷＭ信号波の信号振幅電圧をアナログ的に直接制御可能であるので、アナログ処理の電子ボリュームに相当するボリューム特性が実現されるとしている。

特開２０１０−８７９３９号 公報

Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｒｅｃｔｉｆｉｅｒ Ａｐｐｌｉｃａｔｉｏｎ Ｎｏｔｅ ＡＮ−１０７１ "Ｃｌａｓｓ Ｄ Ａｕｄｉｏ Ａｍｐｌｉｆｉｅｒ Ｂａｓｉｃｓ"， ｂｙ Ｊｕｎ Ｈｏｎｄａ ＆ Ｊｏｎａｔｈａｎ Ａｄａｍｓ， ＰＰ．１−１４，ｈｔｔｐ：／／ｗｗｗ．ｉｒｆ．ｃｏｍ／ｔｅｃｈｎｉｃａｌ−ｉｎｆｏ／ａｐｐｎｏｔｅｓ／ａｎ−１０７１．ｐｄｆ[平成２２年１１月１８日検索]

本発明者等は本発明に先立って、デジタル増幅器を内蔵したオーディオシステムＬＳＩ(大規模半導体集積回路)の開発に従事した。

この開発において、本発明者等はデジタル増幅器(Ｄ級増幅器)に固有の電源パンピング(Power Supply Pumping)の問題を発見した。この電源パンピングは、デジタル増幅器の最終段にて高周波のＰＷＭキャリア周波数成分を除去するためのローパスフィルタのインダクターに流れる回生電流(regenerative current)に起因すると推測される。

ローサイド出力デバイスがオン状態の期間では、ローパスフィルタの容量の一端とスピーカー負荷の一端とから負の電源電圧へ向かいローパスフィルタのインダクターを介して通電電流が流れる。ローサイド出力デバイスがオン状態からオフ状態に変化してハイサイド出力デバイスがオフ状態からオン状態に変化した期間に、上述した通電電流の方向と同一方向で同一電流値の回生電流がローパスフィルタの容量の一端とスピーカー負荷の一端とからインダクターとハイサイド出力デバイスとを介して正の電源電圧へ向かって流れるものとなる。従って、回生電流の正の電源電圧への流入によって、正の電源電圧が変動するものとなる。

ハイサイド出力デバイスがオン状態の期間では、正の電源電圧からローパスフィルタの容量の一端とスピーカー負荷の一端へ向かってローパスフィルタのインダクターを介して通電電流が流れる。ハイサイド出力デバイスがオン状態からオフ状態に変化してローサイド出力デバイスがオフ状態からオン状態に変化した期間に、上述した通電電流の方向と同一方向で同一電流値の回生電流が負の電源電圧からローサイド出力デバイスとインダクターとを介してローパスフィルタの容量の一端とスピーカー負荷の一端へと向かって流れるものとなる。従って、回生電流の負の電源電圧への流入によって、負の電源電圧が変動するものとなる。

上記非特許文献１の１２ページにも、出力ＬＰＦのインダクターに蓄積されたエネルギーの電源への流入に起因する電源パンピング(Power Supply Pumping)の問題が記載されている。この１２ページには、一般的に電源は負荷から戻るエネルギーを吸収できないので、結果的に電源電圧が上昇して変動することも記載されている。更にこの１２ページには、フルブリッジ方式の採用で一方のスイッチングによって電源電圧にキックバックされるエネルギーは他方のスイッチングにより吸収されるので、電源パンピングが発生しないことも記載されている。しかし、フルブリッジ方式は２個のデジタル増幅器とローパスフィルタの２個のインダクターとが必要となり回路規模が増大すると言う問題も、本発明に先立った本発明者等の検討によって明らかとされた。

半導体集積回路に内蔵されるデジタル増幅器の電源パンピングは、半導体集積回路に同様に内蔵されるデジタル信号処理ユニットのΔΣ変調器＆ＰＷＭ発生器等の内部回路と電子ボリュームの誤動作の原因となるだけではなく、数１０Ｈｚ以下の低周波数領域のオーディオ再生の妨害となることも判明した。

本発明に先立って、本発明者等はデジタル増幅器の正の電源電圧と負の電源電圧との間に容量を接続することによって、電源パンピングを抑圧することを検討した。しかし、電源パンピングの抑圧量を十分な量とするためには、容量の容量値を４７０μＦと極めて大容量の容量を使用しなればならないことが判明した。しかし、大容量の使用は、ポータブル用途のオーディオ機器の配線基板のコストと実装面積を増加させると言う問題を生じることが本発明に先立った本発明者等の検討によって明らかとされた。

更にこの開発において、本発明者等は上記特許文献１に記載された電子ボリューム装置に関して、検討を行った。

上記特許文献１に記載された電子ボリューム装置はデジタル信号処理ユニットの出力端子と帰還方式デジタルアンプの入力端子の間に接続されているので、電子ボリューム装置の前段のデジタル信号処理ユニットのΔΣ変調器＆ＰＷＭ発生器で発生する雑音は電子ボリューム装置での減衰量に従って減衰することが可能である。しかし、電子ボリューム装置の後段の帰還方式デジタルアンプで発生する電源パンピング等の雑音は、電子ボリューム装置によって低減することは不可能であることが本発明に先立った本発明者等の検討によって明らかとされた。

更に上記特許文献１に記載された電子ボリューム装置に帰還方式デジタルアンプで発生する雑音の低減を目的としてデジタルアンプ・ゲイン制御回路を配置した場合には、複数ビットのデジタル制御信号に応答してＰＷＭ信号波の信号振幅を制御するため、デジタル制御信号の変化に応答してオーディオ信号の急激な変化に起因するポップノイズ(ポップ音)が発生すると言う問題も本発明に先立った本発明者等の検討によって明らかとされた。

本発明は、以上のような本発明に先立った本発明者等による検討の結果、なされたものである。

従って、本発明の目的とするところは、ローパスフィルタのインダクターの回生電流に起因するデジタル増幅器の電源雑音を低減することにある。

また、本発明の他の目的とするところは、デジタル増幅器のための電子ボリュームのポップノイズを低減することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。

すなわち、本発明の代表的な実施の形態は、ハイサイド出力デバイス(３１)とローサイド出力デバイス(３２)とドライバ(３３)とを含むデジタル増幅器(３０)と、
正の動作電圧(Ｖｏｐ)が供給されることによって、前記デジタル増幅器に供給される正の電源電圧(＋Ｖcc)と負の電源電圧(−Ｖcc)を生成するチャージポンプユニット(５０)を具備する半導体集積回路である。

前記デジタル増幅器の前記ドライバは、前記正の電源電圧と前記負の電源電圧とによって動作するものであり、前記ドライバの第１出力端子と第２出力端子とは前記ハイサイド出力デバイスの制御入力端子と前記ローサイド出力デバイスの制御入力端子とにそれぞれ接続されて、前記ハイサイド出力デバイスの出力電流経路は前記正の電源電圧と前記デジタル増幅器の出力端子との間に接続され、前記ローサイド出力デバイスの出力電流経路は前記デジタル増幅器の前記出力端子と前記負の電源電圧との間に接続される。

前記デジタル増幅器の前記出力端子は、インダクター(３６)と容量(３７)を含むローパスフィルタ(ＬＰＦ)と接続可能とされる。

前記チャージポンプユニットは、スイッチング制御される第１スイッチ(ＳＷ１)乃至第５スイッチ(ＳＷ５)と、第１容量(Ｃ１)乃至第４容量(Ｃ４)とを含む。

前記正の動作電圧(Ｖｏｐ)が前記第１スイッチ(ＳＷ１)を介して前記第１容量(Ｃ１)の一端に供給可能とされ、接地電位(ＧＮＤ)が前記第２スイッチ(ＳＷ２)を介して前記第２容量(Ｃ２)の一端に供給可能とされ、前記第１容量(Ｃ１)の他端と前記第２容量(Ｃ２)の他端とは第１共通接続点に接続される。

前記第１容量(Ｃ１)の前記一端は前記第３スイッチ(ＳＷ３)を介して前記第３容量(Ｃ３)の一端と接続され、前記第２容量(Ｃ２)の前記一端は前記第４スイッチ(ＳＷ４)を介して前記第４容量(Ｃ４)の一端と接続され、前記第３容量(Ｃ３)の他端と前記第４容量(Ｃ４)の他端の第２共通接続点は前記接地電位(ＧＮＤ)に接続され、前記第１共通接続点は前記第５スイッチ(ＳＷ５)を介して前記第２共通接続点と接続される。

前記第３容量(Ｃ３)の前記一端からは前記正の電源電圧(＋Ｖcc)が生成可能とされ、前記第４容量(Ｃ４)の前記一端からは前記負の電源電圧(−Ｖcc)が生成可能とされる。

前記チャージポンプユニットは、前記第３容量(Ｃ３)の前記一端と前記第１共通接続点との間に接続された第６スイッチ(ＳＷ６)を更に含む。

前記インダクター(３６)とオン状態の前記ハイサイド出力デバイスあるいは前記ローサイド出力デバイスとを介して前記ローパスフィルタ(ＬＰＦ)の前記容量(３７)と前記正の電源電圧(＋Ｖcc)あるいは前記負の電源電圧(−Ｖcc)との間に流れる回生電流を、前記チャージポンプユニットの前記第６スイッチ(ＳＷ６)をオン状態に制御することによって、前記第２容量(Ｃ２)によって吸収することを特徴とするものである(図４参照)。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。

すなわち、本発明によれば、ローパスフィルタのインダクターの回生電流に起因するデジタル増幅器の電源雑音を低減することができる。

図１は、本発明の実施の形態１によるデジタル増幅器を内蔵する半導体集積回路１００の構成を示す図である。 図２は、図１に示した本発明の実施の形態１によるデジタル増幅器を内蔵する半導体集積回路１００に含まれるチャージポンプユニット５０の入力側の第１容量Ｃ１と第２容量Ｃ２との充電サイクルの動作を説明する図である。 図３は、図１に示した本発明の実施の形態１によるデジタル増幅器を内蔵する半導体集積回路１００に含まれるチャージポンプユニット５０の出力側の第３容量Ｃ３と第４容量Ｃ４との充電サイクルの動作を説明する図である。 図４は、図１に示した本発明の実施の形態１によるデジタル増幅器を内蔵する半導体集積回路１００に含まれるチャージポンプユニット５０とデジタルアンプ３０とローパスフィルタＬＰＦの動作を説明する図である。 図５は、図１に示した本発明の実施の形態１によるデジタル増幅器を内蔵する半導体集積回路１００に含まれるデジタルアンプ３０のハイサイド出力デバイス３１のドレイン端子とローサイド出力デバイス３２のドレイン端子との共通接続点であるデジタルアンプ３０の出力端子におけるＰＷＭデジタルオーディオ増幅出力信号Ｖｏｕｔと、ローパスフィルタＬＰＦの出力端子におけるアナログオーディオ増幅出力信号Ｖｓｐの波形を示す図である。 図６は、図１に示す本発明の実施の形態１によるデジタル増幅器を内蔵する半導体集積回路１００の電子ボリュームユニット２０内部のＰＷＭ振幅制御型電子ボリューム２２によるＰＷＭデジタルオーディオ信号Ｂのアナログ振幅制御とデジタルアンプ・ゲイン制御回路２３によるＰＷＭデジタルオーディオ増幅信号Ｅの振幅制御の様子を示す図である。 図７は、図１に示す本発明の実施の形態１によるデジタル増幅器を内蔵する半導体集積回路１００の電子ボリュームユニット２０を使用することによってポップ音が低減される様子を示す図である。 図８は、デジタルアンプ３０の出力のデューティのローレベル期間がハイレベル期間より長い状態が長期間継続した場合での図１に示した本発明の実施の形態１によるデジタル増幅器を内蔵する半導体集積回路１００に含まれるチャージポンプユニット５０とデジタルアンプ３０とローパスフィルタＬＰＦの動作を説明する図である。 図９は、デジタルアンプ３０の出力のデューティのハイレベル期間がローレベル期間より長い状態が長期間継続した場合での図１に示した本発明の実施の形態１によるデジタル増幅器を内蔵する半導体集積回路１００に含まれるチャージポンプユニット５０とデジタルアンプ３０とローパスフィルタＬＰＦの動作を説明する図である。

１．実施の形態の概要
まず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。

〔１〕本発明の代表的な実施の形態は、ハイサイド出力デバイス(３１)とローサイド出力デバイス(３２)とドライバ(３３)とを含むデジタル増幅器(３０)と、
正の動作電圧(Ｖｏｐ)が供給されることによって、前記デジタル増幅器に供給される正の電源電圧(＋Ｖcc)と負の電源電圧(−Ｖcc)を生成するチャージポンプユニット(５０)を具備する半導体集積回路である。

前記デジタル増幅器の前記ドライバは、前記正の電源電圧と前記負の電源電圧とによって動作するものであり、前記ドライバの第１出力端子と第２出力端子とは前記ハイサイド出力デバイスの制御入力端子と前記ローサイド出力デバイスの制御入力端子とにそれぞれ接続されて、前記ハイサイド出力デバイスの出力電流経路は前記正の電源電圧と前記デジタル増幅器の出力端子との間に接続され、前記ローサイド出力デバイスの出力電流経路は前記デジタル増幅器の前記出力端子と前記負の電源電圧との間に接続される。

前記デジタル増幅器の前記出力端子は、インダクター(３６)と容量(３７)を含むローパスフィルタ(ＬＰＦ)と接続可能とされる。

前記チャージポンプユニットは、スイッチング制御される第１スイッチ(ＳＷ１)乃至第５スイッチ(ＳＷ５)と、第１容量(Ｃ１)乃至第４容量(Ｃ４)とを含む。

前記正の動作電圧(Ｖｏｐ)が前記第１スイッチ(ＳＷ１)を介して前記第１容量(Ｃ１)の一端に供給可能とされ、接地電位(ＧＮＤ)が前記第２スイッチ(ＳＷ２)を介して前記第２容量(Ｃ２)の一端に供給可能とされ、前記第１容量(Ｃ１)の他端と前記第２容量(Ｃ２)の他端とは第１共通接続点に接続される。

前記第１容量(Ｃ１)の前記一端は前記第３スイッチ(ＳＷ３)を介して前記第３容量(Ｃ３)の一端と接続され、前記第２容量(Ｃ２)の前記一端は前記第４スイッチ(ＳＷ４)を介して前記第４容量(Ｃ４)の一端と接続され、前記第３容量(Ｃ３)の他端と前記第４容量(Ｃ４)の他端の第２共通接続点は前記接地電位(ＧＮＤ)に接続され、前記第１共通接続点は前記第５スイッチ(ＳＷ５)を介して前記第２共通接続点と接続される。

前記第３容量(Ｃ３)の前記一端からは前記正の電源電圧(＋Ｖcc)が生成可能とされ、前記第４容量(Ｃ４)の前記一端からは前記負の電源電圧(−Ｖcc)が生成可能とされる。

前記チャージポンプユニットは、前記第３容量(Ｃ３)の前記一端と前記第１共通接続点との間に接続された第６スイッチ(ＳＷ６)を更に含む。

前記インダクター(３６)とオン状態の前記ハイサイド出力デバイスあるいは前記ローサイド出力デバイスとを介して前記ローパスフィルタ(ＬＰＦ)の前記容量(３７)と前記正の電源電圧(＋Ｖcc)あるいは前記負の電源電圧(−Ｖcc)との間に流れる回生電流を、前記チャージポンプユニットの前記第６スイッチ(ＳＷ６)をオン状態に制御することによって、前記第２容量(Ｃ２)によって吸収することを特徴とするものである(図４参照)。

前記実施の形態によれば、ローパスフィルタのインダクターの回生電流に起因するデジタル増幅器の電源雑音を低減することができる。

好適な実施の形態では、チャージポンプ駆動クロック信号のレベル変化に応答して、前記チャージポンプユニットは入力側容量の充電サイクルの動作と出力側容量の充電サイクルの動作とを反復するものである。

前記入力側容量の充電サイクルでは、前記第１スイッチ(ＳＷ１)と前記第２スイッチ(ＳＷ２)と前記第６スイッチ(ＳＷ６)とがオン状態に制御され、前記第３スイッチ(ＳＷ３)と前記第４スイッチ(ＳＷ４)と前記第５スイッチ(ＳＷ５)とがオフ状態に制御されることによって、前記第１容量(Ｃ１)の前記一端と前記第２容量(Ｃ２)の前記一端とに前記正の動作電圧(Ｖｏｐ)と前記接地電位(ＧＮＤ)とがそれぞれ供給される(図２参照)。

前記出力側容量の充電サイクルでは、前記第１スイッチ(ＳＷ１)と前記第２スイッチ(ＳＷ２)と前記第６スイッチ(ＳＷ６)とがオフ状態に制御され、前記第３スイッチ(ＳＷ３)と前記第４スイッチ(ＳＷ４)と前記第５スイッチ(ＳＷ５)とがオン状態に制御されることによって、前記第３容量(Ｃ３)の前記一端から前記正の電源電圧(＋Ｖcc)が生成可能とされ、前記第４容量(Ｃ４)の前記一端から前記負の電源電圧(−Ｖcc)が生成可能とされる(図３参照)。

他の好適な実施の形態では、前記入力側容量の充電サイクルで、前記ドライバの前記第１出力端子の第１駆動信号と前記第２出力端子の第２駆動信号によって前記デジタル増幅器の前記ハイサイド出力デバイスと前記ローサイド出力デバイスとはそれぞれオン状態とオフ状態に制御される。

前記出力側容量の充電サイクルで、前記ドライバの前記第１出力端子の前記第１駆動信号と前記第２出力端子の前記第２駆動信号によって前記デジタル増幅器の前記ハイサイド出力デバイスと前記ローサイド出力デバイスとはそれぞれオフ状態とオン状態に制御される。

更に他の好適な実施の形態では、前記デジタル増幅器は、差動増幅器(３４)と、閉ループ特性設定回路(３５)と、負帰還抵抗(Ｒ_ＦＢ)とを更に含む。

前記差動増幅器の非反転入力端子(＋)は前記接地電位(ＧＮＤ)に接続され、前記閉ループ特性設定回路(３５)は前記差動増幅器の反転入力端子(¬−)と出力端子との間に接続され、前記差動増幅器の前記出力端子は前記ドライバの入力端子に接続され、前記負帰還抵抗(Ｒ_ＦＢ)は前記差動増幅器の前記反転入力端子(¬−)と前記デジタル増幅器の前記出力端子との間に接続されたことを特徴とするものである(図１参照)。

より好適な実施の形態による半導体集積回路は、ボリューム制御信号発生回路(２１)と、振幅制御型電子ボリューム(２２)と、デジタルアンプ・ゲイン制御回路(２３)とを含む電子ボリュームユニット(２０)を更に具備する。

前記ボリューム制御信号発生回路(２１)はデジタル制御信号(Ｄ１)に応答して、前記振幅制御型電子ボリューム(２２)に供給される振幅制御デジタル信号(Ｃ)と、前記デジタルアンプ・ゲイン制御回路(２３)に供給されるゲイン制御デジタル信号(Ｆ)とを生成する。

前記振幅制御型電子ボリューム(２２)は、前記正の電源電圧(＋Ｖcc)と前記負の電源電圧(−Ｖcc)によって動作して、前記振幅制御型電子ボリューム(２２)の出力から前記デジタルアンプ・ゲイン制御回路(２３)の入力に供給されるデジタルオーディオ出力信号(Ｄ２)のアナログ振幅を、前記振幅制御デジタル信号(Ｃ)に応答して、制御する。

前記デジタルアンプ・ゲイン制御回路(２３)は前記ゲイン制御デジタル信号(Ｆ)に応答して前記デジタル増幅器の電圧ゲイン(Ｒ_ＦＢ／Ｒ_ATT)を制御することによって前記デジタル増幅器の前記出力端子のデジタルオーディオ増幅出力信号の振幅を制御することを特徴とするものである(図１、図６参照)。

他のより好適な実施の形態は、前記振幅制御デジタル信号(Ｃ)に応答する前記振幅制御型電子ボリューム(２２)による前記デジタルオーディオ出力信号の前記アナログ振幅の制御のタイミングは、前記ゲイン制御デジタル信号に応答する前記デジタルアンプ・ゲイン制御回路(２３)による前記デジタルオーディオ増幅出力信号の制御のタイミングよりも時間的に先行されることを特徴とするものである(図１、図６、図７参照)。

更に他のより好適な実施の形態は、前記ボリューム制御信号発生回路(２１)から前記振幅制御型電子ボリューム(２２)への前記振幅制御デジタル信号(Ｃ)の供給のタイミングを先行させる一方、前記ボリューム制御信号発生回路(２１)から前記デジタルアンプ・ゲイン制御回路(２３)への前記ゲイン制御デジタル信号(Ｆ)の供給のタイミングが遅延されることを特徴とするものである。

別のより好適な実施の形態は、前記デジタルアンプ・ゲイン制御回路(２３)は、前記ゲイン制御デジタル信号(Ｆ)に応答して前記デジタル増幅器の前記電圧ゲイン(Ｒ_ＦＢ／Ｒ_ATT)を制御するために、直列接続された複数の抵抗(Ｒ_１、Ｒ_２…Ｒ_Ｎ−１、Ｒ_Ｎ)と直列接続された複数のスイッチ(ＳＷ_１、ＳＷ_２…ＳＷ_Ｎ−１、ＳＷ_Ｎ)とを有する可変減衰器(２３２)とを含む。

前記可変減衰器(２３２)の前記複数のスイッチ(ＳＷ_１、ＳＷ_２…ＳＷ_Ｎ−１、ＳＷ_Ｎ)のオン・オフの状態は、前記ボリューム制御信号発生回路(２１)から供給される前記ゲイン制御デジタル信号(Ｆ)によって制御されることを特徴とするものである(図１、図６、図７参照)。

更に別のより好適な実施の形態による半導体集積回路は、デジタル電子ボリューム(１３Ａ)を内蔵するオーディオ信号処理回路(１３)と、ΔΣ変調器およびＰＷＭ／ＰＤＭ発生器(１４)と、デジタルインターフェースユニット(１５)を含むデジタル信号処理ユニット(１０)を更に具備する。

前記デジタル信号処理ユニット(１０)の前記デジタルインターフェースユニット(１５)は、前記電子ボリュームユニット(２０)の前記ボリューム制御信号発生回路(２１)に供給される前記デジタル制御信号(Ｄ１)を生成するものである。

前記オーディオ信号処理回路(１３)の前記デジタル電子ボリューム(１３Ａ)は、前記デジタルインターフェースユニット(１５)から供給されるデジタルボリューム制御信号に応答して、デジタルオーディオ信号のデジタル振幅値を制御するものである。

前記ΔΣ変調器およびＰＷＭ／ＰＤＭ発生器(１４)は、前記オーディオ信号処理回路(１３)の出力端子から供給される前記デジタルオーディオ信号に応答して、ＰＷＭ／ＰＤＭデジタルオーディオ信号を生成することを特徴とするものである(図１参照)。

具体的な実施の形態では、前記デジタル増幅器(３０)に含まれた前記ハイサイド出力デバイス(３１)と前記ローサイド出力デバイス(３２)とは、前記半導体集積回路(１００)に集積化されたＭＯＳトランジスタであることを特徴とするものである。

〔２〕本発明の別の観点の代表的な実施の形態は、ハイサイド出力デバイス(３１)とローサイド出力デバイス(３２)とドライバ(３３)とを含むデジタル増幅器(３０)と、
正の動作電圧(Ｖｏｐ)が供給されることによって、前記デジタル増幅器に供給される正の電源電圧(＋Ｖcc)と負の電源電圧(−Ｖcc)を生成するチャージポンプユニット(５０)を具備する半導体集積回路の動作方法である。

前記デジタル増幅器の前記ドライバは、前記正の電源電圧と前記負の電源電圧とによって動作するものであり、前記ドライバの第１出力端子と第２出力端子とは前記ハイサイド出力デバイスの制御入力端子と前記ローサイド出力デバイスの制御入力端子とにそれぞれ接続されて、前記ハイサイド出力デバイスの出力電流経路は前記正の電源電圧と前記デジタル増幅器の出力端子との間に接続され、前記ローサイド出力デバイスの出力電流経路は前記デジタル増幅器の前記出力端子と前記負の電源電圧との間に接続される。

前記デジタル増幅器の前記出力端子は、インダクター(３６)と容量(３７)を含むローパスフィルタ(ＬＰＦ)と接続可能とされる。

前記チャージポンプユニットは、スイッチング制御される第１スイッチ(ＳＷ１)乃至第５スイッチ(ＳＷ５)と、第１容量(Ｃ１)乃至第４容量(Ｃ４)とを含む。

前記正の動作電圧(Ｖｏｐ)が前記第１スイッチ(ＳＷ１)を介して前記第１容量(Ｃ１)の一端に供給可能とされ、接地電位(ＧＮＤ)が前記第２スイッチ(ＳＷ２)を介して前記第２容量(Ｃ２)の一端に供給可能とされ、前記第１容量(Ｃ１)の他端と前記第２容量(Ｃ２)の他端とは第１共通接続点に接続される。

前記第１容量(Ｃ１)の前記一端は前記第３スイッチ(ＳＷ３)を介して前記第３容量(Ｃ３)の一端と接続され、前記第２容量(Ｃ２)の前記一端は前記第４スイッチ(ＳＷ４)を介して前記第４容量(Ｃ４)の一端と接続され、前記第３容量(Ｃ３)の他端と前記第４容量(Ｃ４)の他端の第２共通接続点は前記接地電位(ＧＮＤ)に接続され、前記第１共通接続点は前記第５スイッチ(ＳＷ５)を介して前記第２共通接続点と接続される。

前記第３容量(Ｃ３)の前記一端からは前記正の電源電圧(＋Ｖcc)が生成可能とされ、前記第４容量(Ｃ４)の前記一端からは前記負の電源電圧(−Ｖcc)が生成可能とされる。

前記チャージポンプユニットは、前記第３容量(Ｃ３)の前記一端と前記第１共通接続点との間に接続された第６スイッチ(ＳＷ６)を更に含む。

前記インダクター(３６)とオン状態の前記ハイサイド出力デバイスあるいは前記ローサイド出力デバイスとを介して前記ローパスフィルタ(ＬＰＦ)の前記容量(３７)と前記正の電源電圧(＋Ｖcc)あるいは前記負の電源電圧(−Ｖcc)との間に流れる回生電流を、前記チャージポンプユニットの前記第６スイッチ(ＳＷ６)をオン状態に制御することによって、前記第２容量(Ｃ２)によって吸収することを特徴とするものである(図４参照)。

前記実施の形態によれば、ローパスフィルタのインダクターの回生電流に起因するデジタル増幅器の電源雑音を低減することができる。

２．実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。

［実施の形態１］
《デジタル増幅器を内蔵する半導体集積回路の構成》
図１は、本発明の実施の形態１によるデジタル増幅器を内蔵する半導体集積回路１００の構成を示す図である。

図１に示すように、半導体集積回路１００は半導体チップに集積化されたデジタル信号処理ユニット１０と電子ボリュームユニット２０とデジタルアンプ３０とチャージポンプユニット５０とを含んでいる。

デジタル信号処理ユニット１０は、図１では図示されていないデジタル信号供給部から伝達されるＰＣＭデジタルオーディオ信号のデジタル信号処理を実行する機能を有するものである。尚、ＰＣＭは、パルスコード変調(Pulse Code Modulation)の略称である。従って、デジタル信号処理ユニット１０には、ＰＣＭデジタルオーディオ信号１１が供給される。

《デジタル信号処理ユニット》
更に、図１に示してデジタル信号処理ユニット１０は、オーバーサンプリングフィルタ１２と、デジタル電子ボリューム１３Ａを内蔵したオーディオ信号処理回路１３と、ΔΣ(デルタシグマ)変調器およびＰＷＭ発生器１４と、デジタルインターフェースユニット１５を含んでいる。デジタルインターフェースユニット１５は、半導体集積回路１００が搭載されるポータブル用途のオーディオ機器のマイクロコンピュータ等からのデジタル制御信号をオーディオ信号処理回路１３と電子ボリュームユニット２０とに供給する機能を有する。

オーディオ信号処理回路１３はデジタルインターフェースユニット１５から供給されるデジタル制御信号に応答して、オーバーサンプリングフィルタ１２から供給されるＰＣＭデジタルオーディオ信号を信号処理する機能を有する。特に、オーディオ信号処理回路１３の内部のデジタル電子ボリューム１３Ａは第１デジタルボリューム制御信号に応答して、ＰＣＭデジタルオーディオ信号のデジタル振幅値を制御することによってボリューム制御を実行する。このようにして、オーディオ信号処理回路１３の出力端子から、デジタルオーディオ信号Ａが生成される。

ΔΣ変調器およびＰＷＭ発生器１４は、オーディオ信号処理回路１３の出力端子から供給されるデジタルオーディオ信号Ａに応答して、ＰＷＭデジタルオーディオ信号Ｂを生成する。

《電子ボリュームユニット》
電子ボリュームユニット２０は、ボリューム制御信号発生回路２１と、レベルシフト回路２４と、ＰＷＭ振幅制御型電子ボリューム２２と、デジタルアンプ・ゲイン制御回路２３を含んでいる。

ボリューム制御信号発生回路２１はデジタルインターフェースユニット１５から供給されるデジタル制御信号Ｄ１に応答して、ＰＷＭ振幅制御型電子ボリューム２２に供給されるＰＷＭ振幅制御デジタル信号Ｃと、デジタルアンプ・ゲイン制御回路２３に供給されるゲイン制御デジタル信号Ｆとを生成する。

レベルシフト回路２４は、チャージポンプユニット５０から生成される正の電源電圧＋Ｖccと負の電源電圧−Ｖccによって動作して、ΔΣ変調器およびＰＷＭ発生器１４から供給される接地電位ＧＮＤと正の電源電圧＋Ｖccとの間で変化する正電圧が中心のＰＷＭデジタルオーディオ信号Ｂのアナログ振幅を、接地電位ＧＮＤが中心に負の電源電圧−Ｖccと正の電源電圧＋Ｖccとの間で変化するＰＷＭデジタルオーディオ信号に変換する。

ＰＷＭ振幅制御型電子ボリューム２２は、チャージポンプユニット５０から生成される正の電源電圧＋Ｖccと負の電源電圧−Ｖccとによって動作して、レベルシフト回路２４から供給される接地電位ＧＮＤが中心の負の電源電圧−Ｖccと正の電源電圧＋Ｖccとの間で変化するデジタルオーディオ信号のアナログ振幅を、ボリューム制御信号発生回路２１から供給されるＰＷＭ振幅制御デジタル信号Ｃに応答して制御する。

また、ＰＷＭ振幅制御デジタル信号Ｃに応答するＰＷＭ振幅制御型電子ボリューム２２によるＰＷＭデジタルオーディオ信号のアナログ振幅制御のタイミングは、以下に説明されるゲイン制御デジタル信号Ｆに応答するデジタルアンプ・ゲイン制御回路２３によるＰＷＭデジタルオーディオ増幅信号Ｅの電圧振幅制御のタイミングよりも時間的に先行される。このタイミング調整は、ボリューム制御信号発生回路２１からＰＷＭ振幅制御型電子ボリューム２２へのＰＷＭ振幅制御デジタル信号Ｃの供給のタイミングを先行させる一方、ボリューム制御信号発生回路２１からデジタルアンプ・ゲイン制御回路２３へのゲイン制御デジタル信号Ｆの供給のタイミングを遅延することによって実現可能となる。

デジタルアンプ・ゲイン制御回路２３は、ＰＷＭ振幅制御型電子ボリューム２２から供給されるＰＷＭデジタルオーディオ信号を処理するために、可変減衰器２３２を含んでいる。可変減衰器２３２は、直列接続された複数の抵抗Ｒ_１、Ｒ_２…Ｒ_Ｎ−１、Ｒ_Ｎと、直列接続された複数のスイッチＳＷ_１、ＳＷ_２…ＳＷ_Ｎ−１、ＳＷ_Ｎを含み、各抵抗と各スイッチとは並列接続されている。この可変減衰器２３２の複数のスイッチＳＷ_１、ＳＷ_２…ＳＷ_Ｎ−１、ＳＷ_Ｎの各オン・オフの状態は、ボリューム制御信号発生回路２１から供給されるゲイン制御デジタル信号Ｆによって制御される。可変減衰器２３２の複数のスイッチＳＷ_１、ＳＷ_２…ＳＷ_Ｎ−１、ＳＷ_Ｎを全てオン状態に制御することによって、可変減衰器２３２の抵抗値が最小とされるので、負帰還抵抗Ｒ_ＦＢの両端に発生するデジタルアンプ３０のＰＷＭデジタルオーディオ増幅信号Ｅの電圧振幅は最大に制御される。尚、可変減衰器２３２は抵抗値の相違する複数の抵抗を並列接続して、並列接続の複数の抵抗に複数のスイッチを直列接続して、使用する抵抗をスイッチで選択することも可能である。

《デジタルアンプ》
デジタルアンプ３０は、チャージポンプユニット５０からの正の電源電圧＋Ｖccと負の電源電圧−Ｖccとによって動作して、デジタルアンプ・ゲイン制御回路２３から供給されるＰＷＭデジタルオーディオ信号を増幅する。このデジタルアンプ３０は、ハイサイド出力デバイス３１のＰチャンネルＭＯＳトランジスタと、ローサイド出力デバイス３２のＮチャンネルＭＯＳトランジスタと、ゲートドライバ３３と、差動増幅器３４と、閉ループ特性設定回路３５とを含んでいる。デジタルアンプ３０の電圧ゲインは、デジタルアンプ・ゲイン制御回路２３の可変減衰器２３２の可変抵抗値Ｒ_ATTと負帰還抵抗Ｒ_ＦＢの比−Ｒ_ＦＢ／Ｒ_ATTによって決定される。

差動増幅器３４の反転入力端子と非反転入力端子とはデジタルアンプ・ゲイン制御回路２３の出力端子と接地電位ＧＮＤにそれぞれ接続され、差動増幅器３４の出力端子はゲートドライバ３３の入力端子に接続されて、ゲートドライバ３３の第１出力端子と第２出力端子とはそれぞれハイサイド出力デバイス３１のゲート端子とローサイド出力デバイス３２のゲート端子と接続されている。また、差動増幅器３４の非反転入力端子と出力端子との間には、閉ループ特性設定回路３５が接続されている。ハイサイド出力デバイス３１のソース端子とローサイド出力デバイス３２のソース端子とはそれぞれ正の電源電圧＋Ｖccと負の電源電圧−Ｖccと接続され、ハイサイド出力デバイス３１のドレイン端子とローサイド出力デバイス３２のドレイン端子とは共通にローパスフィルタＬＰＦの入力端子に接続される。またハイサイド出力デバイス３１のドレイン端子とローサイド出力デバイス３２のドレイン端子との共通接続点と差動増幅器３４の反転入力端子との間には、負帰還抵抗Ｒ_ＦＢが接続されている。デジタルアンプ３０の出力の高周波のＰＷＭキャリア周波数を抑圧するためローパスフィルタＬＰＦは、インダクター３６と容量３７とを含んでいる。インダクター３６の一端はハイサイド出力デバイス３１のドレイン端子とローサイド出力デバイス３２のドレイン端子との共通接続点と接続され、インダクター３６の他端は容量３７の一端とヘッドフォンやスピーカー等の負荷４０の一端とに接続され、容量３７の他端と負荷４０の他端とは接地電位ＧＮＤに接続される。このように、ヘッドフォンやスピーカー等の負荷４０は、ＯＣＬ(出力コンデンサレス：Output Condenser Less)方式でデジタルアンプ３０のハイサイド出力デバイス３１とローサイド出力デバイス３２とによってローパスフィルタＬＰＦを介して直流的に駆動されることが可能となる。従って、出力コンデンサを使用した場合よりも、ＯＣＬ方式の採用によって数１０Ｈｚ以下の低周波数領域のオーディオ再生特性の改善が可能となる。尚、デジタルアンプ３０のローパスフィルタＬＰＦのインダクター３６と容量３７は、半導体集積回路１００の外部部品としてポータブル用途のオーディオ機器の配線基板に実装されている。

更にデジタルアンプ３０の正の電源電圧＋Ｖccと負の電源電圧−Ｖccとの間には、電源パンピィング等の電源雑音を低減するための外部部品容量６０が接続されている。

《チャージポンプユニット》
チャージポンプユニット５０は、ポータブル用途のオーディオ機器のバッテリーの正の動作電圧Ｖｏｐが供給されることによって、正の電源電圧＋Ｖccと負の電源電圧−Ｖccを生成する正負電源電圧生成器として動作する。チャージポンプユニット５０は、スイッチング制御される６個のスイッチＳＷ１〜ＳＷ６と、４個の容量Ｃ１〜Ｃ４とを含んでいる。第１スイッチＳＷ１の一端と第２スイッチＳＷ２の一端にそれぞれ正の動作電圧Ｖｏｐと接地電位ＧＮＤとが供給され、第１スイッチＳＷ１の他端は第１容量Ｃ１の一端と第３スイッチＳＷ３の一端とに接続され、第２スイッチＳＷ２の他端は第２容量Ｃ２の一端と第４スイッチＳＷ４の一端とに接続され、第１容量Ｃ１の他端と第２容量Ｃ２の他端との共通接続点は第５スイッチＳＷ５の一端と第６スイッチＳＷ６の一端とに接続されている。

第３スイッチＳＷ３の他端と第６スイッチＳＷ６の他端と第３容量Ｃ３の一端との共通接続点からは正の電源電圧＋Ｖccが生成され、第３容量Ｃ３の他端と第４容量Ｃ４の他端の共通接続点は接地電位ＧＮＤに接続され、第４スイッチＳＷ４の他端と第４容量Ｃ４の一端との共通接続点からは負の電源電圧−Ｖccが生成される。

チャージポンプユニット５０から生成される正の電源電圧＋Ｖccはデジタル信号処理ユニット１０と電子ボリュームユニット２０とデジタルアンプ３０とに供給される一方、チャージポンプユニット５０から生成される負の電源電圧−Ｖccは電子ボリュームユニット２０とデジタルアンプ３０とに供給される。

尚、特に限定されるものではないが、第１容量Ｃ１と第２容量Ｃ２と第３容量Ｃ３と第４容量Ｃ４との各容量は半導体集積回路１００の外部容量とされる一方、第１スイッチＳＷ１と第２スイッチＳＷ２と第３スイッチＷＳ３と第４スイッチＳＷ４と第５スイッチＳＷ５と第６スイッチＳＷ６の各スイッチは半導体集積回路１００の内部で構成されるスイッチとされている。

《チャージポンプユニットの入力側容量の充電サイクル》
図２は、図１に示した本発明の実施の形態１によるデジタル増幅器を内蔵する半導体集積回路１００に含まれるチャージポンプユニット５０の入力側の第１容量Ｃ１と第２容量Ｃ２との充電サイクルの動作を説明する図である。

図２に示すように、この入力側容量の充電サイクルでは、図２に示されていないチャージポンプ駆動クロック信号に応答して、第１スイッチＳＷ１と第２スイッチＳＷ２と第６スイッチＳＷ６とはオン状態に制御され、第３スイッチＳＷ３と第４スイッチＳＷ４と第５スイッチＳＷ５とはオフ状態に制御される。従って、チャージポンプユニット５０の入力側の第１容量Ｃ１と第２容量Ｃ２とは、正の動作電圧Ｖｏｐと接地電位ＧＮＤとの間の電圧によって充電される。入力側の第１容量Ｃ１の容量値と第２容量Ｃ２の容量値とが等しく設定されているので、例えば、正の動作電圧Ｖｏｐの電圧が１．８Ｖすると、第１容量Ｃ１の両端間には０．９Ｖの充電電圧が供給され、第２容量Ｃ２の両端間にも０．９Ｖの充電電圧が供給されように動作する。更に、この期間には、第６スイッチＳＷ６もオン状態に制御されているので、第２容量Ｃ２の電荷の一部が、第３容量Ｃ３に移動する。

尚、特に限定されるものではないが、例えば、チャージポンプユニット５０の駆動クロックはデューティ固定の３８４ｋＨｚのクロック周波数に設定される一方、デジタルアンプ３０のＰＷＭ出力信号は７６８ｋHzの周波数のキャリアが変調されたものである。

また、特に限定されるものではないが、チャージポンプユニット５０に供給されるチャージポンプ駆動クロック信号は、ゲートドライバ３３の第１出力端子の第１駆動出力信号と第２出力端子の第２駆動出力信号とのいずれか一方か両者とされることが可能となる。この場合には、チャージポンプ駆動クロック信号に応答して、チャージポンプユニット５０が入力側容量の充電サイクルに制御される期間では、デジタルアンプ３０のハイサイド出力デバイス３１がオンとされる。

《チャージポンプユニットの出力側容量の充電サイクル》
図３は、図１に示した本発明の実施の形態１によるデジタル増幅器を内蔵する半導体集積回路１００に含まれるチャージポンプユニット５０の出力側の第３容量Ｃ３と第４容量Ｃ４との充電サイクルの動作を説明する図である。

図３に示すように、この出力側容量の充電サイクルでは、図２に示されていないチャージポンプ駆動クロック信号に応答して、第１スイッチＳＷ１と第２スイッチＳＷ２と第６スイッチＳＷ６とはオフ状態に制御され、第３スイッチＳＷ３と第４スイッチＳＷ４と第５スイッチＳＷ５とはオン状態に制御される。従って、第３スイッチＳＷ３と第５スイッチＳＷ５とを介して入力側の第１容量Ｃ１の両端間の充電電圧が出力側の第３容量Ｃ３の両端間に供給され、第４スイッチＳＷ４と第５スイッチＳＷ５とを介して入力側の第２容量Ｃ２の両端間の充電電圧が出力側の第４容量Ｃ４の両端間に供給される。第３容量Ｃ３の他端と第４容量Ｃ４の他端の共通接続点は接地電位ＧＮＤに接続されているので、第３スイッチＳＷ３の他端と第６スイッチＳＷ６の他端と第３容量Ｃ３の一端との共通接続点からは略＋０．９Ｖの正の電源電圧＋Ｖccが生成され、第４スイッチＳＷ４の他端と第４容量Ｃ４の一端との共通接続点からは略−０．９Ｖの負の電源電圧−Ｖccが生成される。

尚、特に限定されるものではないが、例えば、チャージポンプユニット５０の駆動クロックはデューティ固定の３８４ｋＨｚのクロック周波数に設定される一方、デジタルアンプ３０のＰＷＭ出力信号は７６８ｋHzの周波数のキャリアが変調されたものである。更に、デジタルアンプ３０のローパスフィルタＬＰＦのインダクター３６の回生電流に起因するデジタル増幅器の電源変動は、チャージポンプユニット５０の出力側容量Ｃ３、Ｃ４の充電サイクルで吸収される。

また、特に限定されるものではないが、チャージポンプユニット５０に供給されるチャージポンプ駆動クロック信号は、ゲートドライバ３３の第１出力端子の第１駆動出力信号と第２出力端子の第２駆動出力信号とのいずれか一方か両者とされることが可能となる。この場合には、チャージポンプ駆動クロック信号に応答して、チャージポンプユニット５０が出力側容量の充電サイクルに制御される期間では、デジタルアンプ３０のローサイド出力デバイス３２がオンとされる。

《チャージポンプユニットとデジタルアンプとローパスフィルタの動作》
図４は、図１に示した本発明の実施の形態１によるデジタル増幅器を内蔵する半導体集積回路１００に含まれるチャージポンプユニット５０とデジタルアンプ３０とローパスフィルタＬＰＦの動作を説明する図である。

また更に図４は、チャージポンプユニット５０の入力側容量の充電サイクルの期間に、ローパスフィルタＬＰＦの容量３７の一端とスピーカー負荷４０の一端とからインダクター３６とハイサイド出力デバイス３１を介して正の電源電圧＋Ｖccへ向かって流れる回生電流に起因する正の電源電圧の変動がチャージポンプユニット５０によって吸収される様子を示す図でもある。図４の説明を行う前に、回生電流が流れる理由を、以下に説明する。

図５は、図１に示した本発明の実施の形態１によるデジタル増幅器を内蔵する半導体集積回路１００に含まれるデジタルアンプ３０のハイサイド出力デバイス３１のドレイン端子とローサイド出力デバイス３２のドレイン端子との共通接続点であるデジタルアンプ３０の出力端子におけるＰＷＭデジタルオーディオ増幅出力信号Ｖｏｕｔと、ローパスフィルタＬＰＦの出力端子におけるアナログオーディオ増幅出力信号Ｖｓｐの波形を示す図である。

図５に示したように、ハイサイド出力デバイス３１がオン状態の期間ではＰＷＭデジタルオーディオ増幅出力信号Ｖｏｕｔはハイレベルの正の電源電圧＋Ｖccの電圧レベルに設定される一方、ローサイド出力デバイス３２がオン状態の期間にＰＷＭデジタルオーディオ増幅出力信号Ｖｏｕｔはローレベルの負の電源電圧−Ｖccの電圧レベルに設定される。

更に図５に示したように、ハイサイド出力デバイス３１のオン状態の期間がローサイド出力デバイス３２のオン状態の期間よりも長時間である場合には、ローパスフィルタＬＰＦの出力端子におけるアナログオーディオ増幅出力信号Ｖｓｐの電圧レベルはハイレベルの正の電源電圧＋Ｖccに近い電圧レベル設定される。逆にハイサイド出力デバイス３１のオン状態の期間がローサイド出力デバイス３２のオン状態の期間よりも短時間の場合には、ローパスフィルタＬＰＦの出力端子におけるアナログオーディオ増幅出力信号Ｖｓｐの電圧レベルはローレベルの負の電源電圧−Ｖccに近い電圧レベル設定される。

従って、図５に示したように、ハイサイド出力デバイス３１のオン状態の期間がローサイド出力デバイス３２のオン状態の期間よりも短時間の場合には、アナログオーディオ増幅出力信号Ｖｓｐの電圧レベルは、接地電圧ＧＮＤよりも低い負電圧となる。

アナログオーディオ増幅出力信号Ｖｓｐの電圧レベルが接地電圧ＧＮＤよりも低い負電圧の期間で長時間オン状態とされるローサイド出力デバイス３２がオン状態の期間においては、図４の実線Ｌ１に示すようにローパスフィルタＬＰＦの容量３７の一端とスピーカー負荷４０の一端とからインダクター３７とオン状態のローサイド出力デバイス３２を介して負の電源電圧−Ｖccへ向かって通電電流が流れる。しかし、アナログオーディオ増幅出力信号Ｖｓｐの電圧レベルが接地電圧ＧＮＤより低い負電圧の期間でも、ハイサイド出力デバイス３１が短時間オン状態とされる。従って、ハイサイド出力デバイス３１の短時間のオン期間に、図４の破線Ｌ２に示すように上述の通電電流の方向と同一方向で同一電流値の回生電流がローパスフィルタＬＰＦの容量３７の一端とスピーカー負荷４０の一端とからインダクター３７とオン状態のハイサイド出力デバイス３１を介して正の電源電圧＋Ｖccへ向かって流れるものとなる。その結果、回生電流の正の電源電圧＋Ｖccへの流入により、正の電源電圧＋Ｖccが変動するものとなる。これが、デジタルアンプ３０出力ＬＰＦのインダクター３７に蓄積されたエネルギーの電源への流入に起因する電源パンピング(Power Supply Pumping)の発生メカニズムと推測される。

しかしながら、図１に示す本発明の実施の形態１によるデジタル増幅器を内蔵する半導体集積回路１００によれば、図４に示したようにチャージポンプ駆動クロック信号に応答して、チャージポンプユニット５０は入力側容量の充電サイクル期間に制御される。すなわち、第１スイッチＳＷ１と第２スイッチＳＷ２と第６スイッチＳＷ６はオン状態に制御され、第３スイッチＳＷ３と第４スイッチＳＷ４と第５スイッチＳＷ５とはオフ状態に制御される。従って、図４に示すように、回生電流はオン状態の第６スイッチＳＷ６を介してチャージポンプユニット５０の入力側の第２容量Ｃ２に流入することで正の電源電圧＋Ｖccの変動の抑圧が可能となる。尚、この期間には、チャージポンプユニット５０の入力側の第１容量Ｃ１と第２容量Ｃ２とは、図４の実線Ｌ０に示すように、正の動作電圧Ｖｏｐと接地電位ＧＮＤの間の電圧によって充電される。しかし、この時には、回生電流が第１容量Ｃ１と第２容量Ｃ２に流入するので、チャージポンプユニット５０の入力側の第１容量Ｃ１と第２容量Ｃ２の充電のために正の動作電圧Ｖｏｐを供給するポータブル用途のオーディオ機器のバッテリーの消耗が低減されることが可能となる。

尚、特に限定するものではないが、ローパスフィルタＬＰＦを構成するインダクター３６と容量３７とは、半導体集積回路１００の外部に接続される外部部品によって構成されている。

以上説明したように、図１に示す本発明の実施の形態１によるデジタル増幅器を内蔵する半導体集積回路１００を使用することによって、ローパスフィルタＬＰＦのインダクター３６の回生電流に起因する正の電源電圧＋Ｖccの変動の抑圧が可能となった。また、同様のメカニズムによって、以下に述べるようにアナログオーディオ増幅出力信号Ｖｓｐの電圧レベルが接地電圧ＧＮＤより高い正電圧となった場合に発生する負の電源電圧−Ｖccの変動の抑圧も可能となる。その結果、デジタルアンプ３０の正の電源電圧＋Ｖccと負の電源電圧−Ｖccの間に接続された電源パンピィング等の電源雑音を低減するための外部部品容量６０の容量値を従来の４７０μＦの大容量の容量から１０μＦと小さな容量にでき、ポータブル用途のオーディオ機器の配線基板のコストと実装面積を低減することが可能となったものである。

《チャージポンプユニットとデジタルアンプとローパスフィルタのその他の動作》
次に、チャージポンプユニットの動作周波数とデジタル増幅器の動作周波数が異なり、デジタルアンプ３０の出力のデューティのローレベル期間がハイレベル期間より長い状態が長期間継続した場合を考える。

図８は、デジタルアンプ３０の出力のデューティのローレベル期間がハイレベル期間より長い状態が長期間継続した場合での図１に示した本発明の実施の形態１によるデジタル増幅器を内蔵する半導体集積回路１００に含まれるチャージポンプユニット５０とデジタルアンプ３０とローパスフィルタＬＰＦの動作を説明する図である。

この場合には図８に示す実線Ｌ１が負荷電流となり、破線Ｌ２が回生電流となるが、チャージポンプユニット５０が放電状態の場合にも回生電流が破線Ｌ２のように流れる。しかし、回生電流による電荷が第１容量Ｃ１と第３容量Ｃ３に蓄積され、次の充電状態の時には第６スイッチＳＷ６をオン状態に制御することにより第３容量Ｃ３に蓄積された電荷は第２容量Ｃ２に供給されて、正の電源電圧＋Ｖccの変動の抑圧が可能となり、正の動作電圧Ｖｏｐを供給するポータブル用途のオーディオ機器のバッテリーの消耗の軽減が可能となる。

次に、チャージポンプユニットの動作周波数とデジタル増幅器の動作周波数が異なり、デジタル増幅器の出力のデューティのハイレベル期間がローレベル期間より長い状態が長期間継続した場合を考える。

図９は、デジタルアンプ３０の出力のデューティのハイレベル期間がローレベル期間より長い状態が長期間継続した場合での図１に示した本発明の実施の形態１によるデジタル増幅器を内蔵する半導体集積回路１００に含まれるチャージポンプユニット５０とデジタルアンプ３０とローパスフィルタＬＰＦの動作を説明する図である。

この場合には図９に示す実線Ｌ３が負荷電流となり、破線Ｌ４が回生電流となって回生電流は負電源電圧−Ｖccより供給されて、チャージポンプユニットが放電状態の時にも回生電流が破線Ｌ４のように流れる。しかし、回生電流による電荷が第２容量Ｃ２と第４容量Ｃ４とに蓄積され、次の充電状態の時には第６スイッチＳＷ６をオン状態に制御することにより第４容量Ｃ４に蓄積された電荷は第２容量Ｃ２に供給されて、負の電源電圧−Ｖccの変動の抑圧が可能となり、正の動作電圧Ｖｏｐを供給するポータブル用途のオーディオ機器のバッテリーの消耗の軽減が可能となる。

上記の動作によりチャージポンプユニットの動作周波数５０とデジタルアンプ３０の動作周波数が異なり、音声信号の周波数がいかなる場合においても回生電流による正の電源電圧＋Ｖccと負の電源電圧−Ｖccとのいずれかのバンピングを低減することが可能となる。

《電子ボリュームユニットの動作》
図６は、図１に示す本発明の実施の形態１によるデジタル増幅器を内蔵する半導体集積回路１００の電子ボリュームユニット２０内部のＰＷＭ振幅制御型電子ボリューム２２によるＰＷＭデジタルオーディオ信号Ｂのアナログ振幅制御とデジタルアンプ・ゲイン制御回路２３によるＰＷＭデジタルオーディオ増幅信号Ｅの振幅制御の様子を示す図である。

図６に示すよう電子ボリュームユニット２０は、ボリューム制御信号発生回路２１と、ＰＷＭ振幅制御型電子ボリューム２２と、デジタルアンプ・ゲイン制御回路２３と、レベルシフト回路２４とを含んでいる。

ボリューム制御信号発生回路２１はデジタルインターフェースユニット１５から供給されるデジタル制御信号Ｄ１に応答して、ＰＷＭ振幅制御型電子ボリューム２２に供給されるＰＷＭ振幅制御デジタル信号Ｃと、デジタルアンプ・ゲイン制御回路２３に供給されるゲイン制御デジタル信号Ｆとを生成する。

ＰＷＭ振幅制御型電子ボリューム２２は、チャージポンプユニット５０から生成される正の電源電圧＋Ｖccと負の電源電圧−Ｖccとによって動作して、ΔΣ変調器およびＰＷＭ発生器１４からレベルシフト回路２４を介して供給されるＰＷＭデジタルオーディオ信号Ｂのアナログ振幅を、ボリューム制御信号発生回路２１から供給されるＰＷＭ振幅制御デジタル信号Ｃに応答して制御する。従って、図６に示したように、ＰＷＭ振幅制御型電子ボリューム２２の出力端子から得られるＰＷＭデジタルオーディオ出力信号Ｄ２のアナログ振幅は、負の電源電圧−Ｖccと正の電源電圧＋Ｖccの間で調整可能とされたものである。

一方、デジタルアンプ・ゲイン制御回路２３は、ＰＷＭ振幅制御型電子ボリューム２２から供給されるＰＷＭデジタルオーディオ出力信号Ｄ２を処理するために、可変減衰器２３２を含んでいる。この可変減衰器２３２は、直列接続の複数の抵抗Ｒ_１、Ｒ_２…Ｒ_Ｎ−１、Ｒ_Ｎと、直列接続の複数のスイッチＳＷ_１、ＳＷ_２…ＳＷ_Ｎ−１、ＳＷ_Ｎを含んでいる。この可変減衰器２３２の複数のスイッチＳＷ_１、ＳＷ_２…ＳＷ_Ｎ−１、ＳＷ_Ｎの各オン・オフの状態は、ボリューム制御信号発生回路２１から供給されるゲイン制御デジタル信号Ｆによって制御される。

例えば、可変減衰器２３２の複数のスイッチＳＷ_１、ＳＷ_２…ＳＷ_Ｎ−１、ＳＷ_Ｎを全てオフ状態に制御すると、可変減衰器２３２の抵抗値が最大とされるので、負帰還抵抗Ｒ_ＦＢの両端に発生するデジタルアンプ３０のＰＷＭデジタルオーディオ増幅信号Ｅの電圧振幅は最小に制御される。

上述したように、ＰＷＭ振幅制御デジタル信号Ｃに応答するＰＷＭ振幅制御型電子ボリューム２２によるＰＷＭデジタルオーディオ信号Ｂのアナログ振幅制御のタイミングは、ゲイン制御デジタル信号Ｆに応答するデジタルアンプ・ゲイン制御回路２３によるＰＷＭデジタルオーディオ増幅信号Ｅの電圧振幅制御のタイミングよりも時間的に先行される。その結果、ボリューム調整のためのデジタル制御信号の変化に応答してオーディオ信号が急激に変化することに起因するポップノイズ(ポップ音)を低減することが可能となる。

図７は、図１に示す本発明の実施の形態１によるデジタル増幅器を内蔵する半導体集積回路１００の電子ボリュームユニット２０を使用することによってポップ音が低減される様子を示す図である。

図７の上部には、ゲイン変更の前後のデジタル信号処理ユニット１０のΔΣ変調器およびＰＷＭ発生器１４から生成されるＰＷＭデジタルオーディオ信号Ｂの波形が示されている。

図７の中央には、図１に示す電子ボリュームユニット２０においてＰＷＭ振幅制御型電子ボリューム２２を使用せずにデジタルアンプ・ゲイン制御回路２３のみを使用した場合のデジタルアンプ３０のＰＷＭデジタルオーディオ増幅信号Ｅの波形が示されている。

図７の下部には、図１に示す電子ボリュームユニット２０においてＰＷＭ振幅制御型電子ボリューム２２とデジタルアンプ・ゲイン制御回路２３の両者を使用してＰＷＭ振幅制御デジタル信号Ｃに応答するＰＷＭ振幅制御型電子ボリューム２２によるアナログ振幅制御のタイミングを、ゲイン制御デジタル信号Ｆに応答するデジタルアンプ・ゲイン制御回路２３による電圧振幅制御のタイミングよりも時間的に先行した場合のデジタルアンプ３０のＰＷＭデジタルオーディオ増幅信号Ｅの波形が示されている。

図７の中央に示す場合には、ゲイン制御デジタル信号Ｆに応答するゲイン変更よりも先行したＰＷＭ振幅制御デジタル信号Ｃに応答する電子ボリュームの変更が存在しないので、ゲイン制御デジタル信号Ｆの変化に応答してＰＷＭデジタルオーディオ増幅信号Ｅの急激な変化に起因するポップ音が発生するものである。

それに対して、図１に示す本発明の実施の形態１によるデジタル増幅器を内蔵する半導体集積回路１００の電子ボリュームユニット２０を使用した図７の下部に示した場合には、ゲイン制御デジタル信号Ｆに応答するゲイン変更よりも先行したＰＷＭ振幅制御デジタル信号Ｃに応答する電子ボリュームの変更による振幅の縮小が存在するので、ゲイン制御デジタル信号Ｆの変化に応答するＰＷＭデジタルオーディオ増幅信号Ｅの急激な変化に起因するポップ音が低減されるものである。

以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、デジタルアンプ３０の正の電源電圧＋Ｖccと負の電源電圧−Ｖccとの間には、電源パンピィング等の電源雑音を低減するための単一の外部部品容量６０を接続するのではなく、正の電源電圧＋Ｖccと接地電位ＧＮＤとの間に第１容量を接続して接地電位ＧＮＤと負の電源電圧−Ｖccとの間に第２容量を接続することも可能である。

更に、図１に示したデジタル信号処理ユニット１０のΔΣ変調器およびＰＷＭ発生器１４は、ΔΣ変調器およびＰＤＭ発生器に置換されることが可能であり、また電子ボリュームユニット２０のＰＷＭ振幅制御型電子ボリューム２２は、ＰＤＭ振幅制御型電子ボリュームに置換されることが可能である。

また更に、デジタルアンプ３０のハイサイド出力デバイス３１とローサイド出力デバイス３２はそれぞれ、ＰチャンネルＭＯＳトランジスタとＮチャンネルＭＯＳトランジスタとに限定されるものではなく、ＰＮＰバイポーラトランジスタとＮＰＮバイポーラトランジスタに置換することが可能である。

更にデジタルアンプ３０の出力の高周波のＰＷＭキャリア周波数を抑圧するためローパスフィルタＬＰＦのインダクター３６と容量３７とは、半導体集積回路１００の半導体チップを内蔵する封止樹脂パッケージの内部に内蔵したシステムインパッケージ(ＳＩＰ)の形態とすることも可能である。

１００…半導体集積回路
１０…デジタル信号処理ユニット
１１…ＰＣＭデジタルオーディオ信号
１２…オーバーサンプリングフィルタ
１３…オーディオ信号処理回路
１３Ａ…デジタル電子ボリューム
１４…ΔΣ変調器およびＰＷＭ発生器
１５デジタルインターフェースユニット
２０…電子ボリュームユニット
２１…ボリューム制御信号発生回路
２２…ＰＷＭ振幅制御型電子ボリューム
２３…デジタルアンプ・ゲイン制御回路
２４…レベルシフト回路
２３２…可変減衰器
Ｒ_１、Ｒ_２…Ｒ_Ｎ−１、Ｒ_Ｎ…複数の抵抗
ＳＷ_１、ＳＷ_２…ＳＷ_Ｎ−１、ＳＷ_Ｎ…複数のスイッチ
３０…デジタルアンプ
３１…ハイサイド出力デバイス
３２…ローサイド出力デバイス
３３…ゲートドライバ
ＬＰＦ…ローパスフィルタ
３６…インダクター
３７…容量
Ｒ_ＦＢ…負帰還抵抗
４０…負荷
５０…チャージポンプユニット
ＳＷ１…第１スイッチ
ＳＷ２…第２スイッチ
ＳＷ３…第３スイッチ
ＳＷ４…第４スイッチ
ＳＷ５…第５スイッチ
ＳＷ６…第６スイッチ
Ｃ１…第１容量
Ｃ２…第２容量
Ｃ３…第３容量
Ｃ４…第４容量
＋Ｖcc…正の電源電圧
−Ｖcc…負の電源電圧
Ｖｏｐ…正の動作電圧
ＧＮＤ…接地電位ＧＮＤ
６０…容量

Claims (21)

1. ハイサイド出力デバイスとローサイド出力デバイスとドライバとを含むデジタル増幅器と、
   正の動作電圧が供給されることによって、前記デジタル増幅器に供給される正の電源電圧と負の電源電圧を生成するチャージポンプユニットを具備する半導体集積回路であって、
   前記デジタル増幅器の前記ドライバは、前記正の電源電圧と前記負の電源電圧とによって動作するものであり、前記ドライバの第１出力端子と第２出力端子とは前記ハイサイド出力デバイスの制御入力端子と前記ローサイド出力デバイスの制御入力端子とにそれぞれ接続されて、前記ハイサイド出力デバイスの出力電流経路は前記正の電源電圧と前記デジタル増幅器の出力端子との間に接続され、前記ローサイド出力デバイスの出力電流経路は前記デジタル増幅器の前記出力端子と前記負の電源電圧との間に接続され、
   前記デジタル増幅器の前記出力端子は、インダクターと容量を含むローパスフィルタと接続可能とされ、
   前記チャージポンプユニットは、スイッチング制御される第１スイッチ乃至第５スイッチと、第１容量乃至第４容量とを含み、
   前記正の動作電圧が前記第１スイッチを介して前記第１容量の一端に供給可能とされ、接地電位が前記第２スイッチを介して前記第２容量の一端に供給可能とされ、前記第１容量の他端と前記第２容量の他端とは第１共通接続点に接続され、
   前記第１容量の前記一端は前記第３スイッチを介して前記第３容量の一端と接続され、前記第２容量の前記一端は前記第４スイッチを介して前記第４容量の一端と接続され、前記第３容量の他端と前記第４容量の他端の第２共通接続点は前記接地電位に接続され、前記第１共通接続点は前記第５スイッチを介して前記第２共通接続点と接続され、
   前記第３容量の前記一端からは前記正の電源電圧が生成可能とされ、前記第４容量の前記一端からは前記負の電源電圧が生成可能とされ、
   前記チャージポンプユニットは、前記第３容量の前記一端と前記第１共通接続点との間に接続された第６スイッチを更に含み、
   前記インダクターとオン状態の前記ハイサイド出力デバイスあるいは前記ローサイド出力デバイスとを介して前記ローパスフィルタの前記容量と前記正の電源電圧あるいは前記負の電源電圧との間に流れる回生電流を、前記チャージポンプユニットの前記第６スイッチをオン状態に制御することによって、前記第２容量によって吸収することを特徴とする半導体集積回路。
2. 請求項１において、
   チャージポンプ駆動クロック信号のレベル変化に応答して、前記チャージポンプユニットは入力側容量の充電サイクルの動作と出力側容量の充電サイクルの動作とを反復するものであり、
   前記入力側容量の充電サイクルでは、前記第１スイッチと前記第２スイッチと前記第６スイッチとがオン状態に制御され、前記第３スイッチと前記第４スイッチと前記第５スイッチとがオフ状態に制御されることによって、前記第１容量の前記一端と前記第２容量の前記一端とに前記正の動作電圧と前記接地電位とがそれぞれ供給され、
   前記出力側容量の充電サイクルでは、前記第１スイッチと前記第２スイッチと前記第６スイッチとがオフ状態に制御され、前記第３スイッチと前記第４スイッチと前記第５スイッチとがオン状態に制御されることによって、前記第３容量の前記一端から前記正の電源電圧が生成可能とされ、前記第４容量の前記一端から前記負の電源電圧が生成可能とされる半導体集積回路。
3. 請求項２において、
   前記入力側容量の充電サイクルで、前記ドライバの前記第１出力端子の第１駆動信号と前記第２出力端子の第２駆動信号によって前記デジタル増幅器の前記ハイサイド出力デバイスと前記ローサイド出力デバイスとはそれぞれオン状態とオフ状態に制御され、
   前記出力側容量の充電サイクルで、前記ドライバの前記第１出力端子の前記第１駆動信号と前記第２出力端子の前記第２駆動信号によって前記デジタル増幅器の前記ハイサイド出力デバイスと前記ローサイド出力デバイスとはそれぞれオフ状態とオン状態に制御される半導体集積回路。
4. 請求項２において、
   前記デジタル増幅器は、差動増幅器と、閉ループ特性設定回路と、負帰還抵抗とを更に含み、
   前記差動増幅器の非反転入力端子は前記接地電位に接続され、前記閉ループ特性設定回路は前記差動増幅器の反転入力端子と出力端子との間に接続され、前記差動増幅器の前記出力端子は前記ドライバの入力端子に接続され、前記負帰還抵抗は前記差動増幅器の前記反転入力端子と前記デジタル増幅器の前記出力端子との間に接続されたことを特徴とする半導体集積回路。
5. 請求項４において、
   前記半導体集積回路は、ボリューム制御信号発生回路と、振幅制御型電子ボリュームと、デジタルアンプ・ゲイン制御回路とを含む電子ボリュームユニットを更に具備して、
   前記ボリューム制御信号発生回路はデジタル制御信号に応答して、前記振幅制御型電子ボリュームに供給される振幅制御デジタル信号と、前記デジタルアンプ・ゲイン制御回路に供給されるゲイン制御デジタル信号とを生成して、
   前記振幅制御型電子ボリュームは、前記正の電源電圧と前記負の電源電圧とによって動作して、前記振幅制御型電子ボリュームの出力から前記デジタルアンプ・ゲイン制御回路の入力に供給されるデジタルオーディオ出力信号のアナログ振幅を、前記振幅制御デジタル信号に応答して、制御して、
   前記デジタルアンプ・ゲイン制御回路は、前記ゲイン制御デジタル信号に応答して前記デジタル増幅器の電圧ゲインを制御することによって前記デジタル増幅器の前記出力端子のデジタルオーディオ増幅出力信号の振幅を制御することを特徴とする半導体集積回路。
6. 請求項５において、
   前記振幅制御デジタル信号に応答する前記振幅制御型電子ボリュームによる前記デジタルオーディオ出力信号の前記アナログ振幅の制御のタイミングは、前記ゲイン制御デジタル信号に応答する前記デジタルアンプ・ゲイン制御回路による前記デジタルオーディオ増幅出力信号の制御のタイミングよりも時間的に先行されることを特徴とする半導体集積回路。
7. 請求項６において、
   前記ボリューム制御信号発生回路から前記振幅制御型電子ボリュームへの前記振幅制御デジタル信号の供給のタイミングを先行させる一方、前記ボリューム制御信号発生回路から前記デジタルアンプ・ゲイン制御回路への前記ゲイン制御デジタル信号の供給のタイミングが遅延されることを特徴とする半導体集積回路。
8. 請求項７において、
   前記デジタルアンプ・ゲイン制御回路は、前記ゲイン制御デジタル信号に応答して前記デジタル増幅器の前記電圧ゲインを制御するために、直列接続された複数の抵抗と直列接続された複数のスイッチとを有する可変減衰器とを含む。
   前記可変減衰器の前記複数のスイッチのオン・オフの状態は、前記ボリューム制御信号発生回路から供給される前記ゲイン制御デジタル信号によって制御されることを特徴とする半導体集積回路。
9. 請求項８において、
   前記半導体集積回路は、デジタル電子ボリュームを内蔵するオーディオ信号処理回路と、ΔΣ変調器およびＰＷＭ／ＰＤＭ発生器と、デジタルインターフェースユニットを含むデジタル信号処理ユニットを更に具備して、
   前記デジタル信号処理ユニットの前記デジタルインターフェースユニットは、前記電子ボリュームユニットの前記ボリューム制御信号発生回路に供給される前記デジタル制御信号を生成するものであり、
   前記オーディオ信号処理回路の前記デジタル電子ボリュームは、前記デジタルインターフェースユニットから供給されるデジタルボリューム制御信号に応答して、デジタルオーディオ信号のデジタル振幅値を制御するものであり、
   前記ΔΣ変調器およびＰＷＭ／ＰＤＭ発生器は、前記オーディオ信号処理回路の出力端子から供給される前記デジタルオーディオ信号に応答して、ＰＷＭ／ＰＤＭデジタルオーディオ信号を生成することを特徴とする半導体集積回路。
10. 請求項１乃至請求項９のいずれかにおいて、
    前記デジタル増幅器に含まれた前記ハイサイド出力デバイスと前記ローサイド出力デバイスとは、前記半導体集積回路に集積化されたＭＯＳトランジスタであることを特徴とする特徴とする半導体集積回路。
11. ハイサイド出力デバイスとローサイド出力デバイスとドライバとを含むデジタル増幅器と、
    正の動作電圧が供給されることによって、前記デジタル増幅器に供給される正の電源電圧と負の電源電圧を生成するチャージポンプユニットを具備する半導体集積回路の動作方法であって、
    前記デジタル増幅器の前記ドライバは、前記正の電源電圧と前記負の電源電圧とによって動作するものであり、前記ドライバの第１出力端子と第２出力端子とは前記ハイサイド出力デバイスの制御入力端子と前記ローサイド出力デバイスの制御入力端子とにそれぞれ接続されて、前記ハイサイド出力デバイスの出力電流経路は前記正の電源電圧と前記デジタル増幅器の出力端子との間に接続され、前記ローサイド出力デバイスの出力電流経路は前記デジタル増幅器の前記出力端子と前記負の電源電圧との間に接続され、
    前記デジタル増幅器の前記出力端子は、インダクターと容量を含むローパスフィルタと接続可能とされ、
    前記チャージポンプユニットは、スイッチング制御される第１スイッチ乃至第５スイッチと、第１容量乃至第４容量とを含み、
    前記正の動作電圧が前記第１スイッチを介して前記第１容量の一端に供給可能とされ、接地電位が前記第２スイッチを介して前記第２容量の一端に供給可能とされ、前記第１容量の他端と前記第２容量の他端とは第１共通接続点に接続され、
    前記第１容量の前記一端は前記第３スイッチを介して前記第３容量の一端と接続され、前記第２容量の前記一端は前記第４スイッチを介して前記第４容量の一端と接続され、前記第３容量の他端と前記第４容量の他端の第２共通接続点は前記接地電位に接続され、前記第１共通接続点は前記第５スイッチを介して前記第２共通接続点と接続され、
    前記第３容量の前記一端からは前記正の電源電圧が生成可能とされ、前記第４容量の前記一端からは前記負の電源電圧が生成可能とされ、
    前記チャージポンプユニットは、前記第３容量の前記一端と前記第１共通接続点との間に接続された第６スイッチを更に含み、
    前記インダクターとオン状態の前記ハイサイド出力デバイスあるいは前記ローサイド出力デバイスとを介して前記ローパスフィルタの前記容量と前記正の電源電圧あるいは前記負の電源電圧との間に流れる回生電流を、前記チャージポンプユニットの前記第６スイッチをオン状態に制御することによって、前記第２容量によって吸収することを特徴とする半導体集積回路の動作方法。
12. 請求項１１において、
    チャージポンプ駆動クロック信号のレベル変化に応答して、前記チャージポンプユニットは入力側容量の充電サイクルの動作と出力側容量の充電サイクルの動作とを反復するものであり、
    前記入力側容量の充電サイクルでは、前記第１スイッチと前記第２スイッチと前記第６スイッチとがオン状態に制御され、前記第３スイッチと前記第４スイッチと前記第５スイッチとがオフ状態に制御されることによって、前記第１容量の前記一端と前記第２容量の前記一端とに前記正の動作電圧と前記接地電位とがそれぞれ供給され、
    前記出力側容量の充電サイクルでは、前記第１スイッチと前記第２スイッチと前記第６スイッチとがオフ状態に制御され、前記第３スイッチと前記第４スイッチと前記第５スイッチとがオン状態に制御されることによって、前記第３容量の前記一端から前記正の電源電圧が生成可能とされ、前記第４容量の前記一端から前記負の電源電圧が生成可能とされる半導体集積回路の動作方法。
13. 請求項１２において、
    前記入力側容量の充電サイクルで、前記ドライバの前記第１出力端子の第１駆動信号と前記第２出力端子の第２駆動信号によって前記デジタル増幅器の前記ハイサイド出力デバイスと前記ローサイド出力デバイスとはそれぞれオン状態とオフ状態に制御され、
    前記出力側容量の充電サイクルで、前記ドライバの前記第１出力端子の前記第１駆動信号と前記第２出力端子の前記第２駆動信号によって前記デジタル増幅器の前記ハイサイド出力デバイスと前記ローサイド出力デバイスとはそれぞれオフ状態とオン状態に制御される半導体集積回路の動作方法。
14. 請求項１２において、
    前記デジタル増幅器は、差動増幅器と、閉ループ特性設定回路と、負帰還抵抗とを更に含み、
    前記差動増幅器の非反転入力端子は前記接地電位に接続され、前記閉ループ特性設定回路は前記差動増幅器の反転入力端子と出力端子との間に接続され、前記差動増幅器の前記出力端子は前記ドライバの入力端子に接続され、前記負帰還抵抗は前記差動増幅器の前記反転入力端子と前記デジタル増幅器の前記出力端子との間に接続されたことを特徴とする半導体集積回路の動作方法。
15. 請求項１４において、
    前記半導体集積回路は、ボリューム制御信号発生回路と、振幅制御型電子ボリュームと、デジタルアンプ・ゲイン制御回路とを含む電子ボリュームユニットを更に具備して、
    前記ボリューム制御信号発生回路はデジタル制御信号に応答して、前記振幅制御型電子ボリュームに供給される振幅制御デジタル信号と、前記デジタルアンプ・ゲイン制御回路に供給されるゲイン制御デジタル信号とを生成して、
    前記振幅制御型電子ボリュームは、前記正の電源電圧と前記負の電源電圧とによって動作して、前記振幅制御型電子ボリュームの出力から前記デジタルアンプ・ゲイン制御回路の入力に供給されるデジタルオーディオ出力信号のアナログ振幅を、前記振幅制御デジタル信号に応答して、制御して、
    前記デジタルアンプ・ゲイン制御回路は、前記ゲイン制御デジタル信号に応答して前記デジタル増幅器の電圧ゲインを制御することによって前記デジタル増幅器の前記出力端子のデジタルオーディオ増幅出力信号の振幅を制御することを特徴とする半導体集積回路の動作方法。
16. 請求項１５において、
    前記振幅制御デジタル信号に応答する前記振幅制御型電子ボリュームによる前記デジタルオーディオ出力信号の前記アナログ振幅の制御のタイミングは、前記ゲイン制御デジタル信号に応答する前記デジタルアンプ・ゲイン制御回路による前記デジタルオーディオ増幅出力信号の制御のタイミングよりも時間的に先行されることを特徴とする半導体集積回路の動作方法。
17. 請求項１６において、
    前記ボリューム制御信号発生回路から前記振幅制御型電子ボリュームへの前記振幅制御デジタル信号の供給のタイミングを先行させる一方、前記ボリューム制御信号発生回路から前記デジタルアンプ・ゲイン制御回路への前記ゲイン制御デジタル信号の供給のタイミングが遅延されることを特徴とする半導体集積回路の動作方法。
18. 請求項１７において、
    前記デジタルアンプ・ゲイン制御回路は、前記ゲイン制御デジタル信号に応答して前記デジタル増幅器の前記電圧ゲインを制御するために、直列接続された複数の抵抗と直列接続された複数のスイッチとを有する可変減衰器とを含む。
    前記可変減衰器の前記複数のスイッチのオン・オフの状態は、前記ボリューム制御信号発生回路から供給される前記ゲイン制御デジタル信号によって制御されることを特徴とする半導体集積回路の動作方法。
19. 請求項１８において、
    前記半導体集積回路は、デジタル電子ボリュームを内蔵するオーディオ信号処理回路と、ΔΣ変調器およびＰＷＭ／ＰＤＭ発生器と、デジタルインターフェースユニットを含むデジタル信号処理ユニットを更に具備して、
    前記デジタル信号処理ユニットの前記デジタルインターフェースユニットは、前記電子ボリュームユニットの前記ボリューム制御信号発生回路に供給される前記デジタル制御信号を生成するものであり、
    前記オーディオ信号処理回路の前記デジタル電子ボリュームは、前記デジタルインターフェースユニットから供給されるデジタルボリューム制御信号に応答して、デジタルオーディオ信号のデジタル振幅値を制御するものであり、
    前記ΔΣ変調器およびＰＷＭ／ＰＤＭ発生器は、前記オーディオ信号処理回路の出力端子から供給される前記デジタルオーディオ信号に応答して、ＰＷＭ／ＰＤＭデジタルオーディオ信号を生成することを特徴とする半導体集積回路の動作方法。
20. 請求項１１乃至請求項１９のいずれかにおいて、
    前記デジタル増幅器に含まれた前記ハイサイド出力デバイスと前記ローサイド出力デバイスとは、前記半導体集積回路に集積化されたＭＯＳトランジスタであることを特徴とする特徴とする半導体集積回路の動作方法。
21. ハイサイド出力デバイスとローサイド出力デバイスとドライバとを含むデジタル増幅器と、
    正の動作電圧が供給されることによって、前記デジタル増幅器に供給される正の電源電圧と負の電源電圧を生成するチャージポンプユニットを具備する半導体集積回路であって、
    前記デジタル増幅器の前記ドライバは、前記正の電源電圧と前記負の電源電圧とによって動作するものであり、前記ドライバの第１出力端子と第２出力端子とは前記ハイサイド出力デバイスの制御入力端子と前記ローサイド出力デバイスの制御入力端子とにそれぞれ接続されて、前記ハイサイド出力デバイスの出力電流経路は前記正の電源電圧と前記デジタル増幅器の出力端子との間に接続され、前記ローサイド出力デバイスの出力電流経路は前記デジタル増幅器の前記出力端子と前記負の電源電圧との間に接続され、
    前記デジタル増幅器の前記出力端子は、インダクターと容量を含むローパスフィルタと接続可能とされ、
    前記チャージポンプユニットは、スイッチング制御される第１スイッチ乃至第５スイッチと、第１容量乃至第４容量とを含み、
    前記正の動作電圧が前記第１スイッチを介して前記第１容量の一端に供給可能とされ、接地電位が前記第２スイッチを介して前記第２容量の一端に供給可能とされ、前記第１容量の他端と前記第２容量の他端とは第１共通接続点に接続され、
    前記第１容量の前記一端は前記第３スイッチを介して前記第３容量の一端と接続され、前記第２容量の前記一端は前記第４スイッチを介して前記第４容量の一端と接続され、前記第３容量の他端と前記第４容量の他端の第２共通接続点は前記接地電位に接続され、前記第１共通接続点は前記第５スイッチを介して前記第２共通接続点と接続され、
    前記第３容量の前記一端からは前記正の電源電圧が生成可能とされ、前記第４容量の前記一端からは前記負の電源電圧が生成可能とされ、
    前記チャージポンプユニットは、前記第３容量の前記一端と前記第１共通接続点との間に接続された第６スイッチを更に含むことを特徴とする半導体集積回路。

Images