CN1797959B - 可消除失真的△-∑脉冲宽度调变的播音装置 - Google Patents
可消除失真的△-∑脉冲宽度调变的播音装置 Download PDFInfo
- Publication number
- CN1797959B CN1797959B CN 200410102713 CN200410102713A CN1797959B CN 1797959 B CN1797959 B CN 1797959B CN 200410102713 CN200410102713 CN 200410102713 CN 200410102713 A CN200410102713 A CN 200410102713A CN 1797959 B CN1797959 B CN 1797959B
- Authority
- CN
- China
- Prior art keywords
- signal
- aforementioned
- pulse width
- width modulation
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明公开了一种可消除失真的Δ-∑脉冲宽度调变的播音装置。该Δ-∑脉冲宽度调变的播音装置包含:一Δ-∑脉冲宽度调变单元,接收一输入信号,并经过Δ-∑脉冲宽度调变后产生一脉冲宽度调变信号;一驱动单元,接收脉冲宽度调变信号,并产生驱动信号;一喇叭单元,接收驱动信号来产生声音;以及一误差值预测单元,接收脉冲宽度调变信号,并根据已事先设定的误差资料来产生一反馈预测信号;其中,Δ-∑脉冲宽度调变单元系接收反馈预测信号作为反馈信号。
Description
技术领域
本发明是关于一种Δ-∑脉冲宽度调变的播音装置,特别是关于一种可消除失真的Δ-∑脉冲宽度调变的播音装置。
背景技术
图1显示公知的Δ-∑脉冲宽度调变(sigma-delta PWM)的播音装置10。一般的Δ-∑脉冲宽度调变的播音装置10包含一Δ-∑脉冲宽度调变单元11、一驱动单元12、以及一喇叭单元13。Δ-∑脉冲宽度调变单元11接收输入数据后,产生PWM信号y,该PWM信号y为1、0或-1的序列资料。驱动单元12接收PWM信号y后,产生模拟输出信号AUDP与AUDN来驱动喇叭单元13产生声音。
图2为一般Δ-∑脉冲宽度调变单元11的电路。该Δ-∑脉冲宽度调变单元11是用来根据一输入信号产生一序列的PWM信号y,同时将PWM信号y反馈,藉以调整Δ-∑脉冲宽度调变的播音装置10的输出音质。Δ-∑脉冲宽度调变单元11包含四个加法器(adder)111a、111b、111c与111d、二个延迟单元(Delayunit)112a与112b、二个放大器(Amplifier)113a与113b、一限制器(Limiter)114、以及一量化器(Quantizer)115。量化器115接收加法器111c所输出的信号Z0,并在信号Z0大于一临界值(Threshold value)C0时,将PWM信号y设定为1,且在信号Z0小于负临界值C0时,将PWM信号y设定为-1,其余状态均将PWM信号y设定为0。
如图2所示,一般Δ-∑脉冲宽度调变单元11的放大器113a与113b均是直接接收量化器115所输出的PWM信号y作为反馈信号。因此该Δ-∑脉冲宽度调变单元11的反馈值是用理想的输出值,亦即1、0与-1。但是,在实际的情况并不是如此,而是除了1、0、-1的信号之外,仍应包含驱动单元12在不同的负载(loading)下的变形(distortion)或失真(error)。所以理论的信号噪声比(Signal Noise Ratio,SNR)或是总体谐波失真(Total Harmonic Distortion,THD)都可以很好。但是实际的情况却是信号噪声比与总体谐波失真都不好。其原因是因为其反馈信号没有将实际在不同的负载下的变形考虑进去。
图3提出一种利用模拟数字转换器(Analog to Digital Converter,ADC)来产生反馈信号的Δ-∑脉冲宽度调变的播音装置,藉以考虑在不同的实际负载下的反馈信号的变形量,来消除该误差值所造成的失真。如图3所示,该Δ-∑脉冲宽度调变的播音装置30除了包含Δ-∑脉冲宽度调变单元11’、一驱动单元12、以及一喇叭单元13之外,还包含一模拟数字转换器34。模拟数字转换器34用来将驱动单元12的输出信号AUDP与AUDN转换成数字信号,藉以作为Δ-∑脉冲宽度调变单元11’的反馈信号。因此,Δ-∑脉冲宽度调变单元11’并非以理想的PWM信号y作为反馈信号,而是以模拟数字转换器34所产生的实际的输出信号作为反馈信号。所以,该Δ-∑脉冲宽度调变的播音装置30可以消除因驱动单元的输出信号变形所造成的失真。
图4为Δ-∑脉冲宽度调变单元11’的电路图。如该图所示,Δ-∑脉冲宽度调变单元11’所包含的元件与图2的Δ-∑脉冲宽度调变单元11所包含的元件相同,其差异为Δ-∑脉冲宽度调变单元11’的放大器113a与113b接收模拟数字转换器34所产生的实际的输出信号FS作为反馈信号。
但是一般Δ-∑脉冲宽度调变单元的分辨率较高,因此模拟数字转换器亦须具有较高的分辨率(例如16位以上)。但是高分辨率的模拟数字转换器价格相当昂贵,若采用此方式则会导致整体电路成本过高。另一方面,由于一般Δ-∑脉冲宽度调变单元的噪声(noise)较高,以及处理(process)的速度较快,因此模拟数字转换器亦须具有更高的抗噪声能力,与更快的处理速度,如此将造成模拟数字转换器设计的难度提高。所以,若利用模拟数字转换器来消除因驱动单元的输出信号变形所造成的失真,将产生成本过高与设计困难的问题,因此较不可行。
发明内容
针对上述问题,本发明的目的在提供一种Δ-∑脉冲宽度调变的播音装置,藉由查表法或状态机来产生误差信号,来消除因驱动单元的负载效应所产生的误差值。
为此,本发明提出一种可消除失真的Δ-∑脉冲宽度调变装置,该Δ-∑脉冲宽度调变的播音装置包含:一Δ-∑脉冲宽度调变单元,接收一输入信号,并经过Δ-∑脉冲宽度调变后产生一脉冲宽度调变信号;一驱动单元,接收脉冲宽度调变信号,并产生驱动信号;一喇叭单元,接收驱动信号来产生声音;以及一误差值预测单元,接收脉冲宽度调变信号,并根据已事先设定的误差资料来产生一反馈预测信号;其中,Δ-∑脉冲宽度调变单元接收反馈预测信号作为反馈信号。
依此方式,本发明可消除失真的Δ-∑脉冲宽度调变装置,能于各种负载下,适当消除音质的失真。
附图说明
图1显示公知的Δ-∑脉冲宽度调变的播音装置。
图2为公知Δ-∑脉冲宽度调变单元的电路。
图3提出一种利用模拟数字转换器来产生反馈信号的Δ-∑脉冲宽度调变的播音装置。
图4为图3的Δ-∑脉冲宽度调变单元的电路。
图5显示本发明可消除失真的Δ-∑脉冲宽度调变的播音装置。
图6为预期理想的状态AUDP与AUDN的电压值与实际量测的AUDP与AUDN的电压值的关系图,其中横轴为连续脉冲宽度,纵轴为电压值。
图7为对应表的误差修正值。
图8为误差值预测单元的一种实施例。
图9为使用有限状态机来产生反馈预测信号FS的状态变化图。
图10为Δ-∑脉冲宽度调变的脉冲宽度与输入资料范围的统计图,其中横轴为Δ-∑脉冲宽度调变的脉冲宽度,而纵轴为输入资料范围。
图11为只考虑连续三个以内的脉冲宽度的状态图。
具体实施方式
以下参考附图详细说明本发明可消除失真的Δ-∑脉冲宽度调变的播音装置。
图5显示本发明可消除失真的Δ-∑脉冲宽度调变的播音装置。该Δ-∑脉冲宽度调变的播音装置50包含一Δ-∑脉冲宽度调变单元11’、一驱动单元12、一喇叭单元13以及一误差值预测单元54。Δ-∑脉冲宽度调变单元11’、驱动单元12与喇叭单元13的架构与功能与上述的图3的公知Δ-∑脉冲宽度调变的播音装置30相同,不再重复说明。而误差值预测单元54接收Δ-∑脉冲宽度调变单元11’的PWM信号y,并根据已事先储存资料的对应表或已事先设定好输出值的状态机来产生反馈预测信号FS。
图6为预期理想的状态AUDP与AUDN的电压值与实际量测的AUDP与AUDN的电压值的关系图,其中横轴为连续脉冲宽度,纵轴为电压值。如该图所示,实线61与63为预期理想的状态AUDP与AUDN的电压值曲线,虚线62与64为实际量测的AUDP与AUDN的电压值曲线。从每个脉冲宽度的预期理想的状态AUDP的电压值AUDP_I[I]与实际量测的AUDP的电压值AUDP_M[I]会有误差值AUDP_E[I],且误差值:
AUDP_E[I]=AUDP_I[I]-AUDP_M[I] ...(1)
从每个脉冲宽度的预期理想的状态AUDN的电压值AUDN_I[I]与实际量测的AUDN的电压值AUDN_M[I]会有误差值AUDN_E[I],且误差值:
AUDN_E[I]=AUDN_I[I]-AUDN_M[I] ...(2)
之后,将每个误差值标准化,则标准化误差值:
AUDP_E_S[I]=AUDP_E[I]/AUDP_I[I] ...(3)
AUDN_E_S[I]=AUDN_E[I]/AUDN_I[I] ...(4)
接着,计算出每个不同脉冲宽度之间的误差差异值作为对应表的误差修正值,每个脉冲宽度的误差修正值可由下式计算:
AUDP_E_D[I]=AUDP_E_S[I]-AUDP_E_S[I-1] ...(5)
AUDN_E_D[I]=AUDN_E_S[I]-AUDN_E_S[I-1] ...(6)
其中,AUDP_E_S[0]=0且AUDN_E_S[0]=0。图7为对应表的误差修正值。
图8为误差值预测单元的一种实施例。如该图所示,误差值预测单元54包含了四个多工器541a、541b、541c与541d、一误差值对应表542、二个延迟单元543a与543b、一累加器544、两个加法器545a与545b、以及两个乘法器546a与546b。该误差值预测单元54接收序列的PWM信号y,并输出反馈预测信号FS,其中PWM信号y的值为2位信号来表示1、0或-1,亦即y的值为[01]、[00]或[11]。在图8的误差值预测单元54中,y[0]代表PWM信号y的第0位的信号,而y[1]代表PWM信号y的第1位的信号。
多工器541a接收0或累加器544的输出信号S1后,根据PWM信号y[0]来选择0或是信号S1作为连续的脉冲宽度I。亦即,当PWM信号y[0]为0时,多工器541a输出0;而当PWM信号y[0]为1时,多工器541a输出信号S1。延迟单元543a接收连续的脉冲宽度I后,延迟一个工作周期后输出信号S2。累加器544接收延迟单元543a的信号S2后,将信号S2加1后输出为信号S1。误差值对应表542接收脉冲宽度I后,根据脉冲宽度I输出误差修正值AUDP_E_D与AUDN_E_D。多工器541b接收误差修正值AUDP_E_D与AUDN_E_D后,根据PWM信号y[1]来选择误差修正值AUDP_E_D或误差修正值AUDN_E_D作为输出信号S 3。亦即,当PWM信号y[1]为0时,多工器541b输出误差修正值AUDP_E_D;而当PWM信号y[11]为1时,多工器541b输出误差修正值AUDN_E_D。
多工器541c接收0或多工器541b的输出信号S3后,根据PWM信号y[0]来选择0或是信号S3作为误差信号E1。亦即,当PWM信号y[0]为0时,多工器541c输出0;而当PWM信号y[0]为1时,多工器541c输出信号S3。加法器545a将多工器541c的输出信号E1与延迟单元543b的输出信号E4相加后输出信号E2。多工器541d接收0或加法器545a的输出信号E2后,根据PWM信号y[0]来选择0或是信号E2作为误差信号E3。亦即,当PWM信号y[0]为0时,多工器541d输出0;而当PWM信号y[0]为1时,多工器541c输出信号E2。延迟单元543b接收误差信号E3后,延迟一个工作周期后输出信号E4。
接着,若误差值对应表542的资料的位数低于反馈预测信号FS的位数时,可利用一乘法器546b将误差信号E3的位数调整成与反馈预测信号FS的位数相同。例如,该实施例中误差值对应表542的资料的位数为14,而反馈预测信号FS的位数为16,则可将误差信号E3乘上4产生资料E5。同样地,由于PWM信号y只有2位,因此可利用乘法器546a调整成16位的资料y2。最后,该误差值预测单元54利用加法器545b将数据y2减去资料E5即可产生反馈预测信号FS。
例如当误差值对应表542的资料为以下资料时,
AUDP_E_D[1]=0.008
AUDP_E_D[2]=-0.002
AUDP_E_D[3]=-0.0005
AUDN_E_D[1]=-0.008
AUDN_E_D[2]=0.002
AUDN_E_D[3]=0.0005
(1)当PWM信号y为第1个1时,反馈预测信号FS为y+AUDP_E_D[1],亦即FS=1.008。
(2)当PWM信号y为连续第2个1时,反馈预测信号FS为y+AUDP_E_D[1]+AUDP_E_D [2],亦即FS=1.006。
(3)当PWM信号y为连续第3个1时,反馈预测信号FS为y+AUDP_E_D[1]+AUDP_E_D[2]+AUDP_E_D[3],亦即FS=1.0055。
(4)当PWM信号y为第1个-1时,反馈预测信号FS为y+AUDN_E_D[1],亦即FS=-1.008。
(5)当PWM信号y为连续第2个-1时,反馈预测信号FS为y+AUDN_E_D[1]+AUDN_E_D[2],亦即FS=-1.006。
(6)当PWM信号y为连续第3个-1时,反馈预测信号FS为y+AUDN_E_D[1]+AUDN_E_D[2]+AUDN_E_D[3],亦即FS=-1.0055。
图9为使用有限状态机来产生反馈预测信号FS的状态变化图,且每个状态的输出为反馈预测信号FS。如该图所示,该有限状态机90分成两个部分,一个部分是PWM信号y为1,一个部分是PWM信号y为-1。从该状态图可以清楚了解到,只要是PWM信号y为0,状态一定跳回状态S0,且该状态S0的输出00为0,亦即反馈预测信号FS值为0。该状态机90的动作说明如下。
(1)PWM信号y为1的状态变化:当PWM信号y由0变为1时,该状态机的状态由状态S0变化为状态S1,因此该状态机的输出变为01。之后,当PWM信号y还是持续为1时,该状态机的状态由状态S1变化为状态S2、S3、...,直到PWM信号y为0才跳回状态S0。
(2)PWM信号y为-1的状态变化:当PWM信号y由0变为-1时,该状态机的状态由状态S0变化为状态S1’,因此该状态机的输出变为01’。之后,当PWM信号y还是为-1时,该状态机的状态由状态S1’变化为状态S2’、S3’、...,直到PWM信号y为0才跳回状态S0。
因此,只要事先找出适当的输出值01、02、03、...、0N,即可快速对应出反馈预测信号FS。例如当误差值对应表542的资料为以下资料时,
AUDP_E_D[1]=0.008
AUDP_E_D[2]=-0.002
AUDP_E_D[3]=-0.0005
AUDN_E_D[1]=-0.008
AUDN_E_D[2]=0.002
AUDN_E_D[3]=0.0005
则状态机的输出分别为
01=1.008
02=1.006
03=1.0055
01’=-1.008
02’=-1.006
03’=-1.0055
所以,只要根据不同的负载单元设定好误差值对应表542的数据或是状态机的输出值,则可以快速地产生实际的反馈预测信号来消除或降低失真。
图10为Δ-∑脉冲宽度调变的脉冲宽度与输入资料范围的统计图,其中横轴为Δ-∑脉冲宽度调变的连续为1的宽度,而纵轴为输入资料范围(绝对值),且输入资料的范围最大为+32768,最小为-32768。根据计算结果:
(1)输入资料的范围(绝对值)<22000时,Δ-∑脉冲宽度调变<=1的PWM信号y;
(2)输入资料的范围(绝对值)<25500时,Δ-∑脉冲宽度调变<=2的PWM信号y;
(3)输入资料的范围(绝对值)<27500时,Δ-∑脉冲宽度调变<=3的PWM信号y;
(4)输入资料的范围(绝对值)<29500时,Δ-∑脉冲宽度调变<=4的PWM信号y;
这样的意义是当误差值对应表542只储存I=1、2、3、4等四组AUDP_E_D[I]与AUDN_E_D[I]参数时,该A-∑脉冲宽度调变的播音装置可校正的输入资料的范围是+29500与-29500之间,已接近90%的范围,而且脉冲宽度越长其所产生的误差会越小。当然,为了使校正的输入资料的范围能更广泛,亦可储存I=1~15的AUDP_E_D[I]与AUDN_E_D[I]参数来校正所有的输入资料范围。同样地,对于有限状态机90而言,亦可以只设定部份状态即可,并将脉冲宽度超过设定值的情形均跳至同一状态,且该状态的输出为预期理想的状态AUDP与AUDN的电压值。例如图11为只考虑连续三个以内的脉冲宽度的状态图,对于超过三个脉冲宽度的情形均跳至状态S4(S4’),且其输出04(04’)为1(-1)。
虽然本发明已以具体实施例揭示,但其并非用以限定本发明,任何本领域的技术人员,在不脱离本发明的构思和范围的前提下所作出的等同组件的置换,或依本发明专利保护范围所作的等同变化与修饰,皆应仍属本专利涵盖之范畴。
Claims (6)
1.一种可消除失真的Δ-∑脉冲宽度调变的播音装置,其特征在于,包含:
一Δ-∑脉冲宽度调变单元,接收一输入信号,并经过Δ-∑脉冲宽度调变后产生一脉冲宽度调变信号;
一驱动单元,接收前述脉冲宽度调变信号,并产生驱动信号;
一喇叭单元,接收前述驱动信号来产生声音;以及
一误差值预测单元,连接于前述Δ-∑脉冲宽度调变单元,用以接收前述脉冲宽度调变信号,并根据该脉冲宽度调变信号的连续脉冲宽度来输出相对应的误差修正值来产生一反馈预测信号,且该误差修正值储存于一对应表;
其中,前述Δ-∑脉冲宽度调变单元接收前述反馈预测信号作为反馈信号,且前述对应表储存每个连续脉冲宽度所对应的正误差修正值与负误差修正值,并根据所接收的连续脉冲宽度值输出对应的正误差修正值与负误差修正值。
2.如权利要求1所述的可消除失真的Δ-∑脉冲宽度调变的播音装置,其特征在于,前述脉冲宽度调变信号的值为1、0、或-1。
3.如权利要求2所述的可消除失真的Δ-∑脉冲宽度调变的播音装置,其特征在于,前述误差值预测单元为一有限状态机,且该有限状态机是根据前述脉冲宽度调变信号的变化产生预设的输出值作为前述反馈预测信号。
4.如权利要求3所述的可消除失真的Δ-∑脉冲宽度调变的播音装置,其特征在于,前述有限状态机包含下列状态:
状态S0,当前述脉冲宽度调变信号为0时,该有限状态机跳至该状态S0,且输出0作为前述反馈预测信号,且在该状态S0时,当前述脉冲宽度调变信号变为1时,跳至状态S1,而当前述脉冲宽度调变信号变为-1时,跳至状态S1’;
状态S1,输出01作为前述反馈预测信号,且当前述脉冲宽度调变信号保持为1时,跳至状态S2,而当前述脉冲宽度调变信号变为0时,跳至状态S0;
状态S2,输出02作为前述反馈预测信号,且当前述脉冲宽度调变信号保持为1时,跳至状态S3,而当前述脉冲宽度调变信号变为0时,跳至状态S0;
状态S3,输出03作为前述反馈预测信号,且当前述脉冲宽度调变信号保持为1时,跳至状态S4,而当前述脉冲宽度调变信号变为0时,跳至状态S0;
状态S4,输出1作为前述反馈预测信号,且当前述脉冲宽度调变信号保持为1时,保持在该状态S4,而当前述脉冲宽度调变信号变为0时,跳至状态S0;
状态S1’,输出01’作为前述反馈预测信号,且当前述脉冲宽度调变信号保持为-1时,跳至状态S2’,而当前述脉冲宽度调变信号变为0时,跳至状态S0;
状态S2’,输出02’作为前述反馈预测信号,且当前述脉冲宽度调变信号保持为-1时,跳至状态S3’,而当前述脉冲宽度调变信号变为0时,跳至状态S0;
状态S3’,输出03’作为前述反馈预测信号,且当前述脉冲宽度调变信号保持为-1时,跳至状态S4’,而当前述脉冲宽度调变信号变为0时,跳至状态S0;以及
状态S4’,输出-1作为前述反馈预测信号,且当前述脉冲宽度调变信号保持为-1时,保持在该状态S4’,而当前述脉冲宽度调变信号变为0时,跳至状态S0。
5.如权利要求2所述的可消除失真的Δ-∑脉冲宽度调变的播音装置,其特征在于,前述误差值预测单元包含:
一第一多工器,接收资料0与一累加信号,并根据前述脉冲宽度调变信号的最低位来选择0或该累加信号输出一脉冲宽度信号;
一第一延迟单元,接收前述脉冲宽度信号,并延迟一个工作周期后输出一第一延迟信号;
一累加器,接收前述第一延迟信号,并加1后输出前述累加信号;
一第二多工器,接收前述对应表的正误差信号与负误差信号,并根据前述脉冲宽度调变信号的最高位来选择正误差信号或负误差信号输出一第一误差信号;
一第三多工器,接收资料0与前述第一误差信号,并根据前述脉冲宽度调变信号的最低位来选择0或该第一误差信号输出一第二误差信号;
一第一加法器,将前述第二误差信号与一第二延迟信号相加后输出一第三误差信号;
一第四多工器,接收资料0与前述第三误差信号,并根据前述脉冲宽度调变信号的最低位来选择0或该第三误差信号输出一目前误差信号;
一第二延迟单元,接收前述目前误差信号,并延迟一个工作周期后输出前述第二延迟信号;以及
一第二加法器,将前述目前误差信号与前述脉冲宽度调变信号相加后输出前述反馈预测信号。
6.如权利要求5所述的可消除失真的Δ-∑脉冲宽度调变的播音装置,其特征在于,前述误差值预测单元还包含:
一第一乘法器,配置于前述第二加法器与前述第四多工器之间,藉以将前述目前误差信号的位数调整成所需的位数;以及
一第二乘法器,接收前述脉冲宽度调变信号,并将前述脉冲宽度调变信号的位数调整成所需的位数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200410102713 CN1797959B (zh) | 2004-12-23 | 2004-12-23 | 可消除失真的△-∑脉冲宽度调变的播音装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200410102713 CN1797959B (zh) | 2004-12-23 | 2004-12-23 | 可消除失真的△-∑脉冲宽度调变的播音装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1797959A CN1797959A (zh) | 2006-07-05 |
CN1797959B true CN1797959B (zh) | 2012-06-27 |
Family
ID=36818783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200410102713 Expired - Fee Related CN1797959B (zh) | 2004-12-23 | 2004-12-23 | 可消除失真的△-∑脉冲宽度调变的播音装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1797959B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023101347A1 (ko) * | 2021-11-30 | 2023-06-08 | 주식회사 인터엠 | 네트워크 기반 전관 방송에서의 오디오 클록 조정 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101986721B (zh) * | 2010-10-22 | 2014-07-09 | 苏州上声电子有限公司 | 全数字式扬声器装置 |
CN102469645B (zh) * | 2010-11-04 | 2014-04-02 | 恒耀电子股份有限公司 | 发光模块以及发光二极管发光模块的控制装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1476672A (zh) * | 2001-09-28 | 2004-02-18 | 索尼株式会社 | △-∑调制装置和信号放大设备 |
US6822594B1 (en) * | 2003-10-09 | 2004-11-23 | Cirrus Logic, Inc. | Overload protection and stability for high order 1-bit delta-sigma modulators |
-
2004
- 2004-12-23 CN CN 200410102713 patent/CN1797959B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1476672A (zh) * | 2001-09-28 | 2004-02-18 | 索尼株式会社 | △-∑调制装置和信号放大设备 |
US6822594B1 (en) * | 2003-10-09 | 2004-11-23 | Cirrus Logic, Inc. | Overload protection and stability for high order 1-bit delta-sigma modulators |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023101347A1 (ko) * | 2021-11-30 | 2023-06-08 | 주식회사 인터엠 | 네트워크 기반 전관 방송에서의 오디오 클록 조정 |
Also Published As
Publication number | Publication date |
---|---|
CN1797959A (zh) | 2006-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1116333B1 (en) | Correction of nonlinear output distortion in a delta sigma dac | |
EP1703635A1 (en) | Class D amplifier | |
US5719528A (en) | Hearing aid device | |
US10826478B2 (en) | Pulse-width modulation | |
EP2351228A2 (en) | Method and apparatus for dithering in multi-bit sigma-delta digital-to-analog converters | |
US20090238379A1 (en) | Apparatus and method for minimizing quantization noise as muting | |
US9525429B2 (en) | Multi-stage digital-to-analog converter | |
CN1797959B (zh) | 可消除失真的△-∑脉冲宽度调变的播音装置 | |
US8732510B2 (en) | Digital forced oscilation by direct digital synthesis to generate pulse stream having frequency relative to a reference clock signal and to eliminate an off-chip filter | |
CN205160504U (zh) | 基于Sigma-Delta模数转换器的传感器读出电路 | |
US20120194366A1 (en) | Multi-bit digital to analogue converter and a delta-sigma analogue to digital converter | |
CN1909380B (zh) | 开关控制电路、δς调制电路及δς调制式ad转换器 | |
JP4843041B2 (ja) | 変調されたデューティサイクルによるパルス信号の生成 | |
JP4543020B2 (ja) | 複数のdacの加算を用いたデジタル/アナログ変換方法およびシステム | |
US7215272B2 (en) | Schemes to implement multi-level PWM in digital system | |
US6515601B2 (en) | Noise shaper | |
US20160098118A1 (en) | Capacitive touch device and excitation signal generating circuit and method thereof | |
US20040165661A1 (en) | Device and method for digital pulse with modulation | |
JP4531017B2 (ja) | 多用途電流加算を用いたデジタル/アナログ変換方法及びシステム | |
US6323792B1 (en) | Method for correcting analog-to-digital converter (ADC) errors, and apparatus embodying same | |
JPWO2007094255A1 (ja) | D/a変換器 | |
CN1945978B (zh) | 采用积分非线性误差整形的流水线adc | |
US9848264B2 (en) | Audio signal amplification device | |
EP2381578A1 (en) | A sigma delta converter | |
CA2724373A1 (en) | Clock generation using a fractional phase detector |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120627 Termination date: 20161223 |