JPS61129908A - 3逓倍回路 - Google Patents
3逓倍回路Info
- Publication number
- JPS61129908A JPS61129908A JP25111684A JP25111684A JPS61129908A JP S61129908 A JPS61129908 A JP S61129908A JP 25111684 A JP25111684 A JP 25111684A JP 25111684 A JP25111684 A JP 25111684A JP S61129908 A JPS61129908 A JP S61129908A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- signals
- output
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Networks Using Active Elements (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は基準信号の周波数の3倍の周波数信号を得る3
通倍回路に関する。
通倍回路に関する。
この種の回路の最も簡単な従来例を第2図に示す。図中
1は差動増幅部で、入力段トランジスタ2,3.定電流
源4.抵抗5,61電源7゜コンデンサ8を有する。I
Iは入力信号INの3次高調波を取り出すインダクタ9
.キヤ・臂シタ10よりなるタンク回路である。この回
路の欠点としては、出力が矩形波となるため基本波成分
が最も大きく、3次高調波出力のみを取り出すためには
、非常に選択性の良いフィルタを多 ・段設けなければ
ならず、高価となることである。
1は差動増幅部で、入力段トランジスタ2,3.定電流
源4.抵抗5,61電源7゜コンデンサ8を有する。I
Iは入力信号INの3次高調波を取り出すインダクタ9
.キヤ・臂シタ10よりなるタンク回路である。この回
路の欠点としては、出力が矩形波となるため基本波成分
が最も大きく、3次高調波出力のみを取り出すためには
、非常に選択性の良いフィルタを多 ・段設けなければ
ならず、高価となることである。
第2図はPLL(Phase Locked Loop
)を用いた従来技術で、21は位相検波器、22は6倍
周波数の電圧制御発振器、23は分周器、24は水晶共
振子、25はフィルタ用コンデンサで、Sる。
)を用いた従来技術で、21は位相検波器、22は6倍
周波数の電圧制御発振器、23は分周器、24は水晶共
振子、25はフィルタ用コンデンサで、Sる。
この回路の欠点は、PLLを構成するため素子数及び集
積回路としての端子数(4ビン)が多くなり、集積回路
化及びコストの点で不利となることでおる。
積回路としての端子数(4ビン)が多くなり、集積回路
化及びコストの点で不利となることでおる。
C発明の目的〕
本発明は上記実情に鑑みてなされたもので、前述の如き
問題点をなくした簡単でかつ安価な3逓倍回路を提供し
ようとするものである。
問題点をなくした簡単でかつ安価な3逓倍回路を提供し
ようとするものである。
本発明は、90°の位相の異なる信号を得る第1の回路
と、前記信号の振幅が一定となるように自動利得制御す
る第2の回路と、前記信号の2乗信号を得る第3の回路
と、前記2乗した信号を一定比率にて加算する5g4の
回路と、前記第2の回路の出力と第4の回路の出力とを
乗算する第5の回路とを具備し、この第5の回路から前
記第1の回路への入力信号の周波数の3倍の周波数信号
を得るようにしたものである。
と、前記信号の振幅が一定となるように自動利得制御す
る第2の回路と、前記信号の2乗信号を得る第3の回路
と、前記2乗した信号を一定比率にて加算する5g4の
回路と、前記第2の回路の出力と第4の回路の出力とを
乗算する第5の回路とを具備し、この第5の回路から前
記第1の回路への入力信号の周波数の3倍の周波数信号
を得るようにしたものである。
以下図面を参照して本発明の一実施例を説明する。第1
図中31は抵抗R及びコンデンサCよりなる移相回路、
32は上記CRによるOo及び45°信号よりコサイン
及びサイン信号(90°位相のずれた信号)を作成する
回路、33は利得1のアンプ、34は可変利得アンプ、
35は出力比較回路、36は対数増幅器、37は加算(
減算)回路、38は掛算回路である。
図中31は抵抗R及びコンデンサCよりなる移相回路、
32は上記CRによるOo及び45°信号よりコサイン
及びサイン信号(90°位相のずれた信号)を作成する
回路、33は利得1のアンプ、34は可変利得アンプ、
35は出力比較回路、36は対数増幅器、37は加算(
減算)回路、38は掛算回路である。
第1図においてR,Cは位相ンフト用の集積回路内部の
抵抗、コンデンサである。図中aとじ各々のベクトルは
1RI=+1/ωC1であれば、ζは1/〆丁倍、45
°遅れとなるが、通常振幅及び位相はC,Hの絶対値に
より変化する。しかしながら9ベクトルと(ニーζ)ベ
クトルにて考えると、この位相差は90’にてほとんど
変化せず、振幅比のみ変化する。ゆえに90’進相側即
ち(ニー9 )ベクトルを(2)ωt、ζベクトルtl
−−ωtと考えることができる。
抵抗、コンデンサである。図中aとじ各々のベクトルは
1RI=+1/ωC1であれば、ζは1/〆丁倍、45
°遅れとなるが、通常振幅及び位相はC,Hの絶対値に
より変化する。しかしながら9ベクトルと(ニーζ)ベ
クトルにて考えると、この位相差は90’にてほとんど
変化せず、振幅比のみ変化する。ゆえに90’進相側即
ち(ニー9 )ベクトルを(2)ωt、ζベクトルtl
−−ωtと考えることができる。
次にアンプ33の利得が”1″のため、νl=τlにて
信号τlとν鵞を比較器35で比較し、簡単なAGC(
自動利得制御)ルーダを構成して、信号9m’とν鵞′
の振幅値を等しくする。この振幅が等しい90’位相の
異なった信号を、対数増幅器36にてlog (対数)
変換後、2倍して、更にEXP (指数)変換し2乗出
力τ1 、υ2を得る0次に加算回路37で3ν1と−
τ2′の和を求め、この和と信号υ2の掛算を掛算回路
38で行なえば、出カシ0は νG :’+72−(3υt−Vt)上記において vl=回ωt ν2=血ωt 〃 2 v2 =出ωt を代入すると v(1=廁ωt(3(2)2ωを一血2ωt)一方 出3ωt=s11ωt (3cm2ωt−5tn2ωt
)だから、ゆえに入力17I(=ν自(ωを十〇))の
3逓倍された出力を得ることができるものである。
信号τlとν鵞を比較器35で比較し、簡単なAGC(
自動利得制御)ルーダを構成して、信号9m’とν鵞′
の振幅値を等しくする。この振幅が等しい90’位相の
異なった信号を、対数増幅器36にてlog (対数)
変換後、2倍して、更にEXP (指数)変換し2乗出
力τ1 、υ2を得る0次に加算回路37で3ν1と−
τ2′の和を求め、この和と信号υ2の掛算を掛算回路
38で行なえば、出カシ0は νG :’+72−(3υt−Vt)上記において vl=回ωt ν2=血ωt 〃 2 v2 =出ωt を代入すると v(1=廁ωt(3(2)2ωを一血2ωt)一方 出3ωt=s11ωt (3cm2ωt−5tn2ωt
)だから、ゆえに入力17I(=ν自(ωを十〇))の
3逓倍された出力を得ることができるものである。
第1図の回路においては、集積回路の端子数は、入力端
子39と出力端子40の2ビンで済むものである。
子39と出力端子40の2ビンで済むものである。
以上説明した如く本発明によれば、少なし・端子数で3
逓倍回路を構成できるものである。
逓倍回路を構成できるものである。
第1図は本発明の一実施例の回路図、第2図。
第3図は従来の3逓倍回路図である。
31・・・移相回路、32・・・コサイン、サイン信号
作成回路、33・・・利得1のアンプ、34・・・可変
利得アンプ、35・・・出力比較回路、36・・・対数
増幅器、37・・・加算(減算)回路、38・−・掛算
回路。
作成回路、33・・・利得1のアンプ、34・・・可変
利得アンプ、35・・・出力比較回路、36・・・対数
増幅器、37・・・加算(減算)回路、38・−・掛算
回路。
Claims (1)
- 90°の位相の異なる信号を得る第1の回路と、前記信
号の振幅が一定となるように自動利得制御する第2の回
路と、前記信号の2乗信号を得る第3の回路と、前記2
乗した信号を一定比率にて加算する第4の回路と、前記
第2の回路の出力と前記第4の回路の出力とを乗算する
第5の回路とを具備し、この第5の回路から前記第1の
回路への入力信号の周波数の3倍の周波数信号を得るよ
うにしたことを特徴とする3逓倍回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25111684A JPS61129908A (ja) | 1984-11-28 | 1984-11-28 | 3逓倍回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25111684A JPS61129908A (ja) | 1984-11-28 | 1984-11-28 | 3逓倍回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61129908A true JPS61129908A (ja) | 1986-06-17 |
JPH0323008B2 JPH0323008B2 (ja) | 1991-03-28 |
Family
ID=17217889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25111684A Granted JPS61129908A (ja) | 1984-11-28 | 1984-11-28 | 3逓倍回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61129908A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005295542A (ja) * | 2004-04-02 | 2005-10-20 | Tektronix Inc | 直線性補償回路 |
US11929723B2 (en) | 2019-03-11 | 2024-03-12 | Mitsubishi Electric Corporation | Phase-variable frequency multiplier and antenna device |
-
1984
- 1984-11-28 JP JP25111684A patent/JPS61129908A/ja active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005295542A (ja) * | 2004-04-02 | 2005-10-20 | Tektronix Inc | 直線性補償回路 |
US11929723B2 (en) | 2019-03-11 | 2024-03-12 | Mitsubishi Electric Corporation | Phase-variable frequency multiplier and antenna device |
Also Published As
Publication number | Publication date |
---|---|
JPH0323008B2 (ja) | 1991-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20020135417A1 (en) | Gm-C tuning circuit with filter configuration | |
JP2002507073A (ja) | 直接変換チューナicのオフセット補正 | |
JPH08167861A (ja) | 中間周波数に変換された信号の影像信号除去装置 | |
US4430626A (en) | Networks for the log domain | |
US4039930A (en) | Remotely controlled phase shifting circuit | |
US3821652A (en) | Square to sine converter | |
Lahiri | Low-frequency quadrature sinusoidal oscillators using current differencing buffered amplifiers | |
US6005419A (en) | Apparatus and method for harmonic reduction in a direct digital synthesizer | |
JPH02155305A (ja) | フィルタ装置 | |
US4318055A (en) | Digitally controlled phase lock distillator system | |
JPS61129908A (ja) | 3逓倍回路 | |
US5389886A (en) | Quadrature signals frequency doubler | |
US2868981A (en) | Signal processing arrangement | |
US2778940A (en) | Multi-phase oscillator | |
JPH0347006B2 (ja) | ||
Epstein | Synthesis of passive RC networks with gains greater than unity | |
US3419815A (en) | Signal generators with rapid automatic amplitude stabilization | |
US20050195014A1 (en) | Sine wave multiplication circuit and sine wave multiplication method | |
JPS6484903A (en) | Low distortion oscillator | |
Aronhime | Realizations of complex pole all-pass networks | |
JPH0159624B2 (ja) | ||
JPH06204752A (ja) | 周波数変換回路 | |
GB2290916A (en) | Tunable oscillator arrangement | |
JPS6012815B2 (ja) | 位相制御回路 | |
RU2031493C1 (ru) | Широкополосный фазовращатель на 180° а.а.михопаркина |