JPS61129908A - ３逓倍回路 - Google Patents
３逓倍回路Info
- Publication number
- JPS61129908A JPS61129908A JP25111684A JP25111684A JPS61129908A JP S61129908 A JPS61129908 A JP S61129908A JP 25111684 A JP25111684 A JP 25111684A JP 25111684 A JP25111684 A JP 25111684A JP S61129908 A JPS61129908 A JP S61129908A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- signals
- output
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Networks Using Active Elements (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は基準信号の周波数の３倍の周波数信号を得る３
通倍回路に関する。
通倍回路に関する。
この種の回路の最も簡単な従来例を第２図に示す。図中
１は差動増幅部で、入力段トランジスタ２，３．定電流
源４．抵抗５，６１電源７゜コンデンサ８を有する。Ｉ
Ｉは入力信号ＩＮの３次高調波を取り出すインダクタ９
．キヤ・臂シタ１０よりなるタンク回路である。この回
路の欠点としては、出力が矩形波となるため基本波成分
が最も大きく、３次高調波出力のみを取り出すためには
、非常に選択性の良いフィルタを多 ・段設けなければ
ならず、高価となることである。
１は差動増幅部で、入力段トランジスタ２，３．定電流
源４．抵抗５，６１電源７゜コンデンサ８を有する。Ｉ
Ｉは入力信号ＩＮの３次高調波を取り出すインダクタ９
．キヤ・臂シタ１０よりなるタンク回路である。この回
路の欠点としては、出力が矩形波となるため基本波成分
が最も大きく、３次高調波出力のみを取り出すためには
、非常に選択性の良いフィルタを多 ・段設けなければ
ならず、高価となることである。
第２図はＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ
）を用いた従来技術で、２１は位相検波器、２２は６倍
周波数の電圧制御発振器、２３は分周器、２４は水晶共
振子、２５はフィルタ用コンデンサで、Ｓる。
）を用いた従来技術で、２１は位相検波器、２２は６倍
周波数の電圧制御発振器、２３は分周器、２４は水晶共
振子、２５はフィルタ用コンデンサで、Ｓる。
この回路の欠点は、ＰＬＬを構成するため素子数及び集
積回路としての端子数（４ビン）が多くなり、集積回路
化及びコストの点で不利となることでおる。
積回路としての端子数（４ビン）が多くなり、集積回路
化及びコストの点で不利となることでおる。
Ｃ発明の目的〕
本発明は上記実情に鑑みてなされたもので、前述の如き
問題点をなくした簡単でかつ安価な３逓倍回路を提供し
ようとするものである。
問題点をなくした簡単でかつ安価な３逓倍回路を提供し
ようとするものである。
本発明は、９０°の位相の異なる信号を得る第１の回路
と、前記信号の振幅が一定となるように自動利得制御す
る第２の回路と、前記信号の２乗信号を得る第３の回路
と、前記２乗した信号を一定比率にて加算する５ｇ４の
回路と、前記第２の回路の出力と第４の回路の出力とを
乗算する第５の回路とを具備し、この第５の回路から前
記第１の回路への入力信号の周波数の３倍の周波数信号
を得るようにしたものである。
と、前記信号の振幅が一定となるように自動利得制御す
る第２の回路と、前記信号の２乗信号を得る第３の回路
と、前記２乗した信号を一定比率にて加算する５ｇ４の
回路と、前記第２の回路の出力と第４の回路の出力とを
乗算する第５の回路とを具備し、この第５の回路から前
記第１の回路への入力信号の周波数の３倍の周波数信号
を得るようにしたものである。
以下図面を参照して本発明の一実施例を説明する。第１
図中３１は抵抗Ｒ及びコンデンサＣよりなる移相回路、
３２は上記ＣＲによるＯｏ及び４５°信号よりコサイン
及びサイン信号（９０°位相のずれた信号）を作成する
回路、３３は利得１のアンプ、３４は可変利得アンプ、
３５は出力比較回路、３６は対数増幅器、３７は加算（
減算）回路、３８は掛算回路である。
図中３１は抵抗Ｒ及びコンデンサＣよりなる移相回路、
３２は上記ＣＲによるＯｏ及び４５°信号よりコサイン
及びサイン信号（９０°位相のずれた信号）を作成する
回路、３３は利得１のアンプ、３４は可変利得アンプ、
３５は出力比較回路、３６は対数増幅器、３７は加算（
減算）回路、３８は掛算回路である。
第１図においてＲ，Ｃは位相ンフト用の集積回路内部の
抵抗、コンデンサである。図中ａとじ各々のベクトルは
１ＲＩ＝＋１／ωＣ１であれば、ζは１／〆丁倍、４５
°遅れとなるが、通常振幅及び位相はＣ，Ｈの絶対値に
より変化する。しかしながら９ベクトルと（ニーζ）ベ
クトルにて考えると、この位相差は９０’にてほとんど
変化せず、振幅比のみ変化する。ゆえに９０’進相側即
ち（ニー９ ）ベクトルを（２）ωｔ、ζベクトルｔｌ
−−ωｔと考えることができる。
抵抗、コンデンサである。図中ａとじ各々のベクトルは
１ＲＩ＝＋１／ωＣ１であれば、ζは１／〆丁倍、４５
°遅れとなるが、通常振幅及び位相はＣ，Ｈの絶対値に
より変化する。しかしながら９ベクトルと（ニーζ）ベ
クトルにて考えると、この位相差は９０’にてほとんど
変化せず、振幅比のみ変化する。ゆえに９０’進相側即
ち（ニー９ ）ベクトルを（２）ωｔ、ζベクトルｔｌ
−−ωｔと考えることができる。
次にアンプ３３の利得が”１″のため、νｌ＝τｌにて
信号τｌとν鵞を比較器３５で比較し、簡単なＡＧＣ（
自動利得制御）ルーダを構成して、信号９ｍ’とν鵞′
の振幅値を等しくする。この振幅が等しい９０’位相の
異なった信号を、対数増幅器３６にてｌｏｇ （対数）
変換後、２倍して、更にＥＸＰ （指数）変換し２乗出
力τ１ 、υ２を得る０次に加算回路３７で３ν１と−
τ２′の和を求め、この和と信号υ２の掛算を掛算回路
３８で行なえば、出カシ０は νＧ ：’＋７２−（３υｔ−Ｖｔ）上記において ｖｌ＝回ωｔ ν２＝血ωｔ 〃 ２ ｖ２ ＝出ωｔ を代入すると ｖ（１＝廁ωｔ（３（２）２ωを一血２ωｔ）一方 出３ωｔ＝ｓ１１ωｔ （３ｃｍ２ωｔ−５ｔｎ２ωｔ
）だから、ゆえに入力１７Ｉ（＝ν自（ωを十〇））の
３逓倍された出力を得ることができるものである。
信号τｌとν鵞を比較器３５で比較し、簡単なＡＧＣ（
自動利得制御）ルーダを構成して、信号９ｍ’とν鵞′
の振幅値を等しくする。この振幅が等しい９０’位相の
異なった信号を、対数増幅器３６にてｌｏｇ （対数）
変換後、２倍して、更にＥＸＰ （指数）変換し２乗出
力τ１ 、υ２を得る０次に加算回路３７で３ν１と−
τ２′の和を求め、この和と信号υ２の掛算を掛算回路
３８で行なえば、出カシ０は νＧ ：’＋７２−（３υｔ−Ｖｔ）上記において ｖｌ＝回ωｔ ν２＝血ωｔ 〃 ２ ｖ２ ＝出ωｔ を代入すると ｖ（１＝廁ωｔ（３（２）２ωを一血２ωｔ）一方 出３ωｔ＝ｓ１１ωｔ （３ｃｍ２ωｔ−５ｔｎ２ωｔ
）だから、ゆえに入力１７Ｉ（＝ν自（ωを十〇））の
３逓倍された出力を得ることができるものである。
第１図の回路においては、集積回路の端子数は、入力端
子３９と出力端子４０の２ビンで済むものである。
子３９と出力端子４０の２ビンで済むものである。
以上説明した如く本発明によれば、少なし・端子数で３
逓倍回路を構成できるものである。
逓倍回路を構成できるものである。
第１図は本発明の一実施例の回路図、第２図。
第３図は従来の３逓倍回路図である。
３１・・・移相回路、３２・・・コサイン、サイン信号
作成回路、３３・・・利得１のアンプ、３４・・・可変
利得アンプ、３５・・・出力比較回路、３６・・・対数
増幅器、３７・・・加算（減算）回路、３８・−・掛算
回路。
作成回路、３３・・・利得１のアンプ、３４・・・可変
利得アンプ、３５・・・出力比較回路、３６・・・対数
増幅器、３７・・・加算（減算）回路、３８・−・掛算
回路。
Claims (1)
- ９０°の位相の異なる信号を得る第１の回路と、前記信
号の振幅が一定となるように自動利得制御する第２の回
路と、前記信号の２乗信号を得る第３の回路と、前記２
乗した信号を一定比率にて加算する第４の回路と、前記
第２の回路の出力と前記第４の回路の出力とを乗算する
第５の回路とを具備し、この第５の回路から前記第１の
回路への入力信号の周波数の３倍の周波数信号を得るよ
うにしたことを特徴とする３逓倍回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25111684A JPS61129908A (ja) | 1984-11-28 | 1984-11-28 | ３逓倍回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25111684A JPS61129908A (ja) | 1984-11-28 | 1984-11-28 | ３逓倍回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61129908A true JPS61129908A (ja) | 1986-06-17 |
| JPH0323008B2 JPH0323008B2 (ja) | 1991-03-28 |
Family
ID=17217889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25111684A Granted JPS61129908A (ja) | 1984-11-28 | 1984-11-28 | ３逓倍回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61129908A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005295542A (ja) * | 2004-04-02 | 2005-10-20 | Tektronix Inc | 直線性補償回路 |
| US11929723B2 (en) | 2019-03-11 | 2024-03-12 | Mitsubishi Electric Corporation | Phase-variable frequency multiplier and antenna device |
-
1984
- 1984-11-28 JP JP25111684A patent/JPS61129908A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005295542A (ja) * | 2004-04-02 | 2005-10-20 | Tektronix Inc | 直線性補償回路 |
| US11929723B2 (en) | 2019-03-11 | 2024-03-12 | Mitsubishi Electric Corporation | Phase-variable frequency multiplier and antenna device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0323008B2 (ja) | 1991-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020135417A1 (en) | Gm-C tuning circuit with filter configuration | |
| JP2002507073A (ja) | 直接変換チューナｉｃのオフセット補正 | |
| JPH08167861A (ja) | 中間周波数に変換された信号の影像信号除去装置 | |
| US4430626A (en) | Networks for the log domain | |
| US4039930A (en) | Remotely controlled phase shifting circuit | |
| US3821652A (en) | Square to sine converter | |
| Lahiri | Low-frequency quadrature sinusoidal oscillators using current differencing buffered amplifiers | |
| US6005419A (en) | Apparatus and method for harmonic reduction in a direct digital synthesizer | |
| JPH02155305A (ja) | フィルタ装置 | |
| JPS61129908A (ja) | ３逓倍回路 | |
| Jantakun | The configuration of current-mode single-input multi-output, multi-input single-output biquad filter and quadrature oscillator based-on BiCMOS CCCTAs | |
| US5389886A (en) | Quadrature signals frequency doubler | |
| US2868981A (en) | Signal processing arrangement | |
| US2778940A (en) | Multi-phase oscillator | |
| JPH0347006B2 (ja) | ||
| Epstein | Synthesis of passive RC networks with gains greater than unity | |
| US3419815A (en) | Signal generators with rapid automatic amplitude stabilization | |
| US20050195014A1 (en) | Sine wave multiplication circuit and sine wave multiplication method | |
| JPS6484903A (en) | Low distortion oscillator | |
| Aronhime | Realizations of complex pole all-pass networks | |
| JPH0159624B2 (ja) | ||
| JPH06204752A (ja) | 周波数変換回路 | |
| GB2290916A (en) | Tunable oscillator arrangement | |
| JPS6012815B2 (ja) | 位相制御回路 | |
| RU2031493C1 (ru) | Широкополосный фазовращатель на 180° а.а.михопаркина |