KR200439053Y1 - 직렬통신 채널을 이용하여 프로세서와 상호작용하는재설정가능칩이 구비된 장치 및 시스템 - Google Patents

직렬통신 채널을 이용하여 프로세서와 상호작용하는재설정가능칩이 구비된 장치 및 시스템 Download PDF

Info

Publication number
KR200439053Y1
KR200439053Y1 KR2020060030380U KR20060030380U KR200439053Y1 KR 200439053 Y1 KR200439053 Y1 KR 200439053Y1 KR 2020060030380 U KR2020060030380 U KR 2020060030380U KR 20060030380 U KR20060030380 U KR 20060030380U KR 200439053 Y1 KR200439053 Y1 KR 200439053Y1
Authority
KR
South Korea
Prior art keywords
chip
serial communication
resettable
user design
board
Prior art date
Application number
KR2020060030380U
Other languages
English (en)
Inventor
기안도
양우승
김영일
예상영
강창옥
Original Assignee
(주)다이나릿시스템
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)다이나릿시스템 filed Critical (주)다이나릿시스템
Priority to KR2020060030380U priority Critical patent/KR200439053Y1/ko
Application granted granted Critical
Publication of KR200439053Y1 publication Critical patent/KR200439053Y1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0012—High speed serial bus, e.g. IEEE P1394
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Information Transfer Systems (AREA)

Abstract

직렬통신 채널을 이용하여 프로세서와 상호작용하는 재설정가능칩이 구비된 장치가 개시된다. 본 고안의 일측면에 따르면, 사용자 설계 로직이 맵핑된 재설정가능칩; 및 사용자 설계 로직에 상응하는 응용 프로그램을 실행하는 프로세서를 포함하는 컴퓨터와 직렬통신을 수행하기 위한 직렬통신 인터페이스를 포함하되. 응용 프로그램에 의해 컴퓨터로부터 출력되는 직렬신호 데이터는 직렬통신 인터페이스에 의해 병렬신호로 변환되어 사용자 설계 로직으로 전달되는 것을 특징으로 하는 재설정가능칩이 구비된 장치가 제공된다. 본 고안에 따르면, USB 포트, IEEE Std. 1394 포트, 이더넷(Ethernet) 콘넥터, PCI-Express 케이블 콘넥터 등에 의한 고속직렬통신 채널을 사용하여 프로세서가 구비된 컴퓨터 등에 편리하게 장착이 가능한 직렬통신 채널을 이용하여 프로세서와 상호작용하는 재설정가능칩이 구비된 장치 및 그 시스템을 제공할 수 있다.
Figure R2020060030380
재설정가능칩, FPGA, 응용프로그램, IC, 디지털 로직

Description

직렬통신 채널을 이용하여 프로세서와 상호작용하는 재설정가능칩이 구비된 장치 및 시스템{Device having reconfigurable chip for interacting with processor using serial communication channel and system thereof}
도 1은 본 고안의 일 실시예에 따른 직렬통신 채널을 이용하여 프로세서와 상호작용하는 재설정가능칩이 구비된 장치를 이용한 전체 시스템을 개략적으로 도시한 구성도.
도 2는 본 고안의 일 실시예에 따른 컴퓨터 및 칩 보드의 일부 구성의 기능에 따른 기능 블록을 도시한 도면.
도 3은 본 고안의 일 실시예에 따른 칩 보드의 직렬통신 인터페이스의 하드웨어적인 구성을 도시한 도면.
도 4는 본 고안의 일 실시예에 따른 칩 보드가 외부의 주변기기를 지원하는 예시를 도시한 도면.
도 5는 본 고안의 일 실시예에 따른 칩 보드에 프로세서가 구비된 컴퓨터 및 주변장치 보드가 결합된 예시를 도시한 도면.
도 6은 본 고안의 일 실시예에 따른 칩 보드를 포함하는 시스템에서의 사용 예시를 도시한 도면.
<도면의 주요 부분에 대한 부호 설명>
10 : 컴퓨터
30 : 칩 보드
32 : 직렬통신 인터페이스
34 : 기능 블록
36 : 재설정가능칩
38 : 주변장치 커넥터
50 : 주변장치 보드
본 고안은 재설정가능칩이 구비된 장치에 관한 것으로서, 좀 더 상세하게는 직렬통신 채널을 이용하여 프로세서와 상호작용하는 재설정가능칩이 구비된 장치 및 시스템에 관한 것이다.
재설정가능칩은 설계를 재설정할 수 있는 칩으로, 일반적으로 프로그램 가능 게이트 배열(FPGA: Field Programmable Gate Array)이라 칭한다. 재설정가능칩은 이미 설계된 하드웨어를 반도체로 생산하기 직전 최종적으로 하드웨어의 동작 및 성능을 검증하기 위해 제작하는 중간 개발물 형태의 집적 회로(IC)이다. 칩반도체 제조업자 측에서 보면 양산되어 일반적 용도로 사용되므로 범용 IC의 범주에 속하 고, 사용자 측에서 보면 사용자 요구에 맞게 프로그래밍하여 사용할 수 있으므로 주문형 반도체(ASIC) 범주에 속한다.
사용자는 재설정가능칩이 실장 된 보드를 컴퓨터에 장착하고, 컴퓨터의 프로세서에서 수행되는 프로그램으로 재설정가능칩을 원하는 사용자 설계의 디지털로직으로 설정하고, 컴퓨터의 프로세서에서 수행되는 프로그램과 재설정가능칩에 설정된 사용자 설계의 디지털로직을 연동한다.
기존에는 프로세서와 재설정가능칩은 고성능 병렬 버스를 통해 연결된다. 대표적인 예로 개인용 컴퓨터나 워크스테이션에서 제공하는 PCI 버스에 재설정가능칩이 실장 된 하드웨어 보드를 장착하여 사용한다. 이런 경우, 재설정가능칩이 실장 된 하드웨어 보드를 설치하기 위해서는 컴퓨터의 덮개를 제거하고 하드웨어 보드를 장착하는 등의 불편한 점이 있다.
재설정가능칩은 사용자 설계에 의한 디지털로직을 필요에 따라 재설정하여 사용하는 것이며, 재설정가능칩에 내장되는 디지털로직이 주변장치를 추가적으로 필요로 할 경우, 이를 지원하기 어려운 단점이 있다. 통상의 경우는 많이 사용되는 주변장치들을 재설정가능칩이 실장 된 하드웨어 보드에 같이 구현하여 사용한다. 따라서 추가적인 주변장치가 필요할 경우 재설정가능칩을 포함하는 하드웨어 보드를 다시 설계하고 제작해야 된다.
따라서, 본 고안은 상술한 문제점을 해결하기 위해 안출된 것으로서, 설치의 용이함과 추가적인 기능을 쉽게 확장할 수 있는 재설정가능칩이 구비된 장치를 제공하기 위한 것이다.
또한, 본 고안은 고속직렬통신 채널을 사용하여 프로세서가 구비된 컴퓨터 등에 편리하게 장착이 가능한 직렬통신 채널을 이용하여 프로세서와 상호작용하는 재설정가능칩이 구비된 장치 및 그 시스템을 제공하기 위한 것이다.
또한, 본 고안은 커넥터를 통해 필요한 주변장치를 연결하여 사용할 수 있는 재설정가능칩이 구비된 장치를 제공하기 위한 것이다.
본 고안의 다른 목적들은 이하에 서술되는 바람직한 실시예를 통하여 보다 명확해질 것이다.
상술한 목적을 달성하기 위한 본 고안의 일측면에 따르면, 사용자 설계 로직이 맵핑된 재설정가능칩; 및 상기 사용자 설계 로직에 상응하는 응용 프로그램을 실행하는 프로세서를 포함하는 컴퓨터와 직렬통신을 수행하기 위한 직렬통신 인터페이스를 포함하되. 상기 응용 프로그램에 의해 상기 컴퓨터로부터 출력되는 직렬신호 데이터는 상기 직렬통신 인터페이스에 의해 병렬신호로 변환되어 상기 사용자 설계 로직으로 전달되는 것을 특징으로 하는 재설정가능칩이 구비된 장치가 제공된다.
여기서, 상기 사용자 설계 로직에 상응하는 입출력기능을 지원하는 주변장치 와 결합하기 위한 주변장치 커넥터를 더 포함할 수 있으며, 상기 주변장치 커넥터는 핀(pin) 형태로 구현될 수 있다.
또한, 상기 직렬통신 인터페이스는 USB(Universal Serial Bus), IEEE Std. 1394, Ethernet 및 PCI-Express cable solution 중 어느 하나 이상의 인터페이스 방식을 이용할 수 있다.
또한, 상기 직렬통신 인터페이스가 상기 USB에 따른 인터페이스 방식을 이용하는 경우, 상기 컴퓨터의 USB 모듈과 결합하기 위한 USB 커넥터; 및 상기 USB 커넥터를 통해 입력된 상기 직렬신호 데이터를 상기 병렬신호로 변환하기 위한 USB 제어기를 포함할 수 있다.
또한, 상기 직렬통신 인터페이스는 결합된 상기 재설정가능칩이 복수개인 경우, 데이터를 송수신하기 위한 하나의 재설정가능칩을 선택하기 위한 채널 식별 스위치를 더 포함할 수 있다.
또한, 상기 응용 프로그램은 로직 시뮬레이터 및 수치해석 중 하나 이상을 포함할 수 있다.
상술한 목적을 달성하기 위한 본 고안의 다른 측면에 따르면, 응용 프로그램 및 응용 프로그램 인터페이스를 실행하기 위한 프로세서를 포함하는 컴퓨터; 및 사용자 설계 로직이 맵핑된 재설정가능 칩 및 상기 프로세서가 상기 응용 프로그램를 실행함에 따라 출력되는 신호를 상기 실행된 응용 프로그램 인터페이스를 이용하여 전송한 데이터를 직렬통신으로 수신하여 상기 사용자 설계 로직으로 전달하기 위한 직렬통신 인터페이스를 포함하는 칩 보드를 포함하되, 상기 직렬통신 인터페이스는 상기 직렬통신으로 수신한 상기 데이터를 병렬신호로 전송하여 상기 사용자 설계 로직으로 전달하는 것을 특징으로 하는 재설정가능칩이 구비된 시스템이 제공된다.
여기서, 상기 칩 보드에 구비된 주변장치 커넥터를 통해 결합되어 상기 사용자 설계 로직에 상응하는 입출력기능을 지원하는 주변장치 보드를 더 포함할 수 있다.
본 고안은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 고안을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 고안의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 고안의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 고안을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 고안이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여 본 고안에 따른 바람직한 실시예를 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어 도면 부호에 상관없이 동일 하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 고안의 일 실시예에 따른 직렬통신 채널을 이용하여 프로세서와 상호작용하는 재설정가능칩이 구비된 장치를 이용한 전체 시스템을 개략적으로 도시한 구성도이다.
도 1을 참조하면, 전체 시스템은 프로세서가 장착된 컴퓨터(10), 재설정가능칩(36)이 구비된 칩 보드(30) 및 주변장치가 구비된 하나 이상의 주변장치 보드(50)를 포함한다.
컴퓨터(10)는 결합된 칩 보드(30)를 이용하여 특정 기능을 수행하기 위한 응용 프로그램을 실행한다. 응용 프로그램에 대해서는 관련 도면(도 2)를 참조하여 후술하기로 한다.
도면에 도시된 바와 같이, 칩 보드(30)는 직렬통신 인터페이스(32), 메모리 등 하나 이상의 기능 블록(34), 재설정가능칩(36) 및 주변장치 커넥터(38)를 포함한다.
칩 보드(30)의 직렬통신 인터페이스(32)는 직렬통신 채널을 이용하여 컴퓨터(10)와 통신하기 위한 수단으로, USB(Universal Serial Bus), IEEE Std. 1394, Ethernet, PCI-Express cable solution 등에 따른 인터페이스 방식을 이용할 수 있다. 즉, 칩 보드(30)는 직렬통신 인터페이스(32)를 통해 컴퓨터(10)의 직렬통신 모듈(미도시, 예를 들어 USB 포트)과 연결되어, 컴퓨터(10)와 고속 직렬통신을 수행 할 수 있다. 특히, 직렬통신 인터페이스(32)는 컴퓨터(10)로부터 수신된 직렬신호를 병렬신호로 변환할 수 있다. 물론, 컴퓨터(10)의 직렬통신 모듈과 칩 보드(30)의 직렬통신 인터페이스(32)는 유선으로 결합될 수 있으며, 근거리 무선통신 기술인 지그비(Zigbee), 블루투스(Bluetooth) 등을 이용하여 무선으로 결합될 수도 있다. 이하에서는 케이블 등의 유선으로 통신하기 위한 고속 직렬통신 채널(200, 도 2 참조)을 이용하는 경우를 예로 들어 설명하기로 한다.
칩 보드(30)의 주변장치 커넥터(38)는 주변장치 보드(50)와 결합되기 위한 것으로, 다수의 핀(pin), 케이블, 잭(jack)/플러그 등으로 구현될 수 있다. 따라서, 본 실시예에 따른 칩 보드(30)는 LCD와 같은 디스플레이 터미널(display terminal, 도 6 참조) 등의 주변장치 보드(50)와 커넥터를 통해 결합되어 통신할 수 있다.
재설정가능칩(36)에는 사용자에 의해 설계된 다양한 디지털 로직(digital logic)이 맵핑된다. 이하에서는 재설정가능칩(36)에 맵핑된 디지털 로직을 "사용자 설계 로직"이라 칭하기로 한다. 여기서, 칩 보드(30) 및 주변장치 보드(50)는 하드웨어 보드(hardware board) 형태로 구현될 수 있으며, 반드시 보드 형태에 제한될 필요가 없음은 당연하다.
기능 블록은 영상정보를 출력하는 영상정보 출력 블록(도 6 참조) 등의 특정 기능을 수행하기 위한 것이다.
여기서, 도면에는 도시되지 않았으나, 칩 보드(30)는 재설정가능칩(36)에 맵핑되는 사용자 설계 로직으로의 특정 정보에 대한 입출력 기능을 지원하는 입출력 모듈이 더 구비될 수 있다. 물론, 상기한 입출력 모듈의 기능은 주변장치 보드(50)로 구현되어 칩 보드(30)에 결합될 수도 있다.
주변장치 보드(50)는 칩 보드(30)에 결합되어, 상기한 바와 같이 칩 보드(30)에 구비된 재설정가능칩의 사용자 설계 로직으로부터 출력되는 데이터를 처리하거나, 사용자 설계 로직으로 특정 정보를 입력하기 위한 장치(도 6 참조)이다. 물론, 주변장치 보드(50)는 칩 보드(30)의 주변장치 커넥터(38)에 결합되기 위한 커넥터(미도시)를 포함할 수 있다.
도 2는 본 고안의 일 실시예에 따른 컴퓨터 및 칩 보드의 일부 구성의 기능에 따른 기능 블록을 도시한 도면이다.
도 2를 참조하면, 컴퓨터(10)는 응용 프로그램(210), 응용 프로그램 인터페이스(220), 디바이스 드라이버(230) 및 운영체제(240) 등의 프로그램과 그 프로그램을 실행할 하드웨어(290)를 포함한다. 물론, 상기한 프로그램은 HDD(hard disk drive) 등의 구비된 저장 수단에 저장될 수 있음은 당연하며, 하드웨어는 USB 모듈과 같은 직렬통신 모듈, 프로세서, 메모리, HDD 등을 포함할 수 있다.
응용 프로그램(210)은 로직 시뮬레이터(logic simulator) 또는 상위수준 언어로 된 프로그램일 수 있다. 예를 들어, 응용 프로그램(210)은 칩 보드(30)의 재설정가능칩(36)의 사용자 설계 로직을 시뮬레이션하기 위한 프로그램일 수 있다.
응용 프로그램 인터페이스(220, API : Application Programming Interface)는 다양한 응용 프로그램(210)을 쉽게 적용할 수 있도록 준비된 함수들을 포함한 다. 응용 프로그램(210)에는 결합된 칩 보드(30)의 재설정가능칩(36)에 있는 로직 설계부(250)와 디바이스 드라이버(230) 등을 이용하여 정보를 주고 받기 위한 함수들이 필요하며, 이러한 함수들을 포함하는 것이 응용 프로그램 인터페이스(220)이다.
본 실시예에 따른 API(220)는 그 기능에 따라 하드웨어 초기화용, 사이클수준 데이터 전송용, 전송수준 데이터 전송용 등으로 구분할 수 있다.
하드웨어 초기화용 API로는, 결합된 칩 보드(30)의 재설정가능칩(36)을 제어하기 위해 디바이스 드라이버(230)를 초기화하고, 재설정가능칩(36)을 참조할 수 있는 상태로 만들기 위한 함수가 있을 수 있다. 하나의 컴퓨터(10)에 여러 칩 보드(30)가 장착될 수 있고, 이들 각각을 독립적으로 또는 함께 제어할 수 있도록 하기 위해 함수의 인자로는 여러 칩 보드(30) 중 하나가 선택될 수 있다.
또한, 하드웨어 초기화용 API로, 하드웨어에 실장 된 재설정가능칩(36)을 사용자가 설계한 디지털 로직을 맵핑하기 위한 함수가 있을 수 있으며, 함수의 인자로 전달되는 파일이름은 해당 맵핑 정보가 저장된 파일이 지정될 수 있다.
또한, 하드웨어 초기화용 API로 응용 프로그램(210)이 더 이상 칩 보드(30)를 사용하지 않을 경우, 해당 칩 보드(30)를 참조하기 위해 활용한 시스템 내부의 모든 자원을 원상태로 복귀시키도록 기능하는 함수가 있을 수 있다.
사이클수준(Cycle-level) 데이터 전송용 API로는, 재설정가능칩(36)에 맵핑된 사용자 설계 로직의 입력 핀에 특정한 값을 쓰도록 기능하는 함수, 재설정가능칩(36)에 맵핑된 사용자 설계 로직의 출력핀에서 값을 읽도록 기능하는 함수 및 재 설정가능칩(36)에 맵핑된 사용자 설계 로직의 클럭 신호를 발생시키는 함수 등이 있을 수 있다.
전송수준(Transaction-level) 데이터 전송용 API로는, 재설정가능칩(36)에 맵핑된 사용자 설계 로직의 출력 핀에서 값을 연속하여 읽도록 기능하는 함수 및 재설정가능칩(36)에 맵핑 된 사용자 설계 로직의 입력 핀에서 값을 연속하여 쓰도록 기능하는 함수가 있을 수 있다.
상기한 함수들은 API(220)의 일 실시예에 불과하며, 다양하게 구현될 수 있음은 당업자에게는 자명하다 할 것이다.
디바이스 드라이버(230)는 운영체제(240)를 통해 하드웨어를 제어하기 위한 함수들을 포함한다. 특히, 디바이스 드라이버(230)는 운영체제(240)와 하드웨어(290) 및 고속 직렬통신 채널(200)을 통해 외부의 하드웨어(예를 들어, 칩 보드(30) 등)를 안전하게 제어하기 위해 필요하다.
운영체제(240)는 컴퓨터(10)의 하드웨어(290) 및 소프트웨어(즉, 프로그램)를 관리하기 위한 프로그램이다. 운영체제(240)는 통상적으로 컴퓨터(10)에서 사용되는 윈도우(Window) 98, 윈도우 2000, 윈도우즈 XP, 리눅스(Linux), 솔라리스(Solaris) 등일 수 있다. 상기한 각 프로그램은 현재에도 사용되고 있어 당업자에게는 자명하다 할 것이므로 상세한 설명은 생략하기로 한다.
칩 보드(30)의 재설정가능칩(36)은 로직 설계부(250)와 인터페이스부(260)를 포함하고, 직렬통신 인터페이스(32)는 재설정가능칩(36)과 결합하여 연동하기 위한 칩 인터페이스(270)와, 컴퓨터(10)와 고속 직렬통신 채널(200)을 통해 결합하여 연 동하기 위한 호스트 인터페이스(280)를 포함할 수 있다. 직렬통신 인터페이스(32)의 하드웨어적인 구성의 예시는 도 3을 참조하여 후술하기로 한다.
칩 보드(30)의 로직 설계부(250)는 하나 이상의 사용자 설계 로직을 포함한다. 전술한 바와 같이 사용자 설계 로직은 사용자에 의해 설계된 다양한 디지털 로직이 맵핑된 것을 의미한다.
재설정가능칩(36)의 인터페이스부(260)는 직렬통신 인터페이스(32)와 연동하여, 재설정가능칩(36)이 고속 직렬통신 채널(200)을 통해 컴퓨터(10)와 통신하도록 기능한다. 즉, 도면에 도시된 바와 같이, 직렬통신 인터페이스(32)는 그 기능에 따라 재설정가능칩(36)의 인터페이스부(260)와 연동하기 위한 칩 인터페이스(270) 및 고속 직렬통신 채널(200)을 통해 컴퓨터(10)와 통신하기 위한 호스트 인터페이스(280)를 포함할 수 있다.
고속 직렬통신 채널(200)은 상기한 바와 같이 USB, IEEE Std. 1394, Ethernet, PCI-Express cable solution 등과 같은 직렬 방식의 고속 통신 기술이 적용될 수 있으며, 유선 또는 무선으로 구현될 수 있다. 이하 고속 직렬통신 채널(200)으로서 USB를 예로 들어 설명하기로 하되, 이에 한정되지 않음은 전술한 설명 및 이하의 설명을 통해 더욱 자명하게 될 것이다.
도 3은 본 고안의 일 실시예에 따른 칩 보드의 직렬통신 인터페이스의 하드웨어적인 구성을 도시한 도면이다.
도 3을 참조하면, 본 실시예에 따른 칩 보드(30)의 직렬통신 인터페이 스(32)(특히, 호스트 인터페이스(280))는 USB 커넥터(310), 다수의 포트(390) 및 USB 제어기(330)를 포함할 수 있다. USB 커넥터(310)는 상기한 바와 같이 근거리 무선 통신 모듈(예를 들어, 블루투스 모듈)을 구비하여 컴퓨터(10)와 무선으로 결합되거나, 고속 직렬통신 채널(200)을 통해 컴퓨터(10)와 유선으로 결합할 수 있다.
본 실시예에 따른 USB 방식의 직렬통신 인터페이스(32)의 USB 제어기(330)는 USB 커넥터(310)를 통해 컴퓨터(10)로부터 전달받은 직렬 신호를 다수의 포트로 출력되도록 병렬 신호로 변환할 수 있다. USB 제어기(330)는 컴퓨터(10)의 응용 프로그램 인터페이스(220)에 의해 전달받은 데이터를 포트(390)를 통해 재설정가능칩(36)으로 전달하고, 재설정가능칩(36)으로부터 전송되는 데이터를 수신하여 USB 커넥터(310)을 통해 컴퓨터로 전달할 수 있다. 또한, USB 제어기(330)는 칩 보드(30)의 다른 장치들(예를 들어, 재설정가능칩(36) 등)로 클럭(clock) 및 전원(380)을 제공한다.
본 실시예에 따른 직렬통신 인터페이스(32)의 클럭 발생기(350)는 USB 제어기(330)가 동작하는데 필요한 클럭을 발생시키고, 전원(340)은 USB 제어기(330)가 필요로 하는 전원을 제공한다.
채널 식별 스위치(channel ID switch, 360)는 다수의 하드웨어가 결합된 경우 각각을 구분하여 제어할 수 있도록 기능한다. 즉, 본 실시예에 따른 직렬통신 인터페이스(32)는 다수의 USB 커넥터(310)를 통해 복수의 하드웨어(즉, 칩 보드(30) 또는 칩보드(30)와 결합된 재설정가능칩(36))와 결합이 가능하며, 채널 식 별 스위치(360)를 이용하여 USB 제어기(330)가 하나의 하드웨어를 선택하여 데이터의 송수신을 제어할 수 있다.
EEPROM(370)은 USB 제어기(330)가 필요로 하는 프로그램을 저장하기 위한 것이다. 즉, EEPROM(370)은 USB 제어기(330)가 상기한 바와 같은 기능을 수행하기 위한 명령어들이 저장될 수 있다. 여기서, EEPROM(370) 대신 ROM 등 다양한 유형의 메모리가 동일하게 구현될 수 있음은 당연하다.
도 4는 본 고안의 일 실시예에 따른 칩 보드가 외부의 주변기기를 지원하는 예시를 도시한 도면이다.
칩 보드(30)의 재설정가능칩(36)에 맵핑된 사용자 설계 로직이 외부의 입출력장치 등의 외부 주변장치를 필요로 할 경우, 해당 주변장치가 실장 된 주변장치 보드(50, 도 1 참조)가 칩 보드(30)의 주변장치 커넥터(38)를 통해 결합될 수 있다.
즉, 칩 보드(30)는 주변장치 커넥터(38)를 이용하여 다양한 종류의 주변장치 보드(50)가 결합될 수 있어, 칩 보드(30)에 새로운 주변장치의 결합이 요구될 경우, 사용자는 해당 주변장치를 주변장치 보드(50)로 생성하여 칩 보드(30)에 결합하여 사용할 수 있다.
예를 들어, 사용자의 사용자 설계 로직이 범용 비동기화 송수신기(UART : universal asynchronous receiver/transmitter, 410)를 내장할 경우, 외부에 RS-232C 직렬통신 규약에 적합한 장치가 필요하다. 이는 재설정가능칩(36)으로는 지원하기 어렵기 때문에 도 4에 도시된 바와 같이 새로운 보드가 추가적으로 결합되어 야만 가능하다.
도 4에는 도시되지 않았으나, 핀(pin) 등으로 구현된 주변장치 커넥터(38)가 칩 보드(30)에 구비되어, 주변장치 커넥터(38)를 통해 칩 보드(30)와 주변장치 보드(50)가 결합될 수 있다. 따라서, 칩 보드(30)에 구비된 재설정가능칩(36)의 UART(410)와 주변장치 보드(50)가 주변장치 커넥터(38)를 통해 데이터를 송수신할 수 있다.
UART(410)로 송수신되는 Rx/Tx 신호(430, 432)는 RS-232C 통신규약에 맞도록 신호의 전압값이 변환되어야 한다. 따라서 칩 보드(30)의 주변장치 커넥터(38)를 통해 결합된 주변장치 보드(50)는 라인 드라이버(450)에 의해 Rx/Tx 신호(430, 432)를 RS-232C 통신규약에 상응하는 신호로 변환하여 직렬통신 포트(470)에 전달한다.
본 실시예에 따르면, 전술한 바와 같이 칩 보드(30)에 특정 기능을 위한 새로운 주변장치 보드(50)의 연결이 필요한 경우, 해당 주변장치 보드(50)를 칩 보드(30)의 주변장치 커넥터(38)를 이용하여 결합함으로써 가능하다. 따라서, 기존에는 새로운 주변장치가 필요한 경우 칩 보드(30) 자체를 변경해야 했으나, 본 실시예에 따르면 칩 보드(30)의 변경 없이도 다양한 주변장치가 실장된 주변장치 보드(50)를 칩 보드(30)에 결합함으로써 간편하게 필요한 주변장치를 이용할 수 있다.
도 5는 본 고안의 일 실시예에 따른 칩 보드에 프로세서가 구비된 컴퓨터 및 주변장치 보드가 결합된 예시를 도시한 도면이고, 도 6은 본 고안의 일 실시예에 따른 칩 보드를 포함하는 시스템에서의 사용 예시를 도시한 도면이다.
재설정가능칩(36)이 구비된 칩 보드(30)에 프로세서가 구비된 컴퓨터(10) 및 주변장치 보드(50)가 결합되는 예시가 도 5에 도시되어 있다. 도 5를 참조하면, 컴퓨터(10)가 실행되는 응용 프로그램(510)은 USB 포트와 USB 케이블을 통해 재설정가능칩(36)이 구비된 칩 보드(30)와 연동된다. 또한, 칩 보드(30)는 주변장치 커넥터(38)를 통해 주변장치 보드(50)와 결합된다.
도 6을 참조하면, 컴퓨터(10)에 미리 저장된 응용 프로그램(210)이 실행되면, 상기한 바와 같은 API(220)에 의해 결합된 칩 보드(30)의 재설정가능칩(36)에 맵핑된 사용자 설계 로직과 컴퓨터(10)가 연동된다. 사용자 설계 로직의 동작으로 생성된 정보(예를 들어, 영상 정보)는 기능 블록(34) 중 하나인 영상정보 출력 블록에 의해 결합된 주변장치 보드(50, 도면에 도시된 바와 같은 LCD 터미널)를 통해 출력된다.
여기서, 컴퓨터(10)에서 수행되는 응용 프로그램(210)으로는 사용자 설계 로직에서 사용되는 HDL(Hardware Description Language) 시뮬레이터가 될 수 있고, 수치해석 프로그램인 Matlab 또는 Simulink 등이 될 수도 있다.
따라서, 사용자는 컴퓨터(10)에 저장된 응용 프로그램(210)을 실행함으로써 USB로 연결된 칩 보드(30)의 재설정가능칩(36)을 자유롭게 연동할 수 있으므로, 본 실시예에 따르면 하드웨어-소프트웨어 동시 설계에 매우 효과적인 환경을 제공할 수 있다.
본 고안은 상기 실시예에 한정되지 않으며, 많은 변형이 본 고안의 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 물론이다.
이상에서 상술한 바와 같이 본 고안에 따르면, 설치의 용이함과 추가적인 기능을 쉽게 확장할 수 있는 재설정가능칩이 구비된 장치를 제공할 수 있다.
또한, 본 고안은 USB 포트, IEEE Std. 1394 포트, 이더넷(Ethernet) 콘넥터, PCI-Express 케이블 콘넥터 등에 의한 고속직렬통신 채널을 사용하여 프로세서가 구비된 컴퓨터 등에 편리하게 장착이 가능한 직렬통신 채널을 이용하여 프로세서와 상호작용하는 재설정가능칩이 구비된 장치 및 그 시스템을 제공할 수 있다.
또한, 본 고안은 하드웨어의 변경 없이 구비된 많은 수의 입출력핀을 지원하는 커넥터를 통해 필요한 주변장치에 따라 추가적인 하드웨어를 연결하여 사용할 수 있는 재설정가능칩이 구비된 장치를 제공할 수 있다.
상기에서는 본 고안의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 실용신안등록 청구범위에 기재된 본 고안의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 고안을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (9)

  1. 사용자 설계 로직이 맵핑된 재설정가능칩; 및
    상기 사용자 설계 로직에 상응하는 응용 프로그램을 실행하는 프로세서를 포함하는 컴퓨터와 직렬통신을 수행하기 위한 직렬통신 인터페이스를 포함하되.
    상기 응용 프로그램에 의해 상기 컴퓨터로부터 출력되는 직렬신호 데이터는 상기 직렬통신 인터페이스에 의해 병렬신호로 변환되어 상기 사용자 설계 로직으로 전달되는 것을 특징으로 하는 재설정가능칩이 구비된 장치.
  2. 제 1항에 있어서,
    상기 사용자 설계 로직에 상응하는 입출력기능을 지원하는 주변장치와 결합하기 위한 주변장치 커넥터를 더 포함하는 재설정가능칩이 구비된 장치.
  3. 제 2항에 있어서,
    상기 주변장치 커넥터는 핀(pin) 형태로 구현되는 것을 특징으로 하는 재설정가능칩이 구비된 장치.
  4. 제 1항에 있어서,
    상기 직렬통신 인터페이스는 USB(Universal Serial Bus), IEEE Std. 1394, Ethernet 및 PCI-Express cable solution 중 어느 하나 이상의 인터페이스 방식을 이용하는 것을 특징으로 하는 재설정가능칩이 구비된 장치.
  5. 제 4항에 있어서, 상기 직렬통신 인터페이스가 상기 USB에 따른 인터페이스 방식을 이용하는 경우,
    상기 컴퓨터의 USB 모듈과 결합하기 위한 USB 커넥터; 및
    상기 USB 커넥터를 통해 입력된 상기 직렬신호 데이터를 상기 병렬신호로 변환하기 위한 USB 제어기를 포함하는 것을 특징으로 하는 재설정가능칩이 구비된 장치.
  6. 제 5항에 있어서,
    상기 직렬통신 인터페이스는 결합된 상기 재설정가능칩이 복수개인 경우, 데이터를 송수신하기 위한 하나의 재설정가능칩을 선택하기 위한 채널 식별 스위치를 더 포함하는 것을 특징으로 하는 재설정가능칩이 구비된 장치.
  7. 제 1항에 있어서,
    상기 응용 프로그램은 로직 시뮬레이터 및 수치해석 중 하나 이상을 포함하는 것을 특징으로 하는 재설정가능칩이 구비된 장치.
  8. 응용 프로그램 및 응용 프로그램 인터페이스를 실행하기 위한 프로세서를 포함하는 컴퓨터; 및
    사용자 설계 로직이 맵핑된 재설정가능 칩 및 상기 프로세서가 상기 응용 프로그램를 실행함에 따라 출력되는 신호를 상기 실행된 응용 프로그램 인터페이스를 이용하여 전송한 데이터를 직렬통신으로 수신하여 상기 사용자 설계 로직으로 전달하기 위한 직렬통신 인터페이스를 포함하는 칩 보드를 포함하되,
    상기 직렬통신 인터페이스는 상기 직렬통신으로 수신한 상기 데이터를 병렬신호로 전송하여 상기 사용자 설계 로직으로 전달하는 것을 특징으로 하는 재설정가능칩이 구비된 시스템.
  9. 제 8항에 있어서,
    상기 칩 보드에 구비된 주변장치 커넥터를 통해 결합되어 상기 사용자 설계 로직에 상응하는 입출력기능을 지원하는 주변장치 보드를 더 포함하는 재설정가능칩이 구비된 시스템.
KR2020060030380U 2006-11-24 2006-11-24 직렬통신 채널을 이용하여 프로세서와 상호작용하는재설정가능칩이 구비된 장치 및 시스템 KR200439053Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2020060030380U KR200439053Y1 (ko) 2006-11-24 2006-11-24 직렬통신 채널을 이용하여 프로세서와 상호작용하는재설정가능칩이 구비된 장치 및 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2020060030380U KR200439053Y1 (ko) 2006-11-24 2006-11-24 직렬통신 채널을 이용하여 프로세서와 상호작용하는재설정가능칩이 구비된 장치 및 시스템

Publications (1)

Publication Number Publication Date
KR200439053Y1 true KR200439053Y1 (ko) 2008-03-18

Family

ID=41626361

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020060030380U KR200439053Y1 (ko) 2006-11-24 2006-11-24 직렬통신 채널을 이용하여 프로세서와 상호작용하는재설정가능칩이 구비된 장치 및 시스템

Country Status (1)

Country Link
KR (1) KR200439053Y1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10645355B2 (en) 2017-09-22 2020-05-05 Samsung Electronics Co., Ltd. Electronic apparatus and controlling method thereof
CN114968891A (zh) * 2022-06-10 2022-08-30 芯来智融半导体科技(上海)有限公司 芯片交互方法、装置、计算机设备和存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10645355B2 (en) 2017-09-22 2020-05-05 Samsung Electronics Co., Ltd. Electronic apparatus and controlling method thereof
CN114968891A (zh) * 2022-06-10 2022-08-30 芯来智融半导体科技(上海)有限公司 芯片交互方法、装置、计算机设备和存储介质

Similar Documents

Publication Publication Date Title
KR20180050728A (ko) 멀티-노드 네트워크에서의 입력/출력 신호 브릿징 및 가상화
US10120827B2 (en) Communication system with serial ports for automatically identifying device types and communication protocols and method thereof
JP2011166720A (ja) 複数バージョンのｕｓｂと互換性があるマザーボード及び関連方法
CN101208681A (zh) 由单个i2c数据流对并行i2c从设备进行编程
KR101460665B1 (ko) 메모리 인터페이스를 사용한 ＳｏＣ 디바이스 검증 모델
CN101359303B (zh) 一种在线调试微控制器及其外设器件的装置及调试方法
TW201324133A (zh) 多工ｈｄｍｉ除錯排線之方法與設備
CN107526614B (zh) Fpga开发板的通信方法
US20080021695A1 (en) ROM emulator and ROM testing method using the same
KR200439053Y1 (ko) 직렬통신 채널을 이용하여 프로세서와 상호작용하는재설정가능칩이 구비된 장치 및 시스템
CN112256615B (zh) Usb转换接口装置
Anagha et al. Prototyping of dual master I 2 C bus controller
KR20040076708A (ko) Ａｒｍ 코어를 가지는 ｓｏｃ의 ｆｐｇａ를 사용하는 확장가능형 검증 보드
CN112416837B (zh) 将数据从spi模块转发至uart模块的方法、电路和电子装置
CN114328342B (zh) 一种用于PCIe异构加速卡的新型程控配置方法
CN102193898B (zh) 电脑系统的中央处理器开核装置
KR100426304B1 (ko) 스마트 카드 에뮬레이터 및 그 에뮬레이션 방법
EP3182295A1 (en) Communication system with serial ports for automatically identifying device types and communication protocols and method thereof
CN111782574A (zh) 一种串行外设接口控制方法和串行外设接口控制器
US20150095540A1 (en) External device and a transmission system and the method of the heterogeneous device
KR100922812B1 (ko) 주변장치 제어 방법 및 그 시스템
CN212433752U (zh) 一种通信电压自适应的芯片仿真器电路
US8352239B2 (en) Emulator interface device and method thereof
CN215450162U (zh) 一种用于5g通信的光模块程序下载装置
Zabołotny et al. Low cost USB-local bus interface for FPGA based systems

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20130312

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140411

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150312

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee