CN102193898B - 电脑系统的中央处理器开核装置 - Google Patents

电脑系统的中央处理器开核装置 Download PDF

Info

Publication number
CN102193898B
CN102193898B CN2010102690554A CN201010269055A CN102193898B CN 102193898 B CN102193898 B CN 102193898B CN 2010102690554 A CN2010102690554 A CN 2010102690554A CN 201010269055 A CN201010269055 A CN 201010269055A CN 102193898 B CN102193898 B CN 102193898B
Authority
CN
China
Prior art keywords
mentioned
central processing
processing unit
nuclear
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010102690554A
Other languages
English (en)
Other versions
CN102193898A (zh
Inventor
孙培华
黄百庆
黄以民
李梦熊
罗楠焜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asustek Computer Inc
Original Assignee
Asustek Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asustek Computer Inc filed Critical Asustek Computer Inc
Publication of CN102193898A publication Critical patent/CN102193898A/zh
Application granted granted Critical
Publication of CN102193898B publication Critical patent/CN102193898B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microcomputers (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Multi Processors (AREA)

Abstract

一种电脑系统的中央处理器开核装置，关于一种电脑系统，包括：中央处理器，具有多个信号端；以及开核执行单元，具有多个通用输入输出接口连接至中央处理器相对应的信号端；其中，开核执行单元的通用输入输出接口可产生开核信号组合至中央处理器的信号端以执行开核功能。

Description

电脑系统的中央处理器开核装置
技术领域
本发明是有关于一种电脑系统，且特别是有关于一种对中央处理器进行开核的电脑系统。
背景技术
近年来，中央处理器的制造商发展出多核(multi-core)的中央处理器，而越多核的中央处理器所具有的效能越高，但是价格也越高。
以AMD制造商为例，其生产双核、三核、或者四核的各种中央处理器。一般来说，这些中央处理器皆利用相同的工艺来制造。亦即，于单一的芯片上同时制作四个核，并且于制造完成后的测试过程中，根据四个核的运作情形来决定中央处理器的核数目。
举例来说，于测试的过程中，四个核皆可正常运作，此中央处理器即被标示为四核的中央处理器。同理，当有一个核无法稳定的运作时，无法正常运作的核会被锁住而此中央处理器即被标示为三核的中央处理器。当有两个核无法稳定运作时，无法正常运作的两个核会被锁住，而此中央处理器即被标示为双核的中央处理器。
请参照图1，为已知电脑系统上的元件连接示意图。在电脑系统100上，中央处理器110与南桥芯片130之间连接北桥芯片120，而南桥芯片130更连接至基本输入输出系统(以下简称B1OS)150。目前AMD公司提供的中央处理器110上具有高级时钟校验(Advanced Clock Calibration，简称ACC)功能，可借此开启被锁住的核，提高工作效率。
ACC功能执行时，南桥芯片130根据BIOS 150的设定与控制进行计算，因此，南桥芯片130直接调整中央处理器110时脉信号的责任周期(dutycycle)并完成ACC功能，并提升中央处理器110的效率。再者，当ACC功能完成后，中央处理器110也会完成开核动作。因此，中央处理器110内部的核数目增加后，无论运算速度或者运算的稳定度都将大幅提升。
然而，为了实现上述中央处理器110的开核功能，电脑系统制造商必须购买相同公司出产的一系列北桥芯片120与南桥芯片130并设于电脑系统100上。除此之外，并无任何方法可对中央处理器110进行开核。所以，购买同一系列的北桥芯片120与南桥芯片130将会提高电脑系统制造商的成本。
发明内容
本发明的目的是提出一种电脑系统，可对已锁住的多核中央处理器进行开核。本发明的开核功能是利用嵌入式控制器(embedded controller)上的多个通用输入输出接口(GPIO)产生开核信号组合传送，或通过南桥产生开核信号组合至中央处理器，达成中央处理器的开核功能。
本发明提出一种电脑系统，包括：中央处理器，该中央处理器具有多个信号端；以及开核执行单元，具有多个通用输入输出接口连接至该中央处理器相对应的该些信号端；其中，该开核执行单元的该些通用输入输出接口可产生一个开核信号组合至该中央处理器的该些信号端以执行开核功能。
本发明更提出一种具有中央处理器开核功能的主机板，配合一个中央处理器，主机板包括：中央处理器插槽，该中央处理器插槽具有多个信号端，以电性连接该中央处理器；以及开核执行单元，具有多个通用输入输出接口连接至该中央处理器插槽相对应的该些信号端；其中，该开核执行单元的该些通用输入输出接口可产生一个开核信号组合，通过该中央处理器插槽的该些信号端至该中央处理器，以执行开核功能，使该中央处理器开核。
其中，该中央处理器为多核中央处理器，核的数量无限制，双核以上的中央处理器较佳。
本发明不需要特定规格的南桥芯片与北桥芯片，就可以进行中央处理器的开核功能，有效地降低电脑系统制造商的成本。
再者，本发明也可运用于尚未安装中央处理器的主机板。也就是说，虽然主机板上的中央处理器插槽(CPU socket)尚未安装中央处理器，但是由于中央处理器插槽中相对应的脚位连接至本发明嵌入式控制器，或者南桥芯片相对应的通用输入输出接口，所以，这种主机板可支持中央处理器的开核功能。当主机板上的中央处理器插槽插入中央处理器后，即可执行本发明的开核功能。
为了使贵审查员能更进一步了解本发明特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而所附图式仅提供参考与说明，并非用来对本发明加以限制。
附图说明
图1所示为已知电脑系统上的元件连接示意图。
图2所示为本发明第一实施例中电脑系统的中央处理器开核装置示意图。
图3所示为本发明第二实施例中电脑系统的中央处理器开核装置示意图。
图4所示为本发明第三实施例中电脑系统的中央处理器开核装置示意图。
具体实施方式
请参照图2，其所示为本发明第一实施例的具有开核功能的电脑系统示意图。亦即，在电脑系统200上，中央处理器210与南桥芯片230之间连接北桥芯片220，而南桥芯片230连接至基本输入输出系统(BIOS)250。
根据本发明的第一实施例，本发明利用嵌入式控制器260连接于南桥芯片230与中央处理器210之间，并利用嵌入式控制器260上的通用输入输出接口产生开核信号组合，并将此开核信号组合直接输入中央处理器210。
由图2可知，本例中嵌入式控制器260上的通用输入输出接口较佳为7个，举例分别为TMS、TDO、TDI、TCK、CRST_L、TRST_L、DBREQ_L信号输出端，而其直接连接至中央处理器210的对应端，为H_TMS、H_TDI、H_TDO、H_TCK、H_CPURST_L、H_TRST_L、以及H_DBREQ_L信号端。也就是说，嵌入式控制器260的7个信号可产生一个开核信号组合至中央处理器210的相对应信号输入输出端，用以对中央处理器210进行开核功能。于本领域中的技术人员应可理解，上述信号输出端以及对应的信号端仅为举例，其为所述信号的任意组合，且任何可造成开核效果的信号均属于本发明范畴。
根据本发明的第一实施例，于电脑系统开机(power on procedure)时，经由BIOS 250的设定与控制，南桥芯片230发出第一开核控制信号(S1)至嵌入式控制器260，而嵌入式控制器260即可相对应地输出如上所述的开核信号组合至中央处理器210，以达成中央处理器210的开核功能。
请参照图3，其所示为本发明具有开核功能的电脑系统的第二实施例示意图。亦即，在电脑系统300上，中央处理器310与南桥芯片330之间连接北桥芯片320，而南桥芯片330更连接至BIOS 350。根据本发明的第二实施例，本发明利用嵌入式控制器360连接于中央处理器310与开关控制电路370之间，并同样如第一实施例所述，利用嵌入式控制器360上的7个通用输入输出接口产生开核信号组合并直接输入中央处理器310。
如第一实施例所述，本实施例由第3图可知，嵌入式控制器360上的TMS、TDO、TDI、TCK、CRST_L、TRST_L、DBREQ_L等信号输出端直接连接至中央处理器310的H_TMS、H_TDI、H_TDO、H_TCK、H_CPURST_L、H_TRST_L、H_DBREQ_L等信号端。也就是说，嵌入式控制器360的7个信号可产生一个开核信号组合至中央处理器310的相对应信号输入输出端，用以对中央处理器310进行开核功能。
再者，开关控制电路370中有一个开关SW，利用开关SW的开启(open)与关闭(off)可产生不同准位的第二开核信号(S2)输出至嵌入式控制器360。也就是说，用户可以直接在电脑系统300上利用开关SW来控制嵌入式控制器360产生开核信号组合至中央处理器310，达成中央处理器310的开核功能。
根据本发明的第二实施例，于电脑系统开机时，经由使用者的调整控制，使得开关控制电路370发出第二开核控制信号(S2)至嵌入式控制器360，而嵌入式控制器360即可相对应地输出开核信号组合至中央处理器310达成中央处理器310的开核功能。
由上述说明可知，当嵌入式控制器360产生开核信号组合时，则不管所使用的南桥芯片330与北桥芯片320为何种规格，都可通过嵌入式控制器360达成中央处理器310的开核功能。因此，不需要特定规格的南桥芯片与北桥芯片，就可以进行中央处理器310的开核功能，有效地降低电脑系统制造商的成本。
再者，本发明的两个实施例也可以实现在同一个电脑系统上。也就是说，使用者可以设定BIOS使得南桥芯片330输出第一开核控制信号(S1)至嵌入式控制器，用以输出开核信号组合，或者用户可以直接调整电脑系统上的开关控制电路而输出第二开核控制信号(S2)至嵌入式控制器，以输出开核信号组合。当中央处理器接收到开核信号组合后，即可开始执行中央处理器的开核功能。
请参照图4，其所示为本发明具中央处理器开核功能的电脑系统第三实施例示意图。亦即，在电脑系统400上，中央处理器410与南桥芯片430之间连接北桥芯片420，而南桥芯片430还连接至一BIOS 440。根据本发明的第三实施例，于电脑系统开机时，中央处理器410会执行BIOS 440里的开机功能。而于BIOS 440中的开机功能利用中央处理器410执行特定的通用输入输出接口(GPIO)控制码(或者指令)，并据以控制南桥芯片430的7个通用输入输出接口(GPIO-1～GPIO-7)发出相对应的开核信号组合至中央处理器410，达成中央处理器410的开核功能。
也就是说，如图4所示，利用7个通用输入输出接口产生并模拟TMS、TDO、TDI、TCK、CRST_L、TRST_L、DBREQ_L信号，并直接传送至中央处理器410的H_TMS、H_TDI、H_TDO、H_TCK、H_CPURST_L、H_TRST_L、H_DBREQ_L信号端。亦即，利用南桥芯片430的7个通用输入输出接口(GPIO-1～GPIO-7)产生开核信号组合至中央处理器410的相对应信号输入输出端，用以对中央处理器410进行开核功能。同实施例一所述，于本领域中技术人员应可理解，上述信号输出端以及对应的信号端仅为举例，其为所述信号的任意组合，且任何可造成开核效果的信号均不脱离本发明范畴。
当然上述的实施例皆利用7个信号系所产生的开核信号组合来达成中央处理器的开核功能。实际上，也可以仅利用TCK、TMI、TDI、TRST的4个信号，并产生的开核信号组合输入中央处理器的H_TCK、H_TMI、H_TDI、H_TRST_L信号端来达成中央处理器的开核功能。于本领域中技术人员应可理解，4个信号组合或其他的信号组合其动作原理皆相同，因此不再赘述。
综上所述，本发明提出一种具有中央处理器开核功能的电脑系统，其可以使用任何公司生产的南桥芯片进行中央处理器310的开核功能，以降低电脑系统的生产成本。
再者，本发明也可运用于尚未安装中央处理器的主机板。也就是说，虽然主机板上的中央处理器插槽(CPU socket)尚未安装中央处理器，但是由于中央处理器插槽中相对应的脚位连接至本发明嵌入式控制器，或者南桥芯片相对应的通用输入输出接口，所以，这种主机板可支持中央处理器的开核功能。当主机板上的中央处理器插槽插入中央处理器后，即可执行本发明的开核功能。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (10)

1.一种电脑系统，其特征是，包括：
中央处理器，上述中央处理器具有多个信号端，所述中央处理器为多核中央处理器；以及
开核执行单元，具有多个通用输入输出接口连接至上述中央处理器相对应的上述这些信号端；
其中，上述开核执行单元的上述这些通用输入输出接口产生开核信号组合至上述中央处理器的上述这些信号端以执行开核功能。
2.根据权利要求1所述的电脑系统，其特征是，上述开核执行单元为嵌入式控制器，上述嵌入式控制器接收上述电脑系统中南桥芯片所产生的第一开核控制信号后产生上述开核信号组合。
3.根据权利要求1所述的电脑系统，其特征是，上述开核执行单元为嵌入式控制器，上述嵌入式控制器接收上述电脑系统中的开关控制电路所产生的第二开核控制信号后产生上述开核信号组合。
4.根据权利要求1所述的电脑系统，其特征是，上述开核执行单元为南桥芯片，当上述中央处理器执行基本输入输出系统中的上述开核功能时，使得上述中央处理器控制上述南桥芯片，并使上述南桥芯片产生上述开核信号组合。
5.根据权利要求1所述的电脑系统，其特征是，上述中央处理器的上述这些信号端选自于H_TMS信号端、H_TDI信号端、H_TDO信号端、H_TCK信号端、H_CPURST_L信号端、H_TRST_L信号端、与H_DBREQ_L信号端。
6.一种具有中央处理器开核功能的主机板，配合中央处理器，所述中央处理器为多核中央处理器，其特征是，上述主机板包括：
中央处理器插槽，上述中央处理器插槽具有多个信号端，用以与上述中央处理器电性连接；以及
开核执行单元，具有多个通用输入输出接口连接至上述中央处理器插槽相对应的上述这些信号端；
其中，上述开核执行单元的上述这些通用输入输出接口产生开核信号组合，通过上述中央处理器插槽的上述这些信号端至上述中央处理器，使上述中央处理器开核。
7.根据权利要求6所述的主机板，其特征是，上述开核执行单元为嵌入式控制器，上述嵌入式控制器接收上述主机板上南桥芯片所产生的第一开核控制信号后产生上述开核信号组合。
8.根据权利要求6所述的主机板，其特征是，上述开核执行单元为嵌入式控制器，上述嵌入式控制器接收上述主机板上开关控制电路所产生的第二开核控制信号后，产生上述开核信号组合。
9.根据权利要求6所述的主机板，其特征是，上述开核执行单元为南桥芯片，当上述中央处理器执行基本输入输出系统中的上述开核功能后，上述中央处理器控制上述南桥芯片，并使上述南桥芯片产生上述开核信号组合。
10.根据权利要求6所述的主机板，其特征是，上述中央处理器插槽的上述这些信号端选自H_TMS信号端、H_TDI信号端、H_TDO信号端、H_TCK信号端、H_CPURST_L信号端、H_TRST_L信号端、与H_DBREQ_L信号端。
CN2010102690554A 2010-03-05 2010-09-01 电脑系统的中央处理器开核装置 Active CN102193898B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US31071510P 2010-03-05 2010-03-05
US61/310,715 2010-03-05

Publications (2)

Publication Number Publication Date
CN102193898A CN102193898A (zh) 2011-09-21
CN102193898B true CN102193898B (zh) 2013-07-10

Family

ID=44532300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102690554A Active CN102193898B (zh) 2010-03-05 2010-09-01 电脑系统的中央处理器开核装置

Country Status (3)

Country Link
US (1) US8972711B2 (zh)
CN (1) CN102193898B (zh)
TW (1) TWI425359B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104077245B (zh) * 2013-03-27 2018-05-29 南通研祥智能科技有限公司 一种nvram控制方法和系统
CN105512007B (zh) * 2015-12-17 2018-12-04 英业达科技有限公司 一种pcie硬盘状态灯的控制方法及系统
CN107368255B (zh) * 2017-07-25 2019-04-12 Oppo广东移动通信有限公司 解锁方法、移动终端及计算机可读存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1987793A (zh) * 2005-12-22 2007-06-27 国际商业机器公司 用于动态激活处理器的方法和系统
CN101149728A (zh) * 2007-10-29 2008-03-26 中国科学院计算技术研究所 一种多核处理系统及其管理方法
CN101697198A (zh) * 2009-10-28 2010-04-21 浪潮电子信息产业股份有限公司 一种动态调整单一计算机系统内活动处理器数量的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6804725B1 (en) * 1996-08-30 2004-10-12 Texas Instruments Incorporated IC with state machine controlled linking module
US7240222B1 (en) * 2003-02-27 2007-07-03 National Semiconductor Corporation Using ACPI power button signal for remotely controlling the power of a PC
US20050050310A1 (en) * 2003-07-15 2005-03-03 Bailey Daniel W. Method, system, and apparatus for improving multi-core processor performance
JP2005088801A (ja) 2003-09-18 2005-04-07 Denso Corp 情報処理システム
US7154500B2 (en) 2004-04-20 2006-12-26 The Chinese University Of Hong Kong Block-based fragment filtration with feasible multi-GPU acceleration for real-time volume rendering on conventional personal computer
US7773243B2 (en) 2005-09-20 2010-08-10 Kabushiki Kaisha Toshiba Image forming apparatus having a print processing unit
US8863309B2 (en) * 2006-04-27 2014-10-14 Hewlett-Packard Development Company, L.P. Selectively unlocking a core root of trust for measurement (CRTM)
US7617403B2 (en) * 2006-07-26 2009-11-10 International Business Machines Corporation Method and apparatus for controlling heat generation in a multi-core processor
US7783877B2 (en) * 2007-05-15 2010-08-24 Inventec Corporation Boot-switching apparatus and method for multiprocessor and multi-memory system
TWI386814B (zh) * 2007-12-31 2013-02-21 Ind Tech Res Inst 具動態工作管理能力之多處理器界面及其程式載卸方法
US7793026B1 (en) 2008-10-13 2010-09-07 Hewlett-Packard Development Company, L.P. Computer system with peripheral modules attached to a display/CPU assembly
US8214630B2 (en) * 2009-02-24 2012-07-03 General Instrument Corporation Method and apparatus for controlling enablement of JTAG interface

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1987793A (zh) * 2005-12-22 2007-06-27 国际商业机器公司 用于动态激活处理器的方法和系统
CN101149728A (zh) * 2007-10-29 2008-03-26 中国科学院计算技术研究所 一种多核处理系统及其管理方法
CN101697198A (zh) * 2009-10-28 2010-04-21 浪潮电子信息产业股份有限公司 一种动态调整单一计算机系统内活动处理器数量的方法

Also Published As

Publication number Publication date
CN102193898A (zh) 2011-09-21
US20110219211A1 (en) 2011-09-08
US8972711B2 (en) 2015-03-03
TW201131362A (en) 2011-09-16
TWI425359B (zh) 2014-02-01

Similar Documents

Publication Publication Date Title
US8281280B2 (en) Method and apparatus for versatile controllability and observability in prototype system
CN102289419A (zh) 功能接口与调试接口复用的soc集成电路
US20130268708A1 (en) Motherboard test device and connection module thereof
KR20110124617A (ko) 시스템-온-칩 및 그것의 디버깅 방법
CN102422263A (zh) 开发、编程和除错环境
CN102193898B (zh) 电脑系统的中央处理器开核装置
CN103365749B (zh) 一种多核处理器调试系统
US8020058B2 (en) Multi-chip digital system having a plurality of controllers with self-identifying signal
US20080021695A1 (en) ROM emulator and ROM testing method using the same
CN106776195A (zh) 一种soc芯片调试方法和设备
Wang et al. The design of a rapid prototype platform for ARM based embedded system
Scott Rhino: Reconfigurable hardware interface for computation and radio
Zeidler et al. Design of a test processor for asynchronous chip test
CN106406154B (zh) 侦错系统及其控制方法
CN211352215U (zh) 5g通信模组测试组件及计算机设备
Molina-Robles et al. An affordable post-silicon testing framework applied to a RISC-V based microcontroller
US20080262825A1 (en) Arrangement for transmitting information
CN106774027A (zh) 一种电网智能数据处理系统
KR200439053Y1 (ko) 직렬통신 채널을 이용하여 프로세서와 상호작용하는재설정가능칩이 구비된 장치 및 시스템
CN105929818B (zh) 一种微控制器soc内建io映射测试装置
Fogarty et al. On‐chip support for software verification and debug in multi‐core embedded systems
CN106405373A (zh) 一种主动式测试向量匹配方法
Lin et al. An Implementation of Rapid Prototyping Platform of Embedded Systems
CN201096807Y (zh) 转接装置
CN105353297B (zh) 通用型抗干扰数字处理板测试平台及测试方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant