CN104077245B

CN104077245B - 一种nvram控制方法和系统

Info

Publication number: CN104077245B
Application number: CN201310102700.7A
Authority: CN
Inventors: 陈志列; 艾宇; 张宁; 张锦坤
Original assignee: Nantong Evoc Intelligent Technology Co Ltd
Current assignee: Nantong EVOC Intelligent Technology Co., Ltd.
Priority date: 2013-03-27
Filing date: 2013-03-27
Publication date: 2018-05-29
Anticipated expiration: 2033-03-27
Also published as: CN104077245A

Abstract

本发明公开了一种NVRAM的控制方法和系统，系统包括操作系统判断单元、写保护解除单元、起始内存地址确定单元、解锁单元、擦除单元、修改单元、上锁单元及写保存单元。方法包括：S1、判断操作系统类型，若为16位及以下的操作系统，则切换到保护模式；若为32位及以上的操作系统，则加载驱动将线性地址转为物理地址；S2、解除南桥对NVRAM的写保护；S3、确定NVRAM中需要进行数据修改的起始内存地址；S4、解锁NVRAM；S5、擦除NVRAM；S6、对NVRAM进行数据修改；S7、上锁NVRAM；S8、加上南桥对NVRAM的写保护。通过操作NVRAM所映射的内存空间，对NVRAM实施读写操作。

Description

一种NVRAM控制方法和系统

技术领域

本发明涉及非易失性随机访问存储器(NVRAM)，更具体地说，涉及一种NVRAM的控制方法和系统。

背景技术

在自动化设备，如轨道行业自动售检票系统(AFC，Auto Fare Collection)设备、自动售票机(TVM，Ticket Vending Machine)设备、自动检票机(AGM，Automatic GateMachine)设备等的实际应用中，都要求有一个存储设备，能够存储设备在工作中某些关键数据或重要信息，并保证在外部供电断电的情况下，这些重要信息和关键数据仍然完整保存并能够读取。

非易失性随机访问存储器(NVRAM，Non-Volatile Random Access Memory)这种存储方案，能够满足用户的上述需求。但目前的NVRAM方案成本较高，且设计复杂。

图1为一种现有的采用ISA总线的NVRAM结构示意图，该方案特点：采用工业标准架构体系(ISA,Industry Standard Architecture)总线进行数据通讯，经过电平转换芯片，将数据最终写入SRAM(Static Random Access Memory,静态随机存储器)中存储。其中，电平转换芯片和SRAM之间通过地址/数据总线连接。该方案利用3.3V或电池供电，能够在外部断电(3.3V无输入)条件下，SRAM中数据仍然保留。

对于这种方案，由于芯片厂商已经不再提供ISA总线接口，并且如果使用此方案，需要先将PCI信号转换为ISA信号，成本较高。若PCI信号退出使用后，此方案将不再可行。另外，SRAM需要额外的电池供电才能确保在外部供电断电时，数据不会丢失，当电池失效或意外弹出，该方案中的SRAM数据将丢失。并且，采用SRAM作为存储芯片，其中还必须包含PCI转ISA芯片，成本较高。

图2为一种现有的采用LPC总线的NVRAM结构示意图，该方案特点：采用LPC(LowPin Count)总线进行数据通讯，通过CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)桥接，将数据最终写入SRAM中存储。并利用3.3V或电池供电，实现外部断电(3.3V无输入)条件下，SRAM中数据仍然保留。

在该方案中，SRAM需要额外的电池供电才能确保数据不会丢失，当电池失效或意外弹出时，SRAM数据将丢失；该方案采用CPLD作为通讯协议桥，需要编写通讯协议，成本高；该方案采用SRAM作为存储芯片，成本较高。

发明内容

本发明针对现有技术的上述区别，提供一种NVRAM的控制方法和系统，通过操作NVRAM所映射的内存空间，对NVRAM实施读写操作。

本发明解决其技术问题采用的技术方案是：提供一种非易失性随机访问存储器(NVRAM)的控制方法，包括以下步骤：

S1、判断操作系统类型，若为16位及以下的操作系统，则将操作系统切换到保护模式；若为32位及以上的操作系统，则加载驱动将线性地址转为物理地址；

S2、解除南桥芯片对NVRAM的写保护；

S3、确定NVRAM中需要进行数据修改的起始内存地址；

S4、解锁NVRAM；

S5、擦除NVRAM中需要进行数据修改的块；

S6、对NVRAM中的所述块进行数据修改；

S7、上锁NVRAM；

S8、加上南桥芯片对NVRAM的写保护。

优选地，所述方法还包括以下步骤：S0、为NVRAM分配内存空间。

优选地，步骤S0包括以下子步骤：

S01、根据系统内存使用情况，在FWH_DEC_EN寄存器的未被分配的内存空间中选择一个内存空间分配给NVRAM；

S02、根据FWH_DEC_EN寄存器为NVRAM分配的内存空间的地址，将南桥芯片的FWH选择寄存器中相应的位配置为与NVRAM的IDSEL信息相同。

优选地，所述方法还包括步骤：

S9、在上述步骤S1和S2之间检查南桥芯片的通用控制及状态寄存器中当前的数据总线，若当前的数据总线不是NVRAM连接的数据总线，则保存当前的数据总线模式，并切换为NVRAM连接的数据总线的模式。

优选地，NVRAM连接的数据总线为LPC总线或SPI总线。

优选地，所述方法还包括步骤：

S10、在步骤S8之后，还原数据总线模式。

优选地，步骤S5包括以下子步骤：

S51、擦除NVRAM中需要进行数据修改的块；

S52、判断擦除是否成功，是则执行步骤S6，否则执行步骤S5。

提供一种非易失性随机访问存储器(NVRAM)的控制系统，包括：

操作系统判断单元，用于判断操作系统类型，若为16位及以下的操作系统，则将操作系统切换到保护模式；若为32位及以上的操作系统，则加载驱动以将线性地址转为物理地址；

写保护解除单元，用于解除南桥芯片对NVRAM的写保护；

起始内存地址确定单元，用于确定NVRAM中需要进行数据修改的起始内存地址；

解锁单元，用于解锁NVRAM；

擦除单元，用于擦除NVRAM中需要进行数据修改的块；

修改单元，用于对NVRAM中的所述块进行数据修改；

上锁单元，用于上锁NVRAM；

写保存单元，用于加上南桥芯片对NVRAM的写保护。

优选地，所述系统还包括：内存分配单元，用于为NVRAM分配内存空间；

所述内存分配单元包括：

内存空间分配模块，根据系统内存使用情况，在FWH_DEC_EN寄存器的未被分配的内存空间中选择一个内存空间分配给NVRAM；

配置模块，根据FWH_DEC_EN寄存器为NVRAM分配的内存空间的地址，将南桥芯片的FWH选择寄存器中相应的位配置为与NVRAM的IDSEL信息相同。

优选地，所述系统还包括：

数据总线模式切换单元，用于检查南桥芯片的通用控制及状态寄存器中当前的数据总线，若当前的数据总线不是NVRAM连接的数据总线，则保存当前的数据总线模式，并切换为NVRAM连接的数据总线的模式；

数据总线还原单元，用于还原数据总线模式；

其中，NVRAM连接的数据总线为LPC总线或SPI总线。

本发明的NVRAM的控制方法和系统具有以下有益效果：能够在不同的操作系统下，通过操作NVRAM所映射的内存空间，对NVRAM实施读写操作，其中，NVRAM的硬件电路无需中间件或多余的外围设备(例如，额外的电池)，在外接电源断电后，NVRAM依然可以保持数据。

另外，在NVRAM的IDSEL与南桥芯片中的FWH_SEL寄存器的IDSEL配置相匹配时，将在FWH_DEC_EN寄存器上对应的内存空间分配给NVRAM使用。

再者，能够保存当前的数据总线模式，在完成对NVRAM的写操作时，还原数据总线的模式。

附图说明

图1为一种现有的采用ISA总线的NVRAM结构示意图；

图2为一种现有的采用LPC总线的NVRAM结构示意图；

图3为本发明的采用LPC总线的NVRAM结构示意图；

图4为本发明的采用SPI总线的NVRAM结构示意图；

图5为本发明的NVRAM控制方法第一实施例的流程图；

图6为本发明的NVRAM控制方法第二实施例的流程图；

图7为本发明的为NVRAM分配内容空间的流程图；

图8为FWH总线操作协议时序图；

图9为本发明的NVRAM的内存映射示意图；

图10为本发明的NVRAM控制系统第一实施例的功能框图；

图11为本发明的NVRAM控制系统第二实施例的功能框图。

具体实施方式

以下结合附图和实施例对本发明作进一步的解释说明。

现有的非易失性随机访问存储器(NVRAM)需要设置额外的电池，在外部供电断电时，为静态随机存储器(SRAM)供电，保护SRAM中存储的数据不会丢失。此类方案实现的NVRAM，当额外的电池失效或意外弹出时，对SRAM中存储的数据的保护功能将相应失去，并且此类方案中采用了SRAM来存储数据，SRAM成本高。

本发明提出了一种采用LPC总线或者SPI总线的NVRAM，图3为本发明的采用LPC总线的NVRAM结构示意图，图4为本发明的采用SPI总线的NVRAM结构示意图，如图3、4所示，本发明提出的NVRAM无需设置额外的电池，采用LPC总线或者SPI总线进行数据通讯，直接将数据写入固件集线器(FWM，Firmware Hub)存储芯片或者快速记忆体(Flash Rom)存储芯片，在没有外部供电条件下，固件集线器或者快速记忆体芯片依然可稳定保存内部数据。本发明的NVRAM的硬件电路中没有设置中间件或多余的周围设备，硬件设计简单可靠，而且对比现有的设计方案，本方案的硬件成本相当低廉，具有很强的实用性，断电后，芯片不需要再提供电源，依然可以保持数据。其中，固件集线器芯片和快速记忆体芯片可以通过现有的芯片来充当，整体方案成本非常低廉。

本发明的NVRAM方案数据稳定可靠，成本较原方案大幅下降，有利于广泛使用，降低产品物料成本，硬件设计简化。

本发明提供了一种NVRAM的控制方法，通过操作NVRAM(如图3、4所示)所映射的内存空间，对NVRAM实施读写操作。如图3所示的FWH存储芯片具有相同的操作指令，现在以SST49LF系列为例。芯片自身提供的命令如下表所示，用于进行各种操作，虽然每款芯片提供的操作命令可能不尽相同，但是其原理是相通的。

表1 SST49LF系列的操作指令

从表1中可以看出，FWM芯片的各个命令都有一个严格的操作指令顺序。其中写操作(Byte-Program)依赖于对芯片的擦除动作(Sector-Erase和Block-Erase)，如果没有芯片擦除动作就进行写操作的话，则会出现写操作失败(即写入的数据不是要输入的数据)。

图5为本发明的方法第一实施例的流程图，如图5所示，本发明的方法包括以下步骤：

S1、判断操作系统类型，若为16位及以下的操作系统，则将操作系统切换到保护模式；若为32位及以上的操作系统，则加载驱动将线性地址转为物理地址。步骤S1中涉及到操作系统的编程，对于一些传统(Legacy)操作系统，如DOS操作系统等16位及以下操作系统，由于NVRAM所映射内存地址在高端物理内存(即接近4GB的内存范围)上，实模式下的DOS操作系统无法操作到该地址，需要切到保护模式下才能处理。而对于当前主流操作系统，如目前的Windows系列操作系统、或Linux操作系统等32位及以上操作系统，则需要加载驱动方式将线性地址转为内存物理地址，以操作NVRAM所映射的物理内存地址。

S2、解除南桥芯片对NVRAM的写保护，即将BIOS_CNTL寄存器的bit0(BIOSWE)设置为1，才拥有对NVRAM芯片的编程能力。

S3、确定NVRAM中需要进行数据修改的起始内存地址。

S4、解锁NVRAM，在该步骤中，解锁NVRAM芯片的每个块的操作限制。在对NVRAM芯片进行编程时，NVRAM芯片本身对其每一块进行锁定，防止外部随意修改NVRAM，因此，在编程或修改NVRAM前需要将块锁(Block Locking)寄存器置位，以解锁NVRAM目标编程的数据块空间。

S5、擦除NVRAM中需要进行数据修改的块。编程或修改NVRAM的数据之前，需要对所要编程或修改NVRAM数据所在块进行擦除方能编程或修改NVRAM的数据。如果擦除出问题，则后面的写操作将出现异常(即写入的数据不稳定)，需要重新进行擦除的动作。因此，每次编程或修改动作都需要对NVRAM数据块进行擦除。在本实施例中，步骤S5包括以下步骤：S51、擦除NVRAM中需要进行数据修改的块；S52、判断擦除是否成功，是则执行步骤S6，否则执行步骤S51。

S6、对NVRAM中的擦除成功的块进行数据修改。

S7、对NVRAM编程完之后，需要对NVRAM上的块进行上锁，防止因步骤S4解锁后NVRAM被随意修改。

S8、重新加上南桥芯片对NVRAM的写保护，撤销解除NVRAM芯片写保护的动作，使外界没有能力修改NVRAM数据，确保数据安全。

图6为本发明的方法第二实施例的流程图，如图6所示，在本实施例中，本发明的方法在步骤S1和S2之间还包括步骤：

S9、检查南桥芯片的通用控制及状态寄存器中当前的数据总线，若当前的数据总线不是NVRAM连接的数据总线，则保存当前的数据总线模式，并切换为NVRAM连接的数据总线的模式。在该步骤中，实现切换系统总线的资源解码译码。南桥芯片负责各种总线(如PCI总线、SPI总线和LPC总线等数据总线)的解码译码，由于NVRAM是挂在LPC总线或者SPI总线上的，因此，在操作NVRAM之前需要通过检查南桥的通用控制及状态寄存器(GCS寄存器)当前的数据总线，若不是SPI总线或者LPC总线，则需要将当前工作总线模式保存，并切换为NVRAM所挂上LPC总线或者SPI总线。这样，只有当总线控制切换到NVRAM所挂上LPC总线或者SPI总线之后，之前为NVRAM配置的映射内存空间才能被正确解码译码。

在本实施例中，在步骤S8之后还包括步骤：

S10、还原数据总线模式。该步骤起到一个还原现场的作用，此时NVRAM的内存空间资源不可见，起到一个隐藏保护NVRAM的作用。

在本实施例中，其余情况与本发明的方法第一实施例相同，在此不再赘述。

在本发明的方法第三实施例中，本发明的方法在步骤S1之前还包括步骤：

S0、为NVRAM分配内存空间。

图7为本发明的为NVRAM分配内容空间的流程图，在本实施例中，步骤S0包括以下步骤：

S02、根据FWH_DEC_EN寄存器为NVRAM分配的内存空间的地址，将南桥芯片的FWH选择寄存器(FWH_SEL寄存器)中相应的位配置为与NVRAM的IDSEL信息相同。

在本发明中，需要BIOS解码必要的资源。固件集线器(Firmware Hub)是基于LPC协议的内存操作协议进行操作的，通过操作Firmware Hub所映射的内存空间，对FirmwareHub芯片实施读写操作。FWH总线操作协议时序图如图8所示，从图8可知，Firmware Hub芯片通讯过程需要IDSEL信息和内存地址。因此，BIOS根据实际的内存使用情况，通过南桥芯片的(这里以IntelICH为例)FWH_DEC_EN寄存器为该Firmware Hub分配一块合适的空间资源。

在一个硬件系统中，LPC总线上设备可能很多，主机端(南桥芯片)通过以下方法获知内存空间被分配给了哪个设备端(NVRAM、BIOS等)使用：LPC设备之间的通讯过程还需要IDSEL信息(IDSEL由四个Bit组成)，设备端会通过软件或硬件的方式确定IDSEL的配置，例如，本发明中的Firmware Hub芯片可以引出四根引脚(与四个Bit的IDSEL信息相对应)，通过外围硬件电路上下拉每根ID引脚的电平的方式来确定Firmware Hub芯片的IDSEL信息。

例如，如表1、表2所示，有个Firmware Hub设备是使用FFD0_0000H～FFD7_FFFFH这段内存地址，其IDSEL为0001B(二进制)，需要将FWH_SEL寄存器的Bit11:8配置为0001B(即设置FWH_D0_IDSEL与Firmware Hub的IDSEL相一致)。此时，南桥芯片获知该Firmware Hub要使用的内存空间。也就是说，南桥芯片是通过FWH_DEC_EN寄存器和FWH_SEL寄存器之间的内存空间的匹配关系，来确定Firmware Hub设备的映射内存空间的分配。

表2 FWH_DEC_EN寄存器的部分内存空间描述表

表3 FWH_SEL寄存器部分内存空间描述表

在X86架构中，32位CPU可以寻址到的内存范围为0x0000 0000～0xFFFF FFFF(其大小约为4GByte)。如图9所示，NVRAM的IDSEL与南桥芯片中的FWH_SEL寄存器的IDSEL配置相匹配时，南桥芯片就会将在FWH_DEC_EN寄存器上对应的内存空间分配给NVRAM使用。通过对NVRAM所映射的内存地址进行操作而操作NVRAM本身。

在本实施例中，其余情况与本发明的方法的第二实施例相同，在此不再赘述。

图10为本发明的NVRAM控制系统100第一实施例的功能框图，如图10所示，在本实施例中，本发明的系统100包括：

操作系统判断单元110，用于判断操作系统类型，若为16位及以下的操作系统，则将操作系统切换到保护模式；若为32位及以上的操作系统，则加载驱动以将线性地址转为物理地址；

写保护解除单元120，用于解除南桥芯片对NVRAM的写保护；

起始内存地址确定单元130，用于确定NVRAM中需要进行数据修改的起始内存地址；

解锁单元140，用于解锁NVRAM；

擦除单元150，用于擦除NVRAM中需要进行数据修改的块；

修改单元160，用于对NVRAM中的所述块进行数据修改；

上锁单元170，用于上锁NVRAM；

写保存单元180，用于加上南桥芯片对NVRAM的写保护。

图11为本发明的NVRAM控制系统100第二实施例的功能框图，如图11所示，在本实施例中，本发明的系统100还包括：

内存分配单元190，用于为NVRAM分配内存空间；

数据总线模式切换单元200，用于检查南桥芯片的通用控制及状态寄存器中当前的数据总线，若当前的数据总线不是NVRAM连接的数据总线，则保存当前的数据总线模式，并切换为NVRAM连接的数据总线的模式；以及

数据总线还原单元210，用于还原数据总线模式。

其中，内存分配单元190包括：

内存空间分配模块191，根据系统内存使用情况，在FWH_DEC_EN寄存器的未被分配的内存空间中选择一个内存空间分配给NVRAM；

配置模块192，根据FWH_DEC_EN寄存器为NVRAM分配的内存空间的地址，将南桥芯片的FWH选择寄存器中相应的位配置为与NVRAM的IDSEL信息相同。

其中，NVRAM连接的数据总线为LPC总线或SPI总线。

在本实施例中，其余情况与本发明的系统100第一实施例相同，在此不再赘述。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。另外，本发明各实施例中的技术特征可以单独使用，也可以组合使用。

Claims

1.一种非易失性随机访问存储器NVRAM的控制方法，其特征在于，包括以下步骤：

S1、判断操作系统类型，若为16位及以下的操作系统，则将操作系统切换到保护模式；若为32位及以上的操作系统，则加载驱动将线性地址转为物理地址；所述线性地址为NVRAM映射在高端物理内存上的内存地址；

S2、解除南桥芯片对NVRAM的写保护；

S3、确定NVRAM中需要进行数据修改的起始内存地址；

S4、解锁NVRAM；

S5、擦除NVRAM中需要进行数据修改的块；

S6、对NVRAM中的所述块进行数据修改；

S7、上锁NVRAM；

S8、加上南桥芯片对NVRAM的写保护。

2.根据权利要求1所述的NVRAM的控制方法，其特征在于，所述方法还包括以下步骤：

S0、为NVRAM分配内存空间。

3.根据权利要求2所述的NVRAM的控制方法，其特征在于，步骤S0包括以下子步骤：

S01、根据系统内存使用情况，在FWH_DEC_EN寄存器的未被分配的内存空间中选择一个内存空间分配给NVRAM；所述FWH_DEC_EN寄存器为选择寄存器；

4.根据权利要求1所述的NVRAM的控制方法，其特征在于，还包括以下步骤：

S9、在上述步骤S1和S2之间，检查南桥芯片的通用控制及状态寄存器中当前的数据总线，若当前的数据总线不是NVRAM连接的数据总线，则保存当前的数据总线模式，并切换为NVRAM连接的数据总线的模式。

5.根据权利要求4所述的NVRAM的控制方法，其特征在于，NVRAM连接的数据总线为LPC总线或SPI总线。

6.根据权利要求4所述的NVRAM的控制方法，其特征在于，所述方法还包括以下步骤：

S10、在步骤S8之后还原数据总线模式。

7.根据权利要求1所述的NVRAM的控制方法，其特征在于，步骤S5包括以下子步骤：

S51、擦除NVRAM中需要进行数据修改的块；

S52、判断擦除是否成功，是则执行步骤S6，否则执行步骤S5。

8.一种非易失性随机访问存储器NVRAM的控制系统，其特征在于，包括：

操作系统判断单元(110)，用于判断操作系统类型，若为16位及以下的操作系统，则将操作系统切换到保护模式；若为32位及以上的操作系统，则加载驱动以将线性地址转为物理地址；所述线性地址为NVRAM映射在高端物理内存上的内存地址；

写保护解除单元(120)，用于解除南桥芯片对NVRAM的写保护；

起始内存地址确定单元(130)，用于确定NVRAM中需要进行数据修改的起始内存地址；

解锁单元(140)，用于解锁NVRAM；

擦除单元(150)，用于擦除NVRAM中需要进行数据修改的块；

修改单元(160)，用于对NVRAM中的所述块进行数据修改；

上锁单元(170)，用于上锁NVRAM；

写保存单元(180)，用于加上南桥芯片对NVRAM的写保护。

9.根据权利要求8所述的NVRAM的控制系统，其特征在于，所述系统还包括：内存分配单元(190)，用于为NVRAM分配内存空间；

所述内存分配单元(190)包括：

内存空间分配模块(191)，根据系统内存使用情况，在FWH_DEC_EN寄存器的未被分配的内存空间中选择一个内存空间分配给NVRAM；所述FWH_DEC_EN寄存器为选择寄存器；

配置模块(192)，根据FWH_DEC_EN寄存器为NVRAM分配的内存空间的地址，将南桥芯片的FWH选择寄存器中相应的位配置为与NVRAM的IDSEL信息相同。

10.根据权利要求8所述的NVRAM的控制系统，其特征在于，所述系统还包括：

数据总线模式切换单元(200)，用于检查南桥芯片的通用控制及状态寄存器中当前的数据总线，若当前的数据总线不是NVRAM连接的数据总线，则保存当前的数据总线模式，并切换为NVRAM连接的数据总线的模式；

数据总线还原单元(210)，用于还原数据总线模式；

其中，NVRAM连接的数据总线为LPC总线或SPI总线。