CN103838996B - 计算机系统及其操作方法 - Google Patents

计算机系统及其操作方法 Download PDF

Info

Publication number
CN103838996B
CN103838996B CN201210470025.9A CN201210470025A CN103838996B CN 103838996 B CN103838996 B CN 103838996B CN 201210470025 A CN201210470025 A CN 201210470025A CN 103838996 B CN103838996 B CN 103838996B
Authority
CN
China
Prior art keywords
instruction
control device
external command
logic control
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210470025.9A
Other languages
English (en)
Other versions
CN103838996A (zh
Inventor
陈嘉祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201210470025.9A priority Critical patent/CN103838996B/zh
Publication of CN103838996A publication Critical patent/CN103838996A/zh
Application granted granted Critical
Publication of CN103838996B publication Critical patent/CN103838996B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/45Structures or tools for the administration of authentication

Abstract

一种计算机系统及其操作方法在此揭露。计算机系统包括受控电路、基板管理控制器以及逻辑控制装置。基板管理控制器用以接受并输出一外部指令。逻辑控制装置包括第一暂存区。逻辑控制装置用以接收并判断外部指令为一般指令或重要指令。当判断外部指令为重要指令时,逻辑控制装置将外部指令与第一暂存区的预设验证码进行核对,且于外部指令核对正确时,逻辑控制装置根据外部指令的控制指令地址将外部指令的控制数据写入第一暂存区中相应的地址。

Description

计算机系统及其操作方法
技术领域
本发明是有关于一种电子系统及其操作方法,特别是有关于一种计算机系统及其操作方法。
背景技术
随着数字科技的发展,计算机系统已被广泛地应用在人们的生活当中,如用以提供个人使用的桌上型电脑、笔记型电脑及用以提供网络服务的网络处理器、服务器等。
在已知技术中,计算机系统可包括基板管理控制器(baseboard managementcontroller,BMC)与整合型逻辑元件,如复杂可编程逻辑装置(complex programmablelogic device,CPLD)。整合型逻辑元件可用以接收计算机系统中各式电路的信号,而基板管理控制器可通过发送控制命令至整合型逻辑元件,以通过修改整合型逻辑元件的储存的控制数据而控制计算机系统中的各式电路。
基板管理控制器的使用者接口可包括串接端接口(serial port interface)及网络图形使用者接口(Web graphic user interface,Web GUI)。在现行做法中,若使用者是通过网络图形使用者接口控制基板管理控制器,则使用者需先登入身份密码,故计算机系统可借此验证机制控管基板管理控制器的使用者。然而,若使用者是通过串接端接口控制基板管理控制器,则使用者并不须经过验证机制,如此一来,未经授权的使用者得以通过基板管理控制器发送控制命令至整合型逻辑元件,并借以控制计算机系统中的各式电路。更甚者,若未经授权的使用者修改整合型逻辑元件中的重要信号的状态(如风扇转速或重开机请求),则可能导致计算机系统的损害或不稳定。
因此,一种验证机制以避免未经授权的使用者控制整合型逻辑元件当被提出。
发明内容
本发明的一方面为一种计算机系统的操作方法。根据本发明一实施例,该计算机系统包括一基板管理控制器(baseboard management controller,BMC)、一低脚位(lowpin count,LPC)模块、一逻辑控制装置以及一受控电路。该逻辑控制装置包括一第一暂存区以及一第二暂存区。该操作方法包括:该基板管理控制器接收并传送一外部指令至该逻辑控制装置;该逻辑控制装置接收并断该外部指令为一般指令或重要指令;当该逻辑控制装置判断该外部指令为重要指令时,将该外部指令与该第一暂存区的一预设验证码进行核对;以及,当该验证码核对正确时,该逻辑控制装置根据该外部指令的一控制指令地址将该外部指令的一控制数据写入该第一暂存区中相应的地址。
根据本发明一实施例,操作方法还包括:在该逻辑控制装置将该控制数据写入该第一暂存区中之后,该逻辑控制装置输出该控制数据至该受控电路。
根据本发明一实施例,当该外部指令为一般指令时,该外部指令包括该控制指令地址以及该控制数据。
根据本发明一实施例,当该外部指令为重要指令时,该外部指令包括一验证码暂存区地址、一验证码、该控制指令地址以及该控制数据。根据本发明一实施例,操作方法还包括:当该逻辑控制装置判断该外部指令为一般指令时,该逻辑控制装置根据该外部指令的该控制指令地址将该外部指令的该控制数据写入该第一暂存区中相应的地址以输出该控制数据至该受控电路。
根据本发明一实施例,逻辑控制装置判断该外部指令为一般指令或重要指令的步骤包括:该逻辑控制装置根据该外部指令的该控制指令地址以判断该该外部指令为一般指令或重要指令。
根据本发明一实施例,该操作方法还包括:该低脚位模块接收并传送一内部指令至该逻辑控制装置,其中该内部指令不同于该外部指令;该逻辑控制装置判断该内部指令为一般指令或重要指令;当该逻辑控制装置判断该内部指令为重要指令时,该逻辑控制装置将该内部指令与该第二暂存区的一预设验证码进行核对;以及,当该内部指令的该验证码核对正确时,该逻辑控制装置根据该内部指令的一控制指令地址将该内部指令的一控制数据写入该第二暂存区中相应的地址。
本发明的另一方面为一种计算机系统,用以接收一外部指令。根据本发明一实施例,计算机系统包括一受控电路、一基板管理控制器以及一逻辑控制装置。基板管理控制器用以接收并输出一外部指令。逻辑控制装置电性连接该基板管理控制器以及该受控电路,包括一第一暂存区。该逻辑控制装置用以于接收该外部指令时,判断该外部指令为一般指令或重要指令,当该逻辑控制装置判断该外部指令为重要指令时,该逻辑控制装置将该外部指令与该第一暂存区的一预设验证码进行核对,且当该验证码核对正确时,该逻辑控制装置根据该外部指令的一控制指令地址将该外部指令的一控制数据写入该第一暂存区中相应的地址。
根据本发明一实施例,在该逻辑控制装置将该控制数据写入该第一暂存区中之后,该逻辑控制装置还用以输出该控制数据至该受控电路。
根据本发明一实施例,当该外部指令为一般指令时,该外部指令包括该控制指令地址以及该控制数据。
根据本发明一实施例,当该外部指令为重要指令时,该外部指令包括一验证码暂存区地址、一验证码、该控制指令地址以及该控制数据。
根据本发明一实施例,其中当该逻辑控制装置判断该外部指令为一般指令时,该逻辑控制装置还用以根据该外部指令的该控制指令地址将该外部指令的该控制数据写入该第一暂存区中相应的地址以输出该控制数据至该受控电路。
根据本发明一实施例,该逻辑控制装置还用以根据该外部指令的该控制指令地址判断该外部指令为一般指令或重要指令。
根据本发明一实施例,计算机系统还包括一低脚位模块。该低脚位模块电性连接该逻辑控制装置,用以接收并输出一内部指令至该逻辑控制装置,其中该内部指令不同于该外部指令。该逻辑控制装置还用以接收并判断该内部指令为一般指令或重要指令,当该逻辑控制装置判断该内部指令为重要指令时,该逻辑控制装置将该内部指令与该第二暂存区的一预设验证码进行核对,当该内部指令核对正确时,该逻辑控制装置根据该内部指令的一控制指令地址将该内部指令的一控制数据写入该第二暂存区中相应的地址。
根据上述实施例,计算机系统可通过逻辑控制装置将外部指令与预设验证码进行核对,而避免逻辑控制装置上的重要数据被未经授权地修改。
附图说明
图1a为根据本发明一实施例所绘示的计算机系统的方块图;
图1b为根据本发明一实施例所绘示的暂存区地址及暂存区地址所对应的数据的示意图;
图1c为根据本发明一实施例所绘示的一般指令与重要指令的示意图;以及
图2为根据本发明一实施例所绘示的操作方法流程图。
【主要元件符号说明】
100:计算机系统 110:受控电路
120:逻辑控制装置 122a:第一暂存区
122b:第二暂存区 124a:验证码暂存区
124b:验证码暂存区 130:基板管理控制器
132:储存装置 134:使用者接口
134a:串接端接口 134b:网络图形使用者接口
140:低脚位模块 200:操作方法
S0-S6:步骤 S32、S34:子步骤
具体实施方式
以下将以附图及详细叙述清楚说明本发明的精神,任何所属技术领域中具有通常知识者在了解本发明的较佳实施例后,当可由本发明所教示的技术,加以改变及修饰,其并不脱离本发明的精神与范围。
关于本文中所使用的“电性连接”,可指二或多个元件相互直接作实体或电性接触,或是相互间接作实体或电性接触,而“连接”还可指二或多个元件元件相互操作或动作。
本发明的一方面为一种计算机系统,其中计算机系统可为桌上型电脑、笔记型电脑、网络处理器以及服务器等,为使叙述清楚,在以下的段落中将以服务器为例进行说明。
图1a为根据本发明一实施例所绘示的计算机系统100的方块图。计算机系统100包括一受控电路110、一逻辑控制装置120、一基板管理控制器(baseboard managementcontroller,BMC)130以及一低脚位(low pin count,LPC)模块140。其中,逻辑控制装置120可通过通用型的输出输出(general purpose input output,GPIO)接脚与受控电路110电性连接,通过延伸周边元件互连(extend peripheral component interconnect,PCI-X)总线与基板管理控制器130电性连接,并通过低脚位(low pin count,LPC)总线与低脚位模块140电性连接。
在本实施例中,逻辑控制装置120可包括第一暂存区122a与第二暂存区122b。基板管理控制器130可包括一使用者接口134。使用者接口134例如可包括串接端接口(serialport interface)134a与网络图形使用者接口(Web graphic user interface,Web GUI)134b。
当注意到,受控电路110可包括计算机系统100中的电路,例如南桥芯片(southbridge chip)、基本输入输出系统(basic input output system,BIOS)、中央处理器(central processing unit,CPU)、电源供应单元(power supply unit,PSU)、储存装置、风扇模块、电压调节器(voltage regulator down,VRD)中及/或其它装置/元件的部分或整体电路。逻辑控制装置120可用但不限于可编程逻辑装置(programmable logic device,PLD)、复杂可编程逻辑装置(complex programmable logic device,CPLD)、或可编程逻辑门阵列(field programmable gate array,FPGA)实现。
在本实施例中,第一暂存区122a与第二暂存区122b可用以分别储存来自基板管理控制器130与来自低脚位模块140的控制数据。基板管理控制器130与低脚位模块140可分别通过发送外部指令与内部指令至逻辑控制装置120,以分别修改储存于第一暂存区122a与第二暂存区122b中的数据,从而改变逻辑控制装置120的操作状态(例如开机状态),及/或输出对应的控制信号以控制受控电路110。在一实施例中,内部指令的功能与形态可不同于外部指令。在一实施例中,外部指令例如是来自使用者,内部指令例如是来自基本输入输出系统或南桥芯片。
图1b为根据本发明一实施例所绘示的暂存区地址及暂存区地址所对应的数据的示意图。第一暂存区122a与第二暂存区122b可分别包括多个地址,每一地址可指向至少1位元的储存空间,这些储存空间可用以储存来自基板管理控制器130与来自低脚位模块140的控制数据以控制受控电路110。例如,第一暂存区122a中的第一地址0x00所指向的储存空间可用以储存是否发送风扇模块的致能信号(enable signal)的控制数据,当第一暂存区122a中的第一地址0x00储存来自于基板管理控制器130、相应于发送风扇模块的致能信号的控制数据(例如为0001)时,逻辑控制装置120可根据此控制数据发送致能信号至风扇模块。当注意到,第一、第二暂存区122a、122b中每一地址所指向的储存空间的用途(例如第一地址0x00用以储存相应于是否发送风扇模块的致能信号的控制数据、第二地址0x10用以储存相应于是否发送风扇模块的重启信号等)可由管理者预先定义,且暂存区122中每一地址所指向的储存空间的位元数亦可由管理者预先定义。
图1c为根据本发明一实施例所绘示的一般指令与重要指令示意图。如图所示,本实施例中,基板管理控制器130与低脚位模块140发送至逻辑控制装置120的外部指令与内部指令皆可被区分为一般指令与重要指令。一般指令具有2个部分,包括一控制指令地址以及一控制数据,而重要指令具有4个部分,包括一控制指令地址、一控制数据、一验证码暂存区地址以及一验证码。其中管理者可定义一笔外部指令或内部指令为重要指令或一般指令,例如管理者可定义重开机请求以及重启受控电路110的指令为重要指令,其余为一般指令,换言的管理者可定义欲修改储存于第一暂存区122a、第二暂存区122b中特定地址的控制数据的外部指令或内部指令为重要指令。
同时参照图1a-1c,在操作上,使用者可通过基板管理控制器130的使用者接口134输入一外部指令。基板管理控制器130可接收并输出此外部指令至逻辑控制装置120。逻辑控制装置120可接受此外部指令,并根据此外部指令的控制指令地址,判断此外部指令为一般指令或重要指令。当逻辑控制装置120判断此外部指令为重要指令时,逻辑控制装置120将此外部指令与第一暂存区122a的一预设验证码进行核对。当外部指令核对正确时,逻辑控制装置可根据外部指令的控制指令地址将外部指令的控制数据写入第一暂存区122a中相应的地址。在一实施例中,逻辑控制装置120可输出前述储存于第一暂存区122a中的控制数据至受控电路110,以控制受控电路110。
类似地,基本输入输出系统与南桥芯片亦可输入一系统指令至低脚位模块140。低脚位模块140可接收并根据此一系统指令输出内部指令至逻辑控制装置120。逻辑控制装置120可接受此内部指令,并根据此内部指令的控制指令地址,判断此内部指令为一般指令或重要指令。当逻辑控制装置120判断此内部指令为重要指令时,逻辑控制装置120可将此内部指令与第二暂存区122b的一预设验证码进行核对。当此内部指令核对正确时,逻辑控制装置可根据内部指令的控制指令地址将内部指令的控制数据写入第二暂存区122b中相应的地址。在一实施例中,逻辑控制装置120可输出前述储存于第二暂存区122b中的控制数据至受控电路110,以控制受控电路110。
通过上述的设置,逻辑控制装置120在接收到外部指令时可将外部指令与预设验证码进行核对,而避免逻辑控制装置120上的重要数据被未经授权地修改导致系统损害与不稳定。另外,当注意到,在不影响本发明的精神下,在一些实施例中,计算机系统100可不包括低脚位模块140与第二暂存区122a,在另外一些实施例中,逻辑控制装置120可不对低脚位模块140所输出的内部指令进行验证。
另一方面,在本发明一实施例中,当逻辑控制装置120接收并判断外部指令为一般指令时,逻辑控制装置120可根据外部指令的控制指令地址将外部指令的控制数据写入第一暂存区122a中相应的地址以控制受控电路110。此外,当逻辑控制装置120接收并判断内部指令为一般指令时,其操作与前述类似,故在此不赘述。
在本发明一实施例中,第一暂存区122a可包括验证码暂存区124a,用以储存外部指令的验证码。当逻辑控制装置120接收并判断外部指令为重要指令时,逻辑控制装置120可根据此外部指令中的验证码暂存区地址以储存此重要指令中的验证码于验证码暂存区124a中,而后将外部指令的验证码与第一暂存区122a的预设验证码进行核对。
举例而言,当外部指令的验证码暂存区地址为0xFF,外部指令的验证码为0010时,逻辑控制装置120可将验证码0010储存于验证码暂存区124a中,其中验证码暂存区124a可为第一暂存区122a中地址0xFF所指向的储存空间。而后,逻辑控制装置120可核对外部指令的验证码与预设验证码(例如为预设的数值),当外部指令的验证码与预设验证码相同时核对正确,反之则代表核对错误。在一实施例中,预设验证码亦可为储存于第一暂存区122a中的系统数据(例如:风扇模块的转速)。在另一实施例中,预设验证码可由预设数值与储存于第一暂存区122a中的系统数据参杂组成。
另一方面,在一实施例中,第二暂存区122b亦可包括验证码暂存区124b,相关操作与上述段落类似,故在此不再赘。
此外,在一实施例中,基板管理控制器130可还包括一储存装置134,用以储存相应于第一暂存区122a的数据,使基板管理控制器130得以掌握第一暂存区122a中的数据状况。
本发明另一方面为一种计算机系统的操作方法。此操作方法可用于结构与前述图1a-1c中相同或类似的计算机系统。为方便说明,下述操作方法是以图1a-1c所示的实施例为例进行描述,但并不以图1a-1c的实施例为限。
当注意到,在以下操作方法中的步骤中,除非另行述明,否则并不具有特定顺序。另外,以下步骤亦可能被同时执行,或者于执行时间上有所重叠。
图2为根据本发明一实施例中的操作方法200所绘示的流程图。操作方法200包括以下步骤:基板管理控制器130传送一外部指令至逻辑控制装置120(步骤S0);逻辑控制装置120接收此外部指令(步骤S1),并判断此外部指令为一般指令或重要指令(步骤S2);当逻辑控制装置120判断外部指令为重要指令时,该逻辑控制装置将外部指令与第一暂存区122a的一预设验证码进行核对(步骤S3);以及,当外部指令核对正确时,逻辑控制装置120根据此外部指令的一控制数据将外部指令的一控制数据写入第一暂存区122a中相应的地址(步骤S4)。
关于一般指令与重要指令的详细内容可参照前一实施方式,在此不赘述。
而通过上述步骤,可避免计算机系统100中的重要数据区段被不经意地修改导致计算机系统100的错误或不稳定。
根据本发明一实施例,在步骤S2中,逻辑控制装置120可依据外部指令的控制指令地址判断此外部指令为一般指令或重要指令。
另外,若逻辑控制装置120判断前述外部指令为一般指令,则逻辑控制装置120可根据此外部指令的控制指令地址将此外部指令的控制数据写入第一暂存区122a中相应的地址(步骤S5)。
在一实施例中,在将外部指令的控制数据写入第一暂存区122a后,逻辑控制装置120可输出前述储存于第一暂存区122a中的控制数据至受控电路,以控制受控电路110。
在本发明一实施例中,步骤S3包括下述步骤:逻辑控制装置120根据此外部指令的验证码暂存区地址将外部指令的验证码储存于第一暂存区122a的验证码暂存区124a(子步骤S32)。例如,当外部指令中的验证码暂存区地址为0xFF,外部指令中的验证码为0010时,逻辑控制装置120可将验证码0010储存于第一暂存区122a的验证码暂存区124a中。而后,逻辑控制装置120将外部指令的验证码与第一暂存区122a的预设验证码进行核对。(子步骤S34)。
举例而言,逻辑控制装置120可核对外部指令的验证码与预设验证码(例如为预设的数值),当外部指令的验证码与预设验证码相同时核对正确,反之则代表核对错误。在一实施例中,预设验证码亦可为储存于第一暂存区122a中的系统数据(例如:风扇模块的转速)。在另一实施例中,预设验证码可由预设数值与储存于第一暂存区122a中的系统数据参杂组成。
在一实施例中,若外部指令的验证码核对错误,则逻辑控制装置120可发出一警告信号(步骤S6),以通知计算机系统100或系统管理者有验证码核对错误的外部指令,并再次回到步骤S1以接收另一外部指令。
另外,根据一实施例,在子步骤S32中,逻辑控制装置120可根据此外部指令的控制指令地址判断其为何种指令,以进行智慧型的整合控制。举例而言,逻辑控制装置120在判断此外部指令为何种指令后,可接着判断执行此外部指令的条件是否达成,若皆已达成才可执行此外部指令,以避免逻辑控制装置120发生错误。
再者,根据一实施例,低脚位模块140亦可接收并传送一内部指令至逻辑控制装置120。逻辑控制装置120可接受此内部指令,并根据此内部指令的控制指令地址,判断此内部指令为一般指令或重要指令。当逻辑控制装置120判断此内部指令为重要指令时,逻辑控制装置120可将此内部指令与第二暂存区122b的预设验证码进行核对。当验证码核对正确时,逻辑控制装置可根据内部指令的控制指令地址将内部指令的控制数据写入第二暂存区122b中相应的地址。
在一实施例中,在将内部指令的控制数据写入第二暂存区122b后,逻辑控制装置120可输出前述储存于第二暂存区122a中的控制数据至受控电路110,以控制受控电路110。
虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何熟悉此技艺者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (10)

1.一种计算机系统的操作方法,其特征在于,该计算机系统包括一基板管理控制器、一低脚位模块、一逻辑控制装置以及一受控电路,该逻辑控制装置包括一第一暂存区以及一第二暂存区,该计算机系统接收一外部指令,该操作方法包括:
该基板管理控制器接收并传送该外部指令至该逻辑控制装置;
该逻辑控制装置接收并判断该外部指令为一一般指令或一重要指令;
当该逻辑控制装置判断该外部指令为该重要指令时,该逻辑控制装置将该外部指令与该第一暂存区的一预设验证码进行核对;以及
当该外部指令核对正确时,该逻辑控制装置根据该外部指令的一控制指令地址将该外部指令的一控制数据写入该第一暂存区中相应的地址。
2.根据权利要求1所述的操作方法,其特征在于,还包括:
在该逻辑控制装置将该控制数据写入该第一暂存区中后,该逻辑控制装置输出该控制数据至该受控电路。
3.根据权利要求1所述的操作方法,其特征在于,当该外部指令为该一般指令时,该外部指令包括该控制指令地址以及该控制数据,而当该外部指令为该重要指令时,该外部指令包括一验证码暂存区地址、一验证码、该控制指令地址以及该控制数据。
4.根据权利要求1所述的操作方法,其特征在于,还包括:
当该逻辑控制装置判断该外部指令为该一般指令时,该逻辑控制装置根据该外部指令的该控制指令地址将该外部指令的该控制数据写入该第一暂存区中相应的地址以输出该控制数据至该受控电路,其中逻辑控制装置判断该外部指令为该一般指令或该重要指令的步骤是由该逻辑控制装置根据该外部指令的该控制指令地址以判断该外部指令为该一般指令或该重要指令。
5.根据权利要求1所述的操作方法,其特征在于,还包括:
该低脚位模块接收并传送一内部指令至该逻辑控制装置,其中该内部指令不同于该外部指令;
该逻辑控制装置判断该内部指令为该一般指令或该重要指令;
当该逻辑控制装置判断该内部指令为该重要指令时,该逻辑控制装置将该内部指令与该第二暂存区的一预设验证码进行核对;以及
当该内部指令核对正确时,该逻辑控制装置根据该内部指令的一控制指令地址将该内部指令的一控制数据写入该第二暂存区中相应的地址。
6.一种计算机系统,其特征在于,用以接收一外部指令,该计算机系统包括:
一受控电路;
一基板管理控制器,用以接收并输出该外部指令;以及
一逻辑控制装置,电性连接该基板管理控制器以及该受控电路,包括一第一暂存区及一第二暂存区,其中该逻辑控制装置用以于接收该外部指令时,判断该外部指令为一一般指令或一重要指令,当该逻辑控制装置判断该外部指令为该重要指令时,该逻辑控制装置将该外部指令与该第一暂存区的一预设验证码进行核对,且当该外部指令核对正确时,该逻辑控制装置根据该外部指令的一控制指令地址将该外部指令的一控制数据写入该第一暂存区中相应的地址。
7.根据权利要求6所述的计算机系统,其特征在于,在该逻辑控制装置将该控制数据写入该第一暂存区中之后,该逻辑控制装置还用以输出该控制数据至该受控电路。
8.根据权利要求6所述的计算机系统,其特征在于,当该外部指令为该一般指令时,该外部指令包括该控制指令地址以及该控制数据,而当该外部指令为该重要指令时,该外部指令包括一验证码暂存区地址、一验证码、该控制指令地址以及该控制数据。
9.根据权利要求6所述的计算机系统,其特征在于,该逻辑控制装置还用以根据该外部指令的该控制指令地址判断该外部指令为该一般指令或该重要指令,而当判断该外部指令为该一般指令时,该逻辑控制装置还用以根据该外部指令的该控制指令地址将该外部指令的该控制数据写入该第一暂存区中相应的地址以输出该控制数据至该受控电路。
10.根据权利要求6所述的计算机系统,还包括:一低脚位模块,电性连接该逻辑控制装置,用以接受并输出一内部指令至该逻辑控制装置,其中该内部指令不同于该外部指令,且其中该逻辑控制装置还用以接收并判断该内部指令为一般指令或重要指令,当该逻辑控制装置判断该内部指令为重要指令时,该逻辑控制装置将该内部指令与该第二暂存区的一预设验证码进行核对当该内部指令核对正确时,该逻辑控制装置根据该内部指令的一控制指令地址将该内部指令的一控制数据写入该第二暂存区中相应的地址。
CN201210470025.9A 2012-11-20 2012-11-20 计算机系统及其操作方法 Expired - Fee Related CN103838996B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210470025.9A CN103838996B (zh) 2012-11-20 2012-11-20 计算机系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210470025.9A CN103838996B (zh) 2012-11-20 2012-11-20 计算机系统及其操作方法

Publications (2)

Publication Number Publication Date
CN103838996A CN103838996A (zh) 2014-06-04
CN103838996B true CN103838996B (zh) 2017-06-16

Family

ID=50802484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210470025.9A Expired - Fee Related CN103838996B (zh) 2012-11-20 2012-11-20 计算机系统及其操作方法

Country Status (1)

Country Link
CN (1) CN103838996B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107958166A (zh) * 2017-12-20 2018-04-24 联想(北京)有限公司 一种数据检测方法及检测设备
CN112346922B (zh) * 2019-08-08 2022-12-27 佛山市顺德区顺达电脑厂有限公司 服务器装置及其通讯协议方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101989220A (zh) * 2009-08-05 2011-03-23 英业达股份有限公司 压力测试方法
TW201227272A (en) * 2010-12-22 2012-07-01 Inventec Corp A detect device of the peripheral component

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101989220A (zh) * 2009-08-05 2011-03-23 英业达股份有限公司 压力测试方法
TW201227272A (en) * 2010-12-22 2012-07-01 Inventec Corp A detect device of the peripheral component

Also Published As

Publication number Publication date
CN103838996A (zh) 2014-06-04

Similar Documents

Publication Publication Date Title
US8943302B2 (en) Method of flashing bios using service processor and computer system using the same
US7689751B2 (en) PCI-express system
US9806959B2 (en) Baseboard management controller (BMC) to host communication through device independent universal serial bus (USB) interface
EP3709149B1 (en) Off-board flash memory
CN103793307A (zh) 电子装置及其管理方法与机柜伺服系统
CN101221509A (zh) 可信嵌入式平台总线仲裁启动方法
CN104077203A (zh) 一种可经由usb接口实现计算机硬件诊断的方法及装置
US20190065300A1 (en) Method of retrieving debugging data in uefi and computer system thereof
US9779047B2 (en) Universal intelligent platform management interface (IPMI) host to baseboard management controller (BMC) communication for non-x86 and legacy free systems
CN107239372B (zh) 电子装置及其检测方法
CN104899177B (zh) 一种i2c设备控制方法及系统
US20190138369A1 (en) Deep hardware access and policy engine
CN103838996B (zh) 计算机系统及其操作方法
CN113608684B (zh) 内存信息获取方法、装置、系统、电子设备及存储介质
TW201214126A (en) Embedded programmable module for host controller configurability
CN110471811B (zh) 一应用于输入输出接口配置的控制系统
CN110096291A (zh) 电源管理芯片升级电路、方法及网络设备
CN203502954U (zh) 电脑装置及其识别装置
CN108197457A (zh) 硬盘安全控制方法及装置
CN107153456A (zh) Otg连接控制方法、otg连接控制装置及电子设备
JP2002032324A (ja) Pciバスデバイス接続制御方式
CN103345610B (zh) 快速验证智能卡数据完整性的设备及方法
CN106326043A (zh) 一种基于usb的诊断设备及方法
US20180306861A1 (en) Microprocessor interfaces
US8001313B2 (en) Insertion and removal of computing cards in server I/O slots

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170616