CN106406154B - 侦错系统及其控制方法 - Google Patents

侦错系统及其控制方法 Download PDF

Info

Publication number
CN106406154B
CN106406154B CN201510648094.8A CN201510648094A CN106406154B CN 106406154 B CN106406154 B CN 106406154B CN 201510648094 A CN201510648094 A CN 201510648094A CN 106406154 B CN106406154 B CN 106406154B
Authority
CN
China
Prior art keywords
function
pin
emulator
under test
chip under
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510648094.8A
Other languages
English (en)
Other versions
CN106406154A (zh
Inventor
马纪哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN106406154A publication Critical patent/CN106406154A/zh
Application granted granted Critical
Publication of CN106406154B publication Critical patent/CN106406154B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Program-control systems
    • G05B19/02—Program-control systems electric
    • G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Program control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/26—Pc applications
    • G05B2219/2604—Test of external equipment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明揭示一种侦错系统及其控制方法，该侦错系统包括一仿真器以及一印刷电路板。上述印刷电路板包括一待测芯片、至少一周边元件以及一切换器。上述待测芯片包括一第一多功能接脚以及一第二多功能接脚，用以选择性地支援一侦错功能以及一预设功能之一。上述周边元件支援上述预设功能。当上述待测芯片的上述第一与第二多功能接脚支援上述侦错功能时，上述切换器将上述待测芯片的上述第一与第二多功能接脚耦接于上述仿真器的一第一组接脚，以执行上述侦错功能，并将上述仿真器的一第二组接脚耦接于上述周边元件，以执行上述预设功能。

Description

侦错系统及其控制方法
技术领域
本发明有关于一种侦错系统，特别是有关于一种侦错系统的控制方法。
背景技术
微控制器(MicroController Unit，MCU)或微处理器(Microprocessor)被广泛应用在各种工业、家庭电器产品或设备之中。目前，微控制器/微处理器的程序开发必须使用到芯片模拟系统，并利用断点(breakpoint)来监控程序的执行状态，以便对程序进行侦错(Debugging)。
发明内容
本发明提供一种侦错系统。上述侦错系统包括一仿真器以及一印刷电路板。上述仿真器包括：一第一组接脚，具有一第一接脚与一第二接脚；以及，一第二组接脚，具有一第三接脚与一第四接脚。
上述印刷电路板包括：一待测芯片，包括：一第一多功能接脚，选择性地支援一侦错功能以及一预设功能之一；以及一第二多功能接脚，选择性地支援上述侦错功能以及上述预设功能；至少一周边元件，支援上述预设功能；以及一切换器，选择性地将上述待测芯片的上述第一多功能接脚与第二多功能接脚耦接于上述仿真器的上述第一组接脚或是上述周边元件。当上述待测芯片的上述第一多功能接脚与第二多功能接脚支援上述侦错功能时，上述切换器将上述待测芯片的上述第一多功能接脚与第二多功能接脚耦接于上述仿真器的上述第一组接脚，以执行上述侦错功能，并将上述仿真器的上述第二组接脚耦接于上述周边元件，以执行上述预设功能。
再者，本发明提供一种控制方法，适用于一侦错系统，其中上述侦错系统包括一仿真器以及一印刷电路板，其中上述印刷电路板包括一待测芯片，具有选择性地支援一侦错功能以及一预设功能之一的一第一多功能接脚以及一第二多功能接脚。当上述待测芯片的上述第一多功能接脚与第二多功能接脚支援上述侦错功能时，经由上述印刷电路板的一切换器将上述待测芯片的上述第一多功能接脚与第二多功能接脚分别耦接于上述仿真器的一第一接脚以及一第二接脚，以执行上述侦错功能，并经由上述印刷电路板的上述切换器将上述仿真器的一第三接脚与一第四接脚耦接于上述周边元件，以执行上述预设功能。当上述待测芯片的上述第一多功能接脚与第二多功能接脚支援上述预设功能时，经由上述印刷电路板的上述切换器将上述待测芯片的上述第一多功能接脚与第二多功能接脚耦接于上述印刷电路板的至少一周边元件，以执行上述预设功能。
附图说明
图1显示根据本发明一实施例所述的侦测系统；
图2显示根据本发明一实施例所述的图1中印刷电路板以及桥接器的主要元件的示意图；
图3显示图2中待测芯片的两多功能接脚被指派来执行预设功能的示意图；
图4显示图2中待测芯片的两多功能接脚被指派来执行侦测功能的示意图；
图5显示根据本发明一实施例所述的侦错系统的控制方法的流程图；
图6显示根据本发明另一实施例所述的侦错系统的控制方法的流程图；以及
图7显示根据本发明另一实施例所述的侦错系统的控制方法的流程图。
【符号说明】
100～印刷电路板；
110～切换器；
120-170～周边元件；
150～待测芯片；
155～微控制器；
200～桥接器；
250～仿真器；
300～处理装置；
310～显示单元；
320～处理器；
CTRL～控制信号；
IC_P1、IC_P2～多功能接脚；
ICE_P1-ICE_P4、PD_P1-PD_P2～接脚；
PG1～第一组接脚；
PG2～第一组接脚；以及
Path1-Path2～信号路径。
具体实施方式
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下：
为对微控制器/微处理器进行侦错，可使用在线模拟器(In Circuit Emulator，ICE)。待测的微控制器/微处理器可设置在印刷电路板上的集成电路内，而在线模拟器可耦接于印刷电路板以及处理装置之间。处理装置可为个人电脑、平板或手机等电脑/电子装置，且上述处理装置具有集成开发环境(Integrated Development Environment，IDE)。因此，工程师可通过集成开发环境来模拟芯片上微控制器/微处理器的行为，以便缩短程序开发以及侦错的时间。
图1显示根据本发明一实施例所述的侦测系统10。侦错系统10包括印刷电路板100、桥接器200以及处理装置300，其中待测芯片150设置于印刷电路板100上并具有多个接脚。此外，印刷电路板100更包括切换器110以及多个周边元件120-170，其中周边元件120-170能与待测芯片150共同执行不同的预设功能。处理装置300包括显示单元310以及处理器320。在此实施例中，处理装置300为具有集成开发环境(IDE)的个人电脑。桥接器(bridge)200包括可在集成开发环境下使用的仿真器(emulator)250，例如ULink、J-Link或是Nu-Link等。在此实施例中，藉由集成开发环境，处理装置300内的处理器320可通过桥接器200来存取印刷电路板100中待测芯片150内的暂存器以及存储器，以便控制待测芯片150内的微控制器155来执行不同程序，并得到执行结果。同时地，在集成开发环境下，处理器320可在显示单元310显示不同程序的执行结果，于是使用者便能通过显示单元310来观看并诊断待测芯片150的操作状态。
图2显示根据本发明一实施例所述的图1中印刷电路板100以及桥接器200的主要元件的示意图。值得注意的是，在图2中，印刷电路板100以及桥接器200的元件仅作为例子，并非用以限定本发明。印刷电路板100包括切换器110、待测芯片150以及周边元件120。在印刷电路板100中，待测芯片150为主(master)元件，而周边元件120为仆(slave)元件，例如存储器等，其中待测芯片150的微控制器155可控制周边元件120来执行特定操作。此外，桥接器200中的仿真器250包括第一组接脚PG1以及第二组接脚PG2。第一组接脚PG1包括接脚ICE_P1与接脚ICE_P2，而第二组接脚PG2包括接脚ICE_P3与接脚ICE_P4，其中仿真器250的第一组接脚PG1与第二组接脚PG2皆耦接于印刷电路板100的切换器110。此外，待测芯片150具有多功能(multi-functional)接脚IC_P1与IC_P2，其中待测芯片150的微控制器155可指派多功能接脚IC_P1与IC_P2来执行多个功能之一，即多功能接脚IC_P1与IC_P2可用来执行多种功能。一般而言，使用多功能接脚可减少芯片的接脚数，以降低芯片的制造成本。在此实施例中，待测芯片150的微控制器155可指派多功能接脚IC_P1与IC_P2为在线模拟器(ICE)接脚或是通用输入输出(General Purpose Input/Output，GPIO)接脚。若多功能接脚IC_P1与IC_P2为在线模拟器接脚，则待测芯片150可经由多功能接脚IC_P1与IC_P2耦接于桥接器200的仿真器250，以便与仿真器250进行通讯而执行侦错功能。反之，若多功能接脚IC_P1与IC_P2为通用输入输出接脚，则待测芯片150可经由多功能接脚IC_P1与IC_P2耦接于印刷电路板100的周边元件120，以便与周边元件120进行通讯而执行通用输入输出功能。传统上，当待测芯片的多功能接脚被指派为在线模拟器接脚而执行侦错功能时，该多功能接脚会无法执行其他功能，而印刷电路板上耦接于该多功能接脚的周边元件亦会无法正常操作。因此，使用者无法同时对该周边元件所支援的预设功能进行验证，即在传统的印刷电路板上，待测芯片的预设功能与侦错功能系无法同时被执行。
在图2中，切换器110会根据控制信号CTRL而选择性地将待测芯片150的多功能接脚IC_P1与IC_P2耦接于仿真器250的第一组接脚PG1(即接脚ICE_P1与ICE_P2)或是周边元件120的接脚PD_P1与PD_P2。此外，当切换器110将待测芯片150的多功能接脚IC_P1与IC_P2耦接于仿真器250的第一组接脚PG1时，切换器110亦会根据控制信号CTRL而将仿真器250的第二组接脚PG2(即接脚ICE_P3与ICE_P4)耦接于周边元件120的接脚PD_P1与PD_P2。于是，当待测芯片150的多功能接脚IC_P1与IC_P2被指派为在线模拟器接脚来执行侦错功能时，待测芯片150可经由仿真器250与周边元件120进行通讯，以执行预设功能。于是，在印刷电路板100上，当待测芯片150的多功能接脚IC_P1与IC_P2被指派来执行侦错功能时，待测芯片150的预设功能与侦错功能可以同时被执行。此外，控制信号CTRL可由待测芯片150或是仿真器250所提供。在一实施例中，控制信号CTRL可由使用者手动设定。
图3显示图2中待测芯片150的多功能接脚IC_P1与IC_P2被指派来执行预设功能的示意图。在图3中，切换器110会根据控制信号CTRL而将待测芯片150的多功能接脚IC_P1与IC_P2耦接于周边元件120的接脚PD_P1与PD_P2。于是，待测芯片150可与周边元件120进行通讯而执行预设功能。
图4显示图2中待测芯片150的多功能接脚IC_P1与IC_P2被指派来执行侦测功能的示意图。在图4中，切换器110会根据控制信号CTRL而将待测芯片150的多功能接脚IC_P1与IC_P2耦接于仿真器250的第一组接脚PG1，以建立信号路径Path1。于是，待测芯片150可与仿真器250经由信号路径Path1进行通讯而执行侦错功能。在此实施例中，仿真器250的接脚ICE_P1为数据接脚(例如ICE_DAT)，而仿真器250的接脚ICE_P2为时脉接脚(例如ICE_CLK)。此外，切换器110亦会根据控制信号CTRL而将仿真器250的第二组接脚PG2耦接于周边元件120的接脚PD_P1与PD_P2，以建立信号路径Path2。于是，待测芯片150可通过仿真器250以及信号路径Path2与周边元件120进行通讯而执行预设功能，例如通用输入输出(GPIO)、通用非同步收发器(universal asynchronousreceiver/transmitter，UART)、脉波宽度调变(PWM)或是内部集成电路(Inter IntegratedCircuit，I2C)功能等。
图5显示根据本发明一实施例所述的侦错系统的控制方法的流程图。同时参考图4与图5，在此实施例中，待测芯片150会通过仿真器250来与周边元件120进行通讯，以执行通用输入输出功能，其中仿真器250的接脚ICE_P3及/或接脚ICE_P4会模拟多功能接脚IC_P1与IC_P2被指派为支援通用输入输出功能的输出接脚的情况。首先，待测芯片150会经由信号路径Path1提供指令BKPT1(例如断点)至仿真器250，以便通知仿真器250来将接脚ICE_P3及/或接脚ICE_P4设定为可支援通用输入输出功能，如标号510所显示。接着，当设定完成后，仿真器250会发送确认信号ACK1(例如返回)至待测芯片150，如标号520所显示。接着，在接收到确认信号ACK1之后，待测芯片150会提供指令BKPT2至仿真器250，以便将接脚ICE_P3及/或接脚ICE_P4设定为输出(OUT)，并将接脚ICE_P3及/或接脚ICE_P4的信号位准设定为VAL(例如高逻辑位准或是低逻辑位准)，如标号530所显示。接着，接脚ICE_P3及/或接脚ICE_P4会经由信号路径Path2而提供具有信号位准VAL的信号至周边元件120的接脚PD_P1及/或接脚PD_P2，如标号540所显示。于是，相应于具有信号位准VAL的信号，周边元件120可执行所对应的操作。因此，在印刷电路板100上，可同时执行待测芯片150的通用输入输出功能与侦错功能。此外，当提供具有信号位准VAL的信号至周边元件120之后，仿真器250会发送确认信号ACK2至待测芯片150，如标号550所显示。在一实施例中，待测芯片150会依序提供指令BKPT1以及指令BKPT2至仿真器250，即仿真器250不需发送确认信号ACK1。
图6显示根据本发明另一实施例所述的侦错系统的控制方法的流程图。同时参考图4与图6，在此实施例中，待测芯片150会通过仿真器250来与周边元件120进行通讯，以执行通用输入输出功能，其中仿真器250的接脚ICE_P3及/或接脚ICE_P4会模拟多功能接脚IC_P1与IC_P2被指派为支援通用输入输出功能的输入接脚的情况。首先，待测芯片150会经由信号路径Path1提供指令BKPT1(例如断点)至仿真器250，以便通知仿真器250来将接脚ICE_P3及/或接脚ICE_P4设定为可支援通用输入输出功能，如标号610所显示。接着，当设定完成后，仿真器250会发送确认信号ACK1(例如返回)至待测芯片150，如标号620所显示。接着，在接收到确认信号ACK1之后，待测芯片150会提供指令BKPT2至仿真器250，以便将接脚ICE_P3及/或接脚ICE_P4设定为输入(IN)，如标号630所显示。于是，接脚ICE_P3及/或接脚ICE_P4会经由信号路径Path2得到来自周边元件120的接脚PD_P1及/或接脚PD_P2的具有信号位准VAL的信号，如标号640所显示。接着，在接收到具有信号位准VAL的信号之后，仿真器250会发送确认信号ACK2至待测芯片150，如标号650所显示，以便通知待测芯片150已接收到具有信号位准VAL的信号。于是，相应于具有信号位准VAL的信号，待测芯片150可执行所对应的操作。因此，在印刷电路板100上，可同时执行待测芯片150的通用输入输出功能与侦错功能。在一实施例中，待测芯片150会依序提供指令BKPT1以及指令BKPT2至仿真器250，即仿真器250不需发送确认信号ACK1。
图7显示根据本发明另一实施例所述的侦错系统的控制方法的流程图。同时参考图4与图7，在此实施例中，待测芯片150会通过仿真器250来与周边元件120进行通讯，以执行通用输入输出功能，其中仿真器250的接脚ICE_P3及/或接脚ICE_P4会模拟多功能接脚IC_P1与IC_P2被指派为支援通用输入输出功能的中断(interrupt)接脚的情况。首先，待测芯片150会经由信号路径Path1提供指令BKPT1(例如断点)至仿真器250，以便通知仿真器250来将接脚ICE_P3及/或接脚ICE_P4设定为可支援通用输入输出功能的中断接脚，如标号710所显示。接着，当设定完成后，仿真器250会发送确认信号ACK1(例如返回)至待测芯片150，如标号720所显示。接着，当仿真器250侦测到接脚ICE_P3及/或接脚ICE_P4上有来自周边元件120的中断事件INT(例如从低逻辑位准变为高逻辑位准)发生时，如标号730所显示，仿真器250可通过信号路径Path1来通知待测芯片150有中断事件INT发生，如标号740所显示。于是，相应于来自周边元件120的中断事件INT，待测芯片150可执行所对应的中断服务程序(Interrupt Service Routine，ISR)。因此，在印刷电路板100上，可同时执行待测芯片150的通用输入输出功能与侦错功能。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中的一般技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定的范围为准。

Claims (13)

1.一种侦错系统，其特征在于，所述侦错系统包括：
一仿真器，包括：
一第一组接脚，具有一第一接脚与一第二接脚；以及
一第二组接脚，具有一第三接脚与一第四接脚；以及
一印刷电路板，包括：
一待测芯片，包括：
一第一多功能接脚，选择性地支援一侦错功能以及一预设功能之一；以及
一第二多功能接脚，选择性地支援所述侦错功能以及所述预设功能；
至少一周边元件，支援所述预设功能；以及
一切换器，选择性地将所述待测芯片的所述第一多功能接脚与第二多功能接脚耦接于所述仿真器的所述第一组接脚或是所述周边元件；
其中当所述待测芯片的所述第一多功能接脚与第二多功能接脚支援所述侦错功能时，所述切换器将所述待测芯片的所述第一多功能接脚与第二多功能接脚耦接于所述仿真器的所述第一组接脚，以执行所述侦错功能，并将所述仿真器的所述第二组接脚耦接于所述周边元件，以执行所述预设功能。
2.如权利要求1所述的侦错系统，其特征在于，当所述待测芯片的所述第一多功能接脚与第二多功能接脚支援所述预设功能时，所述切换器将所述待测芯片的所述第一多功能接脚与第二多功能接脚耦接于所述周边元件，以执行所述预设功能。
3.如权利要求1所述的侦错系统，其特征在于，所述仿真器为一在线模拟器，以及所述第一接脚为所述在线模拟器的一数据接脚，而所述第二接脚为所述在线模拟器的一时脉接脚。
4.如权利要求1所述的侦错系统，其特征在于，当所述待测芯片的所述第一多功能接脚与第二多功能接脚支援所述侦错功能时，所述待测芯片经由所述第一多功能接脚与第二多功能接脚提供一第一指令至所述仿真器，以设定所述第三接脚与所述第四接脚来支援所述预设功能。
5.如权利要求4所述的侦错系统，其特征在于，所述待测芯片更经由所述第一多功能接脚与第二多功能接脚提供一第二指令至所述仿真器，以设定所述第三接脚或所述第四接脚为一输入接脚或一输出接脚。
6.如权利要求4所述的侦错系统，其特征在于，当所述第一多功能接脚与第二多功能接脚支援所述侦错功能时，所述待测芯片经由所述第一多功能接脚与第二多功能接脚提供一第一指令至所述仿真器，以设定所述第三接脚与所述第四接脚为一中断接脚。
7.如权利要求4所述的侦错系统，其特征在于，所述预设功能为一通用输入输出功能、一通用非同步收发器功能、一脉波宽度调变功能或是一内部集成电路功能。
8.如权利要求1所述的侦错系统，其特征在于，所述侦错系统还包括：
一处理装置，经由所述仿真器耦接于所述印刷电路板，用以得到并显示所述侦错功能的结果。
9.一种控制方法，其特征在于，所述控制方法适用于一侦错系统，所述侦错系统包括一仿真器以及一印刷电路板，其中所述印刷电路板包括一待测芯片，具有选择性地支援一侦错功能以及一预设功能之一的一第一多功能接脚以及一第二多功能接脚，印刷电路板还包括周边元件，所述控制方法包括：
当所述待测芯片的所述第一多功能接脚与第二多功能接脚支援所述侦错功能时，经由所述印刷电路板的一切换器将所述待测芯片的所述第一多功能接脚与第二多功能接脚分别耦接于所述仿真器的一第一接脚以及一第二接脚，以执行所述侦错功能，并经由所述印刷电路板的所述切换器将所述仿真器的一第三接脚与一第四接脚耦接于所述周边元件，以执行所述预设功能；以及
当所述待测芯片的所述第一多功能接脚与第二多功能接脚支援所述预设功能时，经由所述印刷电路板的所述切换器将所述待测芯片的所述第一多功能接脚与第二多功能接脚耦接于所述印刷电路板的至少一周边元件，以执行所述预设功能。
10.如权利要求9所述的控制方法，其特征在于，所述仿真器为一在线模拟器，以及所述仿真器的所述第一接脚为所述在线模拟器的一数据接脚，而所述仿真器的所述第二接脚为所述在线模拟器的一时脉接脚。
11.如权利要求9所述的控制方法，其特征在于，所述执行所述预设功能的步骤更包括：
经由所述待测芯片的所述第一多功能接脚与第二多功能接脚提供一第一指令至所述仿真器，以设定所述第三接脚与所述第四接脚来支援所述预设功能；以及
经由所述第一多功能接脚与第二多功能接脚提供一第二指令至所述仿真器，以设定所述第三接脚或所述第四接脚为一输入接脚或一输出接脚。
12.如权利要求11所述的控制方法，其特征在于，所述预设功能为一通用输入输出功能、一通用非同步收发器功能、一脉波宽度调变功能或是一内部集成电路功能。
13.如权利要求9所述的控制方法，其特征在于，所述执行所述预设功能的步骤更包括：
经由所述待测芯片的所述第一多功能接脚与第二多功能接脚提供一第一指令至所述仿真器，以设定所述第三接脚与所述第四接脚为一中断接脚。
CN201510648094.8A 2015-07-30 2015-10-09 侦错系统及其控制方法 Active CN106406154B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104124680A TWI541646B (zh) 2015-07-30 2015-07-30 偵錯系統及其控制方法
TW104124680 2015-07-30

Publications (2)

Publication Number Publication Date
CN106406154A CN106406154A (zh) 2017-02-15
CN106406154B true CN106406154B (zh) 2018-10-23

Family

ID=56997084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510648094.8A Active CN106406154B (zh) 2015-07-30 2015-10-09 侦错系统及其控制方法

Country Status (2)

Country Link
CN (1) CN106406154B (zh)
TW (1) TWI541646B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107528571B (zh) * 2017-09-07 2021-01-26 成都航天通信设备有限责任公司 一种fpga仿真器切换装置及方法
TWI748328B (zh) * 2019-01-18 2021-12-01 仁寶電腦工業股份有限公司 除錯系統

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608867A (en) * 1993-04-05 1997-03-04 Nec Corporation Debugging system using virtual storage means, a normal bus cycle and a debugging bus cycle
TW200634509A (en) * 2005-03-24 2006-10-01 Taiwan Semiconductor Mfg Method for integrally checking chip and package substrate layouts for errors
TW200801931A (en) * 2006-06-16 2008-01-01 Via Tech Inc Debug device and method for bus
CN103678073A (zh) * 2012-09-25 2014-03-26 上海华虹集成电路有限责任公司 仿真系统
CN104063298A (zh) * 2014-07-02 2014-09-24 南通国芯微电子有限公司 单片机仿真芯片及单片机仿真方法
CN104699476A (zh) * 2014-07-01 2015-06-10 北京邮电大学 仿真方法、装置及系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608867A (en) * 1993-04-05 1997-03-04 Nec Corporation Debugging system using virtual storage means, a normal bus cycle and a debugging bus cycle
TW200634509A (en) * 2005-03-24 2006-10-01 Taiwan Semiconductor Mfg Method for integrally checking chip and package substrate layouts for errors
TW200801931A (en) * 2006-06-16 2008-01-01 Via Tech Inc Debug device and method for bus
CN103678073A (zh) * 2012-09-25 2014-03-26 上海华虹集成电路有限责任公司 仿真系统
CN104699476A (zh) * 2014-07-01 2015-06-10 北京邮电大学 仿真方法、装置及系统
CN104063298A (zh) * 2014-07-02 2014-09-24 南通国芯微电子有限公司 单片机仿真芯片及单片机仿真方法

Also Published As

Publication number Publication date
CN106406154A (zh) 2017-02-15
TW201704997A (zh) 2017-02-01
TWI541646B (zh) 2016-07-11

Similar Documents

Publication Publication Date Title
US9703579B2 (en) Debug environment for a multi user hardware assisted verification system
US20130268708A1 (en) Motherboard test device and connection module thereof
CN107907814B (zh) 一种提高芯片量产测试效率的方法
CN102479132A (zh) 多芯片测试系统及其测试方法
CN105205249A (zh) 一种soc调试验证系统及其软硬件协同方法
CN114064458A (zh) 接口可扩展的通用性的jtag调试方法及系统
CN101950280B (zh) 产生多个串行总线芯片选择的方法
CN106406154B (zh) 侦错系统及其控制方法
WO2008024701A2 (en) System and method for testing software code for use on a target processor
TWI234705B (en) Detecting method for PCI system
CN203117963U (zh) 提供图形化接脚接口的调试系统与装置
CN104932998A (zh) 主板
CN211352215U (zh) 5g通信模组测试组件及计算机设备
JP6338114B2 (ja) Ｉｃチップ
CN102193898A (zh) 电脑系统的中央处理器开核装置
CN114860514A (zh) 半导体装置及其操作方法
US11698875B2 (en) IC, monitoring system and monitoring method thereof
CN204883192U (zh) 控制器
TWI547700B (zh) 晶片之輸入/輸出介面識別方法
CN210428435U (zh) 一种基于zigbee的无线控制多路SWD调试器
CN100362491C (zh) 检测系统及方法
TWI317470B (zh)
CN207636947U (zh) 仿真器电路、仿真器以及示波器
CN101566963A (zh) 用于计算机系统的除错系统
CN118261092A (zh) 仿真装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant