TWI425359B - 電腦系統之中央處理器開核裝置 - Google Patents
電腦系統之中央處理器開核裝置 Download PDFInfo
- Publication number
- TWI425359B TWI425359B TW099128041A TW99128041A TWI425359B TW I425359 B TWI425359 B TW I425359B TW 099128041 A TW099128041 A TW 099128041A TW 99128041 A TW99128041 A TW 99128041A TW I425359 B TWI425359 B TW I425359B
- Authority
- TW
- Taiwan
- Prior art keywords
- core
- central processing
- signal
- processing unit
- open
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microcomputers (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Multi Processors (AREA)
Description
本發明是有關於一種電腦系統,且特別是有關於一種對中央處理器進行開核之電腦系統。
快閃記憶體已成為現代資訊社會最重要的非揮發性記憶裝置之一。近年來,中央處理器的製造商發展出多核心(multi-core)的中央處理器,而越多核心的中央處理器所具有的效能越高,但是價格也越高。
以AMD製造商為例,其生產雙核心、三核心、或者四核心的各種中央處理器。一般來說,這些中央處理器皆利用相同的製程來製造。亦即,於單一的晶片上同時製作四個核心,並且於製造完成後的測試過程中,根據四個核心的運作情形來決定中央處理器的核心數目。
舉例來說,於測試的過程中,四個核心皆可正常運作,此中央處理器即被標示為四核心的中央處理器。同理,當有一個核心無法穩定的運作時,無法正常運作的核心會被鎖住而此中央處理器即被標示為三核心的中央處理器。當有二個核心無法穩定的運作時,無法正常運作的二個核心會被鎖住,而此中央處理器即被標示為雙核心的中央處理器。
請參照第1圖,為習知電腦系統上的元件連接示意圖。在電腦系統100上,中央處理器110與南橋晶片130之間連接北橋晶片120,而南橋晶片130更連接至一基本輸入輸出系統(以下簡稱BIOS)150。目前AMD公司提供的中央處理器110上具有一進階時脈校正(Advanced Clock Calibration,簡稱ACC)功能,可藉以達成開啟被鎖住的核心,提高工作效能。
ACC功能執行時,南橋晶片130根據BIOS 150的設定與控制進行計算,因此,南橋晶片130即直接調整中央處理器110時脈信號的責任週期(duty cycle)並完成ACC功能,並提昇中央處理器110的效能。再者,當ACC功能完成後,中央處理器110也會完成開核動作。因此,中央處理器110內部的核心數目增加後不論運算速度或者運算的穩定度都將大幅提昇。
然而,為了實現上述中央處理器110的開核功能,電腦系統製造商必須購買相同公司出產的一系列北橋晶片120與南橋晶片130並設於電腦系統100上。除此之外,並無任何方法可對中央處理器110進行開核功能。所以,購買同一系列的北橋晶片120與南橋晶片130將會提高電腦系統製造商的成本。
本發明的目的係提出一種電腦系統,可對已鎖住的多核心中央處理器進行開核,本發明之開核功能是利用嵌入式控制器(embedded controller)上的多個通用輸出入埠(GPIO)產生開核信號組合傳送,或透過南橋產生開核信號組合至中央處理器,達成中央處理器的開核功能。
本發明係提出一種電腦系統,包括:一中央處理器,該中央處理器具有複數個信號端;以及一開核執行單元,具有複數個通用輸出入埠連接至該中央處理器相對應的該些信號端;其中,該開核執行單元的該些通用輸出入埠可產生一開核信號組合至該中央處理器的該些信號端以執行一開核功能。
本發明係更提出一種具有中央處理器開核功能的主機板,配合一中央處理器,主機板包括:一中央處理器插槽,該中央處理器插槽具有複數個信號端,以電性連接該中央處理器;以及一開核執行單元,具有複數個通用輸出入埠連接至該中央處理器插槽相對應的該些信號端;其中,該開核執行單元的該些通用輸出入埠可產生一開核信號組合,透過該中央處理器插槽的該些信號端至該中央處理器,以執行一開核功能,使該中央處理器開核。
其中,該中央處理器為多核心中央處理器,此多核心的數量不限制,較佳為具雙核心以上之中央處理器。
為了使 貴審查委員能更進一步瞭解本發明特徵及技術內容,請參閱以下有關本發明之詳細說明與附圖,然而所附圖式僅提供參考與說明,並非用來對本發明加以限制。
請參照第2圖,其所繪示為本發明第一實施例的具有開核功能的電腦系統示意圖。亦即,在電腦系統200上,中央處理器210與南橋晶片230之間連接北橋晶片220,而南橋晶片230更連接至一基本輸入輸出系統(BIOS)250。
根據本發明的第一實施例,本發明利用一嵌入式控制器260連接於南橋晶片230與中央處理器210之間,並利用嵌入式控制器260上的通用輸入輸出埠產生開核信號組合,並將此開核信號組合直接輸入中央處理器210。
由第2圖可知,本例中嵌入式控制器260上的通用輸入輸出埠較佳為7個,舉例分別為TMS、TDO、TDI、TCK、CRST_L、TRST_L、DBREQ_L信號輸出端,而其直接連接至中央處理器210的對應端,為H_TMS、H_TDI、H_TDO、H_TCK、H_CPURST_L、H_TRST_L、以及H_DBREQ_L信號端。也就是說,嵌入式控制器260的7個信號可產生一開核信號組合至中央處理器210的相對應信號輸入輸出端,用以對中央處理器210進行開核功能。於本領域中具通常知識者應可理解,上述信號輸出端以及對應之信號端僅為舉例,其為所述信號之任意組合,且任何可造成開核效果之信號均不脫本發明範疇。
根據本發明的第一實施例,於電腦系統開機(power on procedure)時,經由BIOS 250的設定與控制,南橋晶片230發出一第一開核控制信號(S1)至嵌入式控制器260,而嵌入式控制器260即可相對應地輸出如上所述之開核信號組合至中央處理器210,以達成中央處理器210的開核功能。
請參照第3圖,其所繪示為本發明具有開核功能的電腦系統的第二實施例示意圖。亦即,在電腦系統300上,中央處理器310與南橋晶片330之間連接北橋晶片320,而南橋晶片330更連接至一BIOS 350。根據本發明的第二實施例,本發明利用一嵌入式控制器360連接於中央處理器310與開關控制電路370之間,並同樣如第一實施例所述,利用嵌入式控制器360上的7個通用輸入輸出埠產生開核信號組合並直接輸入中央處理器310。
如第一實施例所述,本實施例由第3圖可知,嵌入式控制器360上的TMS、TDO、TDI、TCK、CRST_L、TRST_L、DBREQ_L等信號輸出端直接連接至中央處理器310的H_TMS、H_TDI、H_TDO、H_TCK、H_CPURST_L、H_TRST_L、H_DBREQ_L等信號端。也就是說,嵌入式控制器360的7個信號可產生一開核信號組合至中央處理器310的相對應信號輸入輸出端,用以對中央處理器310進行開核功能。
再者,開關控制電路370中有一開關SW,利用開關SW的開啟(open)與關閉(short)可產生不同準位的第二開核信號(S2)輸出至嵌入式控制器360。也就是說,使用者可以直接在電腦系統300上直接利用開關SW來控制嵌入式控制器360產生開核信號組合至中央處理器310,達成中央處理器310的開核功能。
根據本發明的第二實施例,於電腦系統開機時,經由使用者的調整控制,使得開關控制電路370發出一第二開核控制信號(S2)至嵌入式控制器360,而嵌入式控制器360即可相對應地輸出開核信號組合至中央處理器310達成中央處理器310的開核功能。
由上述說明可知,當嵌入式控制器360產生開核信號組合時,則不管所使用之南橋晶片330與北橋晶片320規格為何,都可透過嵌入式控制器360達成中央處理器310能。因此,不需要特定規格的南橋晶片與北橋晶片,就可以進行中央處理器310的開核功能,有效地降低電腦系統製造商的成本。
再者,本發明的二實施例也可以實現在同一個電腦系統上。也就是說,使用者可以設定BIOS使得南橋晶片230一開核控制信號(S1)至嵌入式控制器用以輸出開核信號組合,或者使用者可以直接調整電腦系統上的開關控制電路而輸出第二開核控制信號(S2)至嵌入式控制器以輸出開核信號組合。當中央處理器接收到開核信號組合後,即可開始執行中央處理器的開核功能。
請參照第4圖,其所繪示為本發明具中央處理器開核功能之電腦系統的第三實施例示意圖。亦即,在電腦系統400上,中央處理器410與南橋晶片430之間連接北橋晶片420,而南橋晶片430更連接至一BIOS 440。根據本發明的第三實施例,於電腦系統開機時,中央處理器410會執行BIOS 440裡的開機功能。而於BIOS 440中的開機功能係利用中央處理器410執行特定的通用輸出入埠(GPIO)控制碼(或者指令),並據以控制南橋晶片430的7個通用輸出入埠(GPIO-1~GPIO-7)發出相對應地開核信號組合至中央處理器410達成中央處理器410的開核功能。
也就是說,如第4圖所示,利用7個通用輸出入埠產生並模擬TMS、TDO、TDI、TCK、CRST_L、TRST_L、DBREQ_L信號,並直接傳送至中央處理器410的H_TMS、H_TDI、H_TDO、H_TCK、H_CPURST_L、H_TRST_L、H_DBREQ_L信號端。亦即,利用南橋晶片430的7個通用輸出入埠(GPIO-1~GPIO-7)產生一開核信號組合至中央處理器410的相對應信號輸入輸出端,用以對中央處理器410進行開核功能。同實施例一所述,於本領域中具通常知識者應可理解,上述信號輸出端以及對應之信號端僅為舉例,其為所述信號之任意組合,且任何可造成開核效果之信號均不脫本發明範疇。
當然上述的實施例皆利用7個信號所產生的開核信號組合來達成中央處理器的開核功能。實際上,也可以僅利用TCK、TMI、TDI、TRST_L的4個信號輸出端所產生的開核信號組合,輸入中央處理器的H_TCK、H_TMI、H_TDI、H_TRST_L信號端,來達成中央處理器的開核功能。於本領域中具通常知識者應可理解,4個信號組合或其他的信號組合其動作原理皆相同,因此不再贅述。
綜上所述,本發明提出一種具有中央處理器開核功能之電腦系統,其可以使用任何公司生產的南橋晶片進行中央處理器的開核功能,以降低電腦系統的生產成本。
再者,本發明也可運用於尚未安裝中央處理器的主機板。也就是說,雖然主機板上的中央處理器插槽(CPU socket)尚未安裝中央處理器,但是由於中央處理器插槽中相對應的腳位係連接至本發明嵌入式控制器或者南橋晶片相對應的通用輸出入埠。所以,這種主機板即可支援中央處理器的開核功能。當主機板上的中央處理器插槽插入中央處理器後,即可執行本發明的開核功能。
綜上所述,雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
本案圖式中所包含之各元件列示如下:
100...電腦系統
110...中央處理器
120...北橋晶片
130...南橋晶片
150...基本輸入輸出系統(BIOS)
200...電腦系統
210...中央處理器
220...北橋晶片
230...南橋晶片
250...基本輸入輸出系統(BIOS)
260...嵌入式控制器
300...電腦系統
310...中央處理器
320...北橋晶片
330...南橋晶片
350...BIOS
360...嵌入式控制器
370...開關控制電路
400...電腦系統
410...中央處理器
420...北橋晶片
430...南橋晶片
440...BIOS
本案得藉由下列圖式及說明,俾得一更深入之了解:
第1圖所繪示為習知電腦系統上的元件連接示意圖。
第2圖所繪示為本發明第一實施例的電腦系統之中央處理器開核裝置示意圖。
第3圖所繪示為本發明第二實施例的電腦系統之中央處理器開核裝置示意圖。
第4圖,其所繪示為本發明第三實施例的電腦系統之中央處理器開核裝置示意圖。
200...電腦系統
210...中央處理器
220...北橋晶片
230...南橋晶片
250...基本輸入輸出系統(BIOS)
260...嵌入式控制器
Claims (12)
- 一種電腦系統,包括:一中央處理器,該中央處理器具有複數個信號端;以及一開核執行單元,具有複數個通用輸出入埠連接至該中央處理器相對應的該些信號端;其中,該開核執行單元的該些通用輸出入埠可產生一開核信號組合至該中央處理器的該些信號端以執行一開核功能。
- 如申請專利範圍第1項所述之電腦系統,其中,該開核執行單元係為一嵌入式控制器,該嵌入式控制器接收該電腦系統中一南橋晶片所產生的一第一開核控制信號後產生該開核信號組合。
- 如申請專利範圍第1項所述之電腦系統,其中,該開核執行單元係為一嵌入式控制器,該嵌入式控制器接收該電腦系統中一開關控制電路所產生的一第二開核控制信號後產生該開核信號組合。
- 如申請專利範圍第1項所述之電腦系統,其中,該開核執行單元係為一南橋晶片,當該中央處理器係執行一基本輸入輸出系統中的該開核功能時,使得該中央處理器控制該南橋晶片,並使該南橋晶片產生該開核信號組合。
- 如申請專利範圍第1項所述之電腦系統,其中,該中央處理器的該些信號端係選自於一H_TMS信號端、一H_TDI信號端、一H_TDO信號端、一H_TCK信號端、一H_CPURST_L信號端、一H_TRST_L信號端、與一H_DBREQ_L信號端。
- 如申請專利範圍第1項所述之電腦系統,其中,該中央處理器為多核心中央處理器。
- 一種具有中央處理器開核功能的主機板,配合一中央處理器,該主機板包括:一中央處理器插槽,該中央處理器插槽具有複數個信號端,用以與該中央處理器電性連接;以及一開核執行單元,具有複數個通用輸出入埠連接至該中央處理器插槽相對應的該些信號端;其中,該開核執行單元的該些通用輸出入埠產生一開核信號組合,透過該中央處理器插槽的該些信號端至該中央處理器,使該中央處理器開核。
- 如申請專利範圍第7項所述的主機板,其中,該開核執行單元係為一嵌入式控制器,該嵌入式控制器接收該主機板上一南橋晶片所產生的一第一開核控制信號後產生該開核信號組合。
- 如申請專利範圍第7項所述的主機板,其中,該開核執行單元係為一嵌入式控制器,該嵌入式控制器接收該主機板上一開關控制電路所產生的一第二開核控制信號後產生該開核信號組合。
- 如申請專利範圍第7項所述的主機板,其中,該開核執行單元係為一南橋晶片,當該中央處理器執行一基本輸入輸出系統中的該開核功能時,使得該中央處理器控制該南橋晶片,並使該南橋晶片產生該開核信號組合。
- 如申請專利範圍第7項所述的主機板,其中,該中央處理器插槽的該些信號端係選自於一H_TMS信號端、一H_TDI信號端、一H_TDO信號端、一H_TCK信號端、一H_CPURST_L信號端、一H_TRST_L信號端、與一H_DBREQ_L信號端。
- 如申請專利範圍第7項所述之主機板,其中,該中央處理器為多核心中央處理器。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US31071510P | 2010-03-05 | 2010-03-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201131362A TW201131362A (en) | 2011-09-16 |
TWI425359B true TWI425359B (zh) | 2014-02-01 |
Family
ID=44532300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099128041A TWI425359B (zh) | 2010-03-05 | 2010-08-20 | 電腦系統之中央處理器開核裝置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8972711B2 (zh) |
CN (1) | CN102193898B (zh) |
TW (1) | TWI425359B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104077245B (zh) * | 2013-03-27 | 2018-05-29 | 南通研祥智能科技有限公司 | 一种nvram控制方法和系统 |
CN105512007B (zh) * | 2015-12-17 | 2018-12-04 | 英业达科技有限公司 | 一种pcie硬盘状态灯的控制方法及系统 |
CN107368255B (zh) * | 2017-07-25 | 2019-04-12 | Oppo广东移动通信有限公司 | 解锁方法、移动终端及计算机可读存储介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200515289A (en) * | 2003-07-15 | 2005-05-01 | Intel Corp | A method, system, and apparatus for improving multi-core processor performance |
WO2007130182A1 (en) * | 2006-04-27 | 2007-11-15 | Hewlett-Packard Development Company, L.P. | Selectively unlocking a core root of trust for measurement (crtm) |
TW200819961A (en) * | 2006-07-26 | 2008-05-01 | Ibm | Method and apparatus for controlling heat generation in a multi-core processor |
US20090172683A1 (en) * | 2007-12-31 | 2009-07-02 | Industrial Technology Research Institute | Multicore interface with dynamic task management capability and task loading and offloading method thereof |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6804725B1 (en) * | 1996-08-30 | 2004-10-12 | Texas Instruments Incorporated | IC with state machine controlled linking module |
US7240222B1 (en) * | 2003-02-27 | 2007-07-03 | National Semiconductor Corporation | Using ACPI power button signal for remotely controlling the power of a PC |
JP2005088801A (ja) | 2003-09-18 | 2005-04-07 | Denso Corp | 情報処理システム |
US7154500B2 (en) | 2004-04-20 | 2006-12-26 | The Chinese University Of Hong Kong | Block-based fragment filtration with feasible multi-GPU acceleration for real-time volume rendering on conventional personal computer |
US7773243B2 (en) | 2005-09-20 | 2010-08-10 | Kabushiki Kaisha Toshiba | Image forming apparatus having a print processing unit |
US20070150713A1 (en) * | 2005-12-22 | 2007-06-28 | International Business Machines Corporation | Methods and arrangements to dynamically modify the number of active processors in a multi-node system |
US7783877B2 (en) * | 2007-05-15 | 2010-08-24 | Inventec Corporation | Boot-switching apparatus and method for multiprocessor and multi-memory system |
CN100524286C (zh) * | 2007-10-29 | 2009-08-05 | 中国科学院计算技术研究所 | 一种多核处理系统及其管理方法 |
US7793026B1 (en) | 2008-10-13 | 2010-09-07 | Hewlett-Packard Development Company, L.P. | Computer system with peripheral modules attached to a display/CPU assembly |
US8214630B2 (en) * | 2009-02-24 | 2012-07-03 | General Instrument Corporation | Method and apparatus for controlling enablement of JTAG interface |
CN101697198B (zh) * | 2009-10-28 | 2011-07-27 | 浪潮电子信息产业股份有限公司 | 一种动态调整单一计算机系统内活动处理器数量的方法 |
-
2010
- 2010-08-20 TW TW099128041A patent/TWI425359B/zh active
- 2010-09-01 CN CN2010102690554A patent/CN102193898B/zh active Active
-
2011
- 2011-03-03 US US13/039,547 patent/US8972711B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200515289A (en) * | 2003-07-15 | 2005-05-01 | Intel Corp | A method, system, and apparatus for improving multi-core processor performance |
WO2007130182A1 (en) * | 2006-04-27 | 2007-11-15 | Hewlett-Packard Development Company, L.P. | Selectively unlocking a core root of trust for measurement (crtm) |
TW200819961A (en) * | 2006-07-26 | 2008-05-01 | Ibm | Method and apparatus for controlling heat generation in a multi-core processor |
US20090172683A1 (en) * | 2007-12-31 | 2009-07-02 | Industrial Technology Research Institute | Multicore interface with dynamic task management capability and task loading and offloading method thereof |
Also Published As
Publication number | Publication date |
---|---|
US8972711B2 (en) | 2015-03-03 |
US20110219211A1 (en) | 2011-09-08 |
CN102193898B (zh) | 2013-07-10 |
CN102193898A (zh) | 2011-09-21 |
TW201131362A (en) | 2011-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9037911B2 (en) | Debug state machines and methods of their operation | |
US9152520B2 (en) | Programmable interface-based validation and debug | |
US9652252B1 (en) | System and method for power based selection of boot images | |
US11138083B2 (en) | Apparatuses and methods for a multiple master capable debug interface | |
US8683265B2 (en) | Debug state machine cross triggering | |
TW202227973A (zh) | 用外部輸入/輸出介面以支援測試、除錯或追蹤資訊的通訊之裝置、系統及方法(二) | |
TWI516959B (zh) | A method and device for debugging Godson CPU and north and south bridge wafers | |
JP2007004832A (ja) | データ処理システムのデバッグ中にマルチワード命令レジスタを利用する方法 | |
KR20130101927A (ko) | 디버깅 기능을 가지는 멀티코어 SoC | |
US20120150474A1 (en) | Debug state machine cross triggering | |
US20170185559A1 (en) | Platform Environment Control Interface Tunneling Via Enhanced Serial Peripheral Interface | |
TWI551994B (zh) | 根據介面耦接的彈性埠口組配技術 | |
TW201327141A (zh) | 切換電路 | |
US9514842B2 (en) | Memory testing system | |
US11816220B2 (en) | Phased boot process to dynamically initialize devices in a verified environment | |
TWI721036B (zh) | 將高速通訊界面自我特徵化之技術 | |
US11874787B2 (en) | Platform controller hub (PCH) chipsets in platforms as extended IO expander(s) | |
TW201633129A (zh) | 用於在多核心微控制器中產生跨核心斷點之系統及方法 | |
US9935637B2 (en) | Systems and methods for FPGA development and operation | |
Gao et al. | Characterization of OpenCL on a scalable FPGA architecture | |
TWI425359B (zh) | 電腦系統之中央處理器開核裝置 | |
US9581643B1 (en) | Methods and circuits for testing partial circuit designs | |
Shin et al. | Soft core firmware-based board management module for high performance blockchain/fintech servers | |
CN209570925U (zh) | 用于tee测试的板卡设备 | |
Dutta et al. | A comprehensive review of embedded system design aspects for rural application platform |