TWI551994B - 根據介面耦接的彈性埠口組配技術 - Google Patents

根據介面耦接的彈性埠口組配技術 Download PDF

Info

Publication number
TWI551994B
TWI551994B TW102103093A TW102103093A TWI551994B TW I551994 B TWI551994 B TW I551994B TW 102103093 A TW102103093 A TW 102103093A TW 102103093 A TW102103093 A TW 102103093A TW I551994 B TWI551994 B TW I551994B
Authority
TW
Taiwan
Prior art keywords
port
input
coupled
interface
elastic
Prior art date
Application number
TW102103093A
Other languages
English (en)
Other versions
TW201344443A (zh
Inventor
強納森Ｄ 貝希特
拉斐爾 蓋伊
林登Ｈ 梅克萊爾
Original Assignee
惠普發展公司有限責任合夥企業
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 惠普發展公司有限責任合夥企業 filed Critical 惠普發展公司有限責任合夥企業
Publication of TW201344443A publication Critical patent/TW201344443A/zh
Application granted granted Critical
Publication of TWI551994B publication Critical patent/TWI551994B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Information Transfer Systems (AREA)
  • Debugging And Monitoring (AREA)

Description

根據介面耦接的彈性埠口組配技術
本發明係有關於根據介面耦接的彈性埠口組配技術。
發明背景
今日計算裝置係組配以各種輸入/輸出(I/O)介面。此等介面之實例係包括周邊組件互連體匯流排、通用串列匯流排、及串列高級技術附件匯流排。輸入/輸出控制器可用以介接於一計算裝置的此等介面與一處理器間。
依據本發明之一實施例，係特地提出一種計算裝置包含具有一彈性埠口的一輸入/輸出控制器；一系統組態檢測模組以根據一介面之耦接至該彈性埠口而檢測該計算裝置之一期望的輸入/輸出組態；及一埠口組配模組以根據該檢測之期望的輸入/輸出組態而組配該彈性埠口。
100、100a-b‧‧‧計算裝置
110‧‧‧輸入/輸出(I/O)控制器
112‧‧‧系統組態檢測模組
114‧‧‧埠口組配模組
116‧‧‧多工器
130‧‧‧處理器
132‧‧‧機器可讀取儲存媒體
140‧‧‧彈性埠口
200、302、402、502、602、702‧‧‧印刷電路總成(PCA)、主系統板
202、304、404、504、604、704‧‧‧I/O控制器
204、306、406、506、606、706‧‧‧第一埠口連接器
206、308、408、442、508、708‧‧‧第二埠口連接器
208、310、410、510、610、710‧‧‧多工器
210、611‧‧‧開關
212、314‧‧‧組件
214、300、400、500、600、700、440‧‧‧計算系統
312、462、512‧‧‧線纜
412‧‧‧子PCA
414、608‧‧‧PCIe埠口
444‧‧‧第二子PCA
464‧‧‧裝置
612‧‧‧SATA裝置
712‧‧‧板連接器
714‧‧‧框架及/或電源供應器線纜
716‧‧‧第一框架及/或電源供應器
718‧‧‧框架/PSU線纜
720‧‧‧第二框架及/或電源供應器
800‧‧‧方法
802-810‧‧‧方塊
後文詳細說明部分係參考附圖，附圖中：圖1A及1B為依據多個實施例可組配基於檢測系統組態的彈性埠口之計算裝置的方塊圖； 圖2A及2B為依據多個實施例可檢測基於實體檢測裝置的一系統組態之計算系統的略圖；圖3A及3B為依據多個實施例可檢測基於線纜檢測的一系統組態之計算系統的略圖；圖4A-4D為依據多個實施例可檢測基於使用擴充卡介面的一系統組態之計算系統的略圖；圖5A及5B為依據多個實施例可檢測基於一裝置的存在的一系統組態之計算系統的略圖；圖6A及6B為依據多個實施例可用以規劃一彈性埠口以提供特定協定之一介面或提供額外頻寬給另一介面之計算系統的略圖；圖7A及7B為依據多個實施例可檢測基於基於一框架或電源供應器的存在的一系統組態之計算系統的略圖；圖8為依據一個實施例一種用以根據檢測計算系統之組態而組配一彈性輸入/輸出埠口之方法的流程圖。
較佳實施例之詳細說明
今日許多計算系統係經組配以使用各種輸入/輸出(I/O)介面。製造商於其裝置內使用特定硬體，諸如處理器、I/O控制器等。此等I/O控制器中之多者持久地界定能使用的I/O埠口型別。其它I/O控制器許可彈性埠口，於該處能組配該等埠口中之一或多者。於若干實施例中，彈性埠口乃能夠用以提供使用第一協定的第一I/O介面或使用第二 協定的第二I/O介面之一I/O控制器的I/O連接器(例如針腳、球等)之一集合。該I/O控制器的額外I/O連接器能用以體現第一I/O介面或第二I/O介面。於一個實施例中，有些I/O控制器允許與該中樞器相聯結的一針腳集合用作為通用串列匯流排(USB)埠口、周邊組件互連體快速(PCIe)埠口、串列高級技術附件(SATA)埠口或其它埠口。如此許可晶片製造商所製造的晶片變異度的減低，原因在於無需運用其它晶片設計以支援各個不同埠口。
製造商發展印刷電路總成(PCA)，諸如系統板以與該中樞器相聯結的I/O控制器及/或處理器工作。當組配PCA時，製造商可設定彈性埠口以持久地界定欲使用的I/O埠口型別。可達成此項目的，原因在於支援硬體將透過印刷電路板連結，此硬體及/或導線路由將對特定埠口而予特化。但此一辦法並非極為可擴充，且難以針對特定使用者的或系統的需求加以客製化。又復，利用使用者介面而組配埠口可能耗時且為使用者所不期望者。
據此，此處揭示的多個實施例係有關於檢測一計算裝置的期望I/O組態及組配一彈性埠口。組態的檢測可包括根據一介面耦接至該彈性埠口而予檢測。於一個實施例中，根據一介面耦接至該彈性埠口表示一組件連結至至少該彈性埠口的信號係用以檢測該組態。於一個實施例中，介面的耦接也可包括該介面連結之一通用輸入/輸出(GPIO)耦接。於若干實施例中，一GPIO為在一晶片上的通用連接器(例如針腳)，其表現可使用藉一控制器可執行的軟體控 制。又，於若干實施例中，該介面係連結至計算裝置內部；而於其它實施例中，該介面係連結至計算裝置外部。
現在參考附圖，圖1A及1B為依據多個實施例可組配基於檢測系統組態的彈性埠口之計算裝置的方塊圖。計算裝置100a、100b包括可用以根據系統組態而組配彈性埠口的組件。個別計算裝置100a、100b可為筆記型電腦、桌上型電腦、伺服器、工作站、或可使用一或多個彈性埠口的任何其它計算裝置。於若干實施例中，計算裝置100a可包括一輸入/輸出控制器110、一系統組態檢測模組112、及一埠口組配模組114。於另一個實施例中，計算裝置100b也可包括一多工器116、一處理器130、及一機器可讀取儲存媒體132。該輸入/輸出控制器110可包括一彈性埠口140。
於若干實施例中，該輸入/輸出控制器110乃可連結周邊組件至一處理器的晶片。於若干實例中，I/O控制器110可稱作為南橋、輸入/輸出(I/O)控制中樞器、融合控制器中樞器等。於其它實例中，I/O控制器110可結合作為北橋或類似晶片或晶片組的一部分。
如前記，I/O控制器110能包括一彈性埠口140。多於一個彈性埠口140能含括於該I/O控制器110。注意於若干實例中，彈性埠口140乃能夠用以提供使用第一協定的第一I/O介面或使用第二協定的第二I/O介面之一I/O控制器110的針腳之一集合。介面之實施例包括USB、PCIe、SATA、小型電腦系統介面(SCSI)、綜合驅動電子裝置(IDE)、PCI等。彈性埠口140可經組配以使用第一協定或第二協定。於 某些實例中，該埠口可經組配而能使用額外協定及/或介面。舉例言之，單一彈性埠口能夠支援三個不同型別的介面。
系統組態檢測模組112能夠用以根據一介面耦接 至該彈性埠口140而檢測計算裝置100期望的輸入/輸出組態。於若干實施例中，根據一介面耦接至該彈性埠口140而檢測計算裝置100期望的輸入/輸出組態表示計算裝置100之一組件連結至與一協定相聯結的至少該彈性埠口140的信號係用以檢測該組態。該組態可基於由計算裝置100所進行的嘗試錯誤檢測(例如藉計算裝置的基本輸出入系統(BIOS)執行)或使用硬體組態執行，如將於圖2A-7B進一步說明。
於一個實施例中，當計算裝置100啟動時，BIOS或其它韌體使得該計算裝置使用嘗試錯誤檢測。多工器116可用以將與彈性埠口140相聯結的匯流排之一或多個信號連接器(例如布線、印刷電路板(PCB)之連結等)分裂成二或多個埠口連接器以免衝突。但於某些實施例中，多工器的使用並非必要。於若干實施例中，多工器116係在I/O控制器110外部。於其它實施例中，多工器116係在I/O控制器110內部。埠口連接器可用以連結彈性埠口140與周邊裝置，或連結至前導至周邊裝置的其它連接器。埠口連接器可為使用不同型別協定的不同型別埠口。埠口連接器型別之實例包括SATA、PCIe、IDE、SCSI、及USB。多工器116可使用選擇信號控制以決定欲連結埠口連接器中之哪一者。多工 器116也可使用一或多個電晶體體現，該等電晶體可使用選擇信號導通/關閉。當該等電晶體被導通時，彈性埠口140的個別線路係連結至須為導通的個別埠口連接器。連結至多工器116的其它埠口連接器及/或連結至彈性埠口140的電晶體可被關閉。
於啟動過程中，系統組態檢測模組112能設定彈性埠口140使用第一協定(例如PCIe、USB、SATA等)通訊。多工器116也能設定聯結彈性埠口140與第一協定相聯結的一埠口連接器。然後系統組態檢測模組112能夠使得彈性埠口140根據第一協定執行組件發現處理。此種發現處理可瞭解是否有周邊裝置連結至第一埠口連接器及/或與第一協定可相容。該埠口組配模組114可根據組件發現處理而組配彈性埠口140。於若干實施例中，周邊裝置的發現對第一埠口連接器導致推論此乃計算裝置100的使用者/製造商的期望I/O組態。此種推論可規劃入系統組態檢測模組112。於一個實施例中，若找到周邊裝置，則埠口組配模組114設定彈性埠口140使用第一協定而與第一埠口連接器工作。於另一個實施例中，若未找到周邊裝置，則埠口組配模組114可進行另一項工作，例如將彈性埠口140設定為內設組態及/或根據進一步發現而設定彈性埠口140。
於一個實施例中，使用第一協定並未找到周邊裝置。如此，組件發現處理決定不存在有耦接第一埠口的連結組件。系統組態檢測模組112組配彈性埠口140使用第二協定及/或第二埠口連接器通訊。如此可包括設定多工器 116以連結第二埠口連接器至彈性埠口。然後系統組態檢測模組112可使得彈性埠口140根據第二協定而執行第二組件發現處理。然後埠口組配模組114選擇第二埠口連接器以根據第二組件發現處理而連結至與彈性埠口140相聯結的匯流排。舉例言之，若在第二埠口連接器找到周邊裝置，則可出現第二埠口連接器的選擇。若使用第一及/或第二埠口連接器沒有找到周邊裝置，則可由埠口組配模組114設定一內設條件(例如第一埠口連接器的設定值、第二埠口連接器的設定值、其它埠口連接器的設定值、去能彈性埠口等)。基於在第一埠口連接器及/或第二埠口連接器上缺一周邊裝置，可做出推論該內設條件為期望的I/O組態。又，例如於第三及/或第四埠口連接器可進行發現處理的其它迭代重複。此外，可以此種方式設定多個彈性埠口。
於若干實施例中，如於圖2A-7B進一步詳細說明，系統組態檢測模組112可根據一或多個介面的其它硬體耦接至彈性埠口140而決定彈性埠口140的預期/期望組態。又復，於某些實施例中，系統組態檢測模組112及/或埠口組配模組114可體現作為藉計算裝置100執行的基本輸出入系統(BIOS)或其它韌體的一部分。於若干實施例中，圖2A-7B之實施例可借助於多工器而予體現。於其它實施例中，此等實施例可無多工器而予體現。於某些實例中，多工器可用以輔助維持信號的完整。於其它實例中，多工器可用以防止實體損害至/自連結至該彈性埠口的一周邊裝置至/自另一周邊裝置及/或彈性埠口。例如若與彈性埠口相 聯結的一協定之電氣特性係與連結的周邊裝置之電氣特性相異，則可能發生此種情況。
處理器130諸如中央處理單元(CPU)或適用以取回與執行指令的微處理器及/或電子電路可經組配以執行此處描述的模組112、114中之任一者的功能。於某些情況下，指令及/或其它資訊，諸如埠口組配資訊可含括於機器可讀取儲存媒體132或其它記憶體。輸入/輸出介面可額外地由計算裝置100b提供。舉例言之，輸入裝置諸如鍵盤、觸控介面、滑鼠、麥克風等可用以從環繞該計算裝置100b的環境接收輸入。又復，輸出裝置諸如顯示器可用以呈示資訊給使用者。輸出裝置之實例包括揚聲器、顯示裝置、放大器等。此等輸入及/或輸出裝置可經組配成透過非彈性埠口連結及/或連結於彈性埠口上。此外，於某些實施例中，有些組件可用以體現此處描述的其它組件的功能。
模組112、114各自可包括例如硬體裝置含電子電路用以體現此處描述的功能。此外或另外，各個模組112、114可體現為編碼於計算裝置100之機器可讀取儲存媒體132上的且可由處理器130執行的一串列指令。須注意於若干實施例中，有些模組係體現為硬體組件，而其它模組係體現為可執行指令。
處理器130可為至少一個中央處理單元(CPU)、至少一個以半導體為基的微處理器、至少一個圖形處理單元(GPU)、適用以取回與執行儲存於機器可讀取儲存媒體132的指令之其它硬體裝置、或其組合。舉例言之，處理器130 可包括多核心於一晶片上，包括多核心橫跨多個晶片，多核心橫跨多個裝置(例如當計算裝置100包括多節點裝置時)或其組合。處理器130可提取、解碼、及執行指令以體現系統檢測、組配、及體現工作。除了取回與執行指令之外或作為替代方案，處理器130可包括至少一個積體電路(IC)、其它控制邏輯、其它電子電路、或其組合其包括多個電子組件用以執行一或多個模組的功能。
機器可讀取儲存媒體132可為含有或儲存可執行的指令之任何電子、磁性、光學、或其它實體儲存裝置。因此，機器可讀取儲存媒體132可為例如隨機存取記憶體(RAM)、可電氣抹除可規劃唯讀記憶體(EEPROM)、儲存驅動裝置、光碟-唯讀記憶體(CD-ROM)及其類。如此，機器可讀取儲存媒體132可為非過渡。如此處以細節描述，機器可讀取儲存媒體132可以用以執行各項工作，例如圖8之工作的一串列可執行指令編碼。
圖2A及2B為依據多個實施例可檢測基於實體檢測裝置的一系統組態之計算系統的略圖。主系統板或PCA 200可包括一I/O控制器202，其具有一彈性埠口(圖中未顯示)，其係透過多工器208而連結至第一埠口連接器204及第二埠口連接器206。一通用輸入可連結至一開關210，該開關係於當硬體諸如與第一協定相聯結的一組件212係安裝於一計算系統214時作動。於一個實施例中，組件212為硬碟機、光碟機、固態驅動裝置、混成驅動裝置等。當該組件係安裝於一驅動裝置插架時，開關被作動，將GPIO觸發 為一特定狀態。取決於體現，狀態的本身可改變。於圖2A之實例中，狀態為GPIO=1。此一相對應GPIO可用以控制彈性埠口以透過介接組件212的第一埠口連接器204通訊。於某些情況下，開關210及GPIO可視為耦合介面的一部分，原因在於二者皆係同時實體連結。於圖2B之實例中，GPIO=0，指示第二埠口連接器206為彈性埠口的期望的I/O組態。如此，彈性埠口可經組配使用第二協定而用於第二埠口連接器206。於一個實施例中，第一埠口連接器204為SATA連接器，第二埠口連接器206為PCIe插槽。
於某些實例中，GPIO可用以直接控制I/O控制器 202上的彈性埠口。於其它實例中，GPIO可連結至另一組件，諸如由BIOS或其它韌體所控制的模組以檢測期望的組態。然後該模組可用以規劃I/O控制器202。又，為求簡明，GPIO態於此處顯示為0及1，但預期涵蓋其它態(例如00、01、10、11、000等)也可用作GPIO。此外，可使用其它輸入機構。於一個實例中，多層級編碼可用在GPIO上。舉例言之，該輸入可提供給類比至數位轉換器以提供狀態資訊。該狀態資訊可基於輸入的電壓位準，而非為二進制。如此可增加PCA的可擴充性。圖3A-7B所示略圖也可以此方式體現。
圖3A及3B為依據多個實施例可檢測基於線纜檢 測的一系統組態之計算系統的略圖。計算系統300包括一主系統板或PCA 302，其可包括一I/O控制器304，其含括一彈性埠口，其係透過多工器310而連結至第一埠口連接器306 及第二埠口連接器308。於本實例中，第一埠口連接器306可為管集器。該管集器可包括針腳，當線纜312係連結時，針腳可經組配以驅動GPIO至一狀態。線纜312可包括反向迴圈，當線纜312係連結至該管集器時，該反向迴圈將該等管集器針腳中之至少二者連結在一起。耦接GPIO以及第一埠口連接器306的其餘部分的線纜可用以決定計算系統300的期望的輸入/輸出組態。如前記，所使用的GPIO狀態可基於體現而變更。於本實例中，當線纜312係用以將在一框架上的一組件314或連接器連結至管集器時，彈性埠口係經組配用於第一協定，例如USB協定。若線纜312係不存在時，第一協定及第一埠口連接器306係被去能，而與第二協定相聯結的第二埠口連接器308例如PCIe係被致能。
圖4A-4D為依據多個實施例可檢測基於使用擴 充卡介面的一系統組態之計算系統的略圖。計算系統400包括一主PCA 402可包括一I/O控制器404，其含括一彈性埠口(圖中未顯示)，其係透過多工器410而連結至第一埠口連接器406及第二埠口連接器408。於本實例中，第一埠口連接器406可視為連結至一電路板的板連結器，諸如子PCA 412。子PCA 412的連結可改變用以控制I/O控制器404的該GPIO之狀態。如此，當子PCA 412連結時，該彈性埠口係組配用於第一協定，例如與子PCA 412上的PCIe埠口414相聯結的PCIe協定。同理，當子PCA 412不連結時，該彈性埠口可經組配用於使用第一協定諸如SATA的第二埠口連接器408。
圖4C的計算系統440乃圖4B之修改。於此種情況 下，並非第二埠口連接器408與主PCA 402相聯結，第二埠口連接器442可與第二子PCA 444相聯結。於此種情況下，相同埠口連接器406可用以發射第二協定的信號資訊。此點也可基於體現。舉例言之，當子PCA 412連結時，GPIO狀態可驅動為0，指示彈性埠口及/或多工器須經規劃使得PCIe埠口414成為作用態。當安裝子PCA 444時，GPIO係為1。如此，彈性埠口可經規劃成與子PCA 444上的第二埠口連接器442相聯結。於一個實施例中，此一埠口連接器442可經組配成與SATA連結相聯結。於其它實例中，此一埠口連接器442可經組配成與USB協定、乙太網路、美國電機及電子工程師學會(IEEE)1394等相聯結。
同理，圖4D之系統460顯示一種組態，於該處一 線纜462係用以透過第一埠口連接器406而連結一裝置464。該GPIO可基於線纜462控制。本實例顯示線纜462造成GPIO為1，但發現線纜462可用以造成其它狀態。於本實例中，連結線纜462告知一系統組態檢測模組該預期的組態係將支援與裝置464相聯結的協定。於若干實施例中，一根線纜或多根線纜可用以提供存取在一子PCA上的一埠口連接器。又，若符合協定的規格，則針對一型介面的連接線纜可用以連結在子PCA上的另一型介面。例如，一或多個SATA連接器可用以連結PCIe埠口。
圖5A及5B為依據多個實施例可檢測基於一裝置 的存在的一系統組態之計算系統的略圖。計算系統500包括 一PCA 502可包括一I/O控制器504，其具有一彈性埠口，其係透過多工器510而連結至第一埠口連接器506及第二埠口連接器508。於本實例中，第一埠口連接器506可使用插入第一埠口連接器506內部的卡片之接地平面，以決定用於設定I/O控制器504的一彈性埠口的一GPIO。於本實例中，第一埠口連接器506可復位與一卡512相聯結的一接地針腳，該卡可被視為具有GPIO信號的周邊裝置。如此，當插入卡512時，接地平面將GPIO接地。GPIO係設定為0，如此可為一種狀態系統組態檢測模組可與彈性埠口的作動相聯結；不插入卡512時，GPIO可改成狀態1，可作動與第二協定相聯結的第二埠口連接器508。
圖6A及6B為依據多個實施例可用以規劃一彈性 埠口以提供特定協定之一介面或提供額外頻寬給另一介面之計算系統的略圖。計算系統600包括一PCA 602可包括一I/O控制器604，其具有一彈性埠口，其係透過多工器610而連結至第一埠口連接器606及PCIe埠口608。於本實例中，第一埠口連接器606係與SATA協定相聯結；但預期可使用其它協定。計算系統600顯示GPIO包括基於介面的耦合而改變的狀態。於本實例中，GPIO係使用開關611觸發，該開關611係當SATA裝置612插入一裝置插架時被作動，但預期也涵蓋其它觸發GPIO之方法。當存在有SATA裝置612時，彈性埠口可經組配來根據GPIO而使用第一埠口連接器606組配。於本組態中，PCIe埠口608可使用一固定埠口及/或該I/O控制器604的另一個彈性埠口組配。當SATA裝置612 為不存在時，GPIO可用以組配彈性埠口擴增與PCIe埠口608相聯結的該匯流排之頻寬容量。如此，於一個實施例中，當SATA裝置612係存在時，PCIe埠口608係為x1插槽；但當SATA裝置612係不存在時，PCIe埠口608係為x2插槽。相似的頻寬擴增可用於其它協定及其它連接器。
圖7A及7B為依據多個實施例可檢測基於基於一 框架或電源供應器的存在的一系統組態之計算系統的略圖。計算系統700包括一PCA 702可包括一I/O控制器704，其具有一彈性埠口，其係透過多工器710而連結至第一埠口連接器706及第二埠口連接器708。於本實例中，用以控制該彈性埠口的一GPIO至少部分可基於用於計算系統700的框架及/或電源供應器。PCA也可包括一板連接器712，其係可連結至一框架及/或電源供應器。
於圖7A之實例中，板連接器712可透過一框架及 /或電源供應器線纜714而連結至一第一框架及/或電源供應器716。線纜可包括一反向迴圈以連結與該GPIO相聯結的一針腳與一狀態，諸如接地狀態。如此，該反向迴圈將GPIO的狀態改變成0。如此可對一系統組態檢測模組提供有關該框架及/或電源供應器(PSU)的資訊。於一個實例中，該GPIO可表示該框架具有一插槽以致能第二埠口連接器708。於另一個實例中，該GPIO可表示該電源供應器具有足夠電力以致能第二埠口連接器708。如此可用以改變彈性埠口的內設組態參數。舉例言之，由於該GPIO，針對一期望的I/O組態欲注意的第一埠口連接器可為第二埠口連接器708。於若干 其它實例中，GPIO可用以選擇彈性埠口組態及/或去能彈性埠口組態的可能組態中之一者。
於圖7B之實例中，框架及/或PSU線纜718係連結 至第二框架及/或電源供應器720。此一框架/PSU線纜718並不具有反向迴圈以將板連接器712的GPIO針腳接地。如此，GPIO輸入係設定為狀態1。該狀態可告知一系統組態檢測模組有關與該框架及/或電源供應器相聯結的其它資訊。於一個實例中，GPIO可表示該框架不具插槽以致能第二埠口連接器708。於另一個實例中，該GPIO可表示該電源供應器不具足夠電力以致能第二埠口連接器708。又復，此點可用以改變彈性埠口及/或多工器710的內設組態參數。舉例言之，由於有關該第二埠口連接器708的資訊，系統組態檢測模組可根據對與第一埠口連接器706相聯結的一協定之偏好而決定一期望的組態。
圖8為依據一個實施例一種用以根據檢測計算系 統之組態而組配一彈性輸入/輸出埠口之方法的流程圖。雖然方法800的執行係於後文參考計算裝置100作說明，但可運用其它適當組件用以執行方法800。方法800可以儲存於機器可讀取儲存媒體，諸如儲存媒體132上的可執行指令形式及/或以電子電路形式體現。
方法800可始於802，前進至804，於該處計算裝 置可透過啟動處理而予啟動。於啟動處理過程期間，可組配I/O控制器110的一個彈性埠口140或多個彈性埠口。
方法800可繼續至806，於該處於啟動處理過程期 間，基於介面之耦合至彈性輸入/輸出埠口而檢測該計算裝置的I/O組態。檢測得的I/O組態可為期望的I/O組態，於啟動時基於系統組件上期望的組態。如前記，檢測得的組態可基於嘗試錯誤系統搜尋連結的周邊裝置，或基於接收自有關該介面的耦合資訊的狀態資訊。
於一個實例中，表示第一狀態的所接收的耦合資 訊顯示並無任何裝置或組件耦接至該介面，表示第二狀態的所接收的耦合資訊顯示已耦接至一裝置或組件。於若干實施例中，該等狀態可表示特定期望的系統I/O組態。於一個實施例中，狀態資訊可用以決定該組態是否與第一擴充卡或第二擴充卡相聯結。檢測狀態資訊的方法實例係出現於圖2A-7B。又復，如前記，使用此等技術可組配多個彈性I/O埠口。
於另一個實施例中，該耦合資訊係基於嘗試錯誤 系統。如此，系統組態檢測模組112可設定一多工器116連結至彈性埠口140以透過第一介面通訊。彈性埠口140也可經組配成透過第一介面通訊。然後，可於第一介面上進行一組件發現處理以決定是否連結周邊裝置。若檢測得一周邊裝置，則可決定針對計算裝置100的期望的I/O組態以使用第一介面。若決定一周邊裝置無法透過第一介面檢測，則多工器116可設定為與第二介面通訊，彈性埠口140可設定為使用第二介面工作。於某些情況下，若在第一介面上未見該周邊裝置，則此乃內設狀況。於其它情況下，可在第二介面上執行第二組件發現處理。若在第二介面上發現 一周邊裝置，則可考慮該期望的I/O組態以使用第二介面。於另一個實施例中，若未找到該周邊裝置，則可出現改變多工器116及檢查連結的介面之其它迭代重複。又復，基於匯流排上不存在有周邊裝置，可選用內設組態(例如使用第一介面，使用第二介面等)作為預期的或期望的組態。
然後，於808，基於檢測得之期望的I/O組態，可組配彈性埠口140。如此，彈性埠口140可經組配以符合與檢測得的組態相聯結的介面相關的協定。注意，期望的I/O組態可基於GPIO、嘗試錯誤、或其組合。
然後，於810，可中止方法800。計算裝置100可繼續執行其它功能。舉例言之，啟動處理可執行其它啟動特徵，諸如計算裝置100之控制移交給一作業系統。
使用前述辦法，印刷電路總成的製造商可使用具有各種組態的彈性I/O埠口。如此，藉在啟動時自動地檢測系統組態而非在PCA製造時設定I/O組態或使用人工組態可進行I/O組配。如此可允許PCA製造商再度使用相同PCA用於各個系統。此種體現也許可製造商再度使用印刷電路板(PCB)及/或印刷電路總成(PCA)用於各個系統。
100b‧‧‧計算裝置
110‧‧‧輸入/輸出(I/O)控制器
112‧‧‧系統組態檢測模組
114‧‧‧埠口組配模組
116‧‧‧多工器
130‧‧‧處理器
132‧‧‧機器可讀取儲存媒體
140‧‧‧彈性埠口

Claims (15)

  1. 一種計算裝置，其係包含：包括一彈性埠口的一輸入/輸出控制器；一系統組態檢測模組，係根據一介面之耦接至該彈性埠口而檢測該計算裝置之一期望的輸入/輸出組態；及一埠口組配模組，係根據該檢測之期望的輸入/輸出組態而組配該彈性埠口。
  2. 如申請專利範圍第1項之計算裝置，其係進一步包含：一多工器，其中與該彈性埠口相聯結的一匯流排係連結至該多工器，其中該多工器係進一步連結至一第一埠口連接器及一第二埠口連接器，其中該埠口組配模組係組配該彈性埠口以使用一第一協定通訊，其中該系統組態檢測模組係選擇該第一埠口連接器以連結至該匯流排且使得該彈性埠口根據該第一協定而執行一組件發現處理，及其中該埠口組配模組係根據該組件發現處理而組配該彈性埠口。
  3. 如申請專利範圍第2項之計算裝置，其中該組件發現處理係決定一連結組件的不存在，其中該系統組態檢測模組係組配該彈性埠口以便用一第二協定通訊且使得該彈性埠口根據該第二協定 而執行一第二組件發現處理，及其中該埠口組配模組係根據該第二組件發現處理而選擇該第二埠口連接器以連結至該匯流排。
  4. 如申請專利範圍第1項之計算裝置，其係進一步包含：連結至一開關之一通用輸入，當安裝與一第一協定相聯結的硬體時該開關係被作動，其中該期望的輸入/輸出組態之檢測係根據該通用輸入。
  5. 如申請專利範圍第1項之計算裝置，其係進一步包含：連結至與一管集器相聯結的一針腳之一通用輸入，其中當與一第一協定相聯結的一介面線纜係連結至該管集器時，該通用輸入係被挽至一態，及其中該期望的輸入/輸出組態的檢測係根據該態。
  6. 如申請專利範圍第1項之計算裝置，其係進一步包含：包括一態之一通用輸入，該態係根據該介面的耦合而改變，其中若該態指示與一第一協定相聯結的一組件係不存在，則該埠口組配模組係組配該彈性埠口以擴增與一第二協定相聯結的一匯流排的頻寬容量。
  7. 如申請專利範圍第1項之計算裝置，其係進一步包含：連結至與一板連接器相聯結的一針腳之一通用輸入，其中當一電路板係透過該板連接器而連結時，該通用輸入係被挽至一態，及 其中該期望的輸入/輸出組態的檢測係根據該態。
  8. 如申請專利範圍第1項之計算裝置，其係進一步包含：連結至與一板連接器相聯結的一針腳之一通用輸入，其中當一框架及一電源供應器中之至少一者係透過該板連接器而連結時，該通用輸入係被挽至一態，及其中該期望的輸入/輸出組態的檢測係進一步根據該態。
  9. 一種方法，其係包含透過一啟動處理而啟動一計算裝置；於該啟動處理期間，根據一介面之耦接至一彈性輸入/輸出埠口而檢測該計算裝置之一輸入/輸出組態；及根據該檢測得的輸入/輸出組態而組配該彈性輸入/輸出埠口。
  10. 如申請專利範圍第9項之方法，其係進一步包含：設定連結至該彈性輸入/輸出埠口之一多工器以透過一第一介面通訊；及於該第一介面上執行一組件發現處理，其中該彈性輸入/輸出埠口的組配係根據該組件發現處理。
  11. 如申請專利範圍第10項之方法，其係進一步包含：決定一組件係不透過該第一介面連結；設定連結至該彈性輸入/輸出埠口之該多工器以透過一第二介面通訊；及 於該第二介面上執行一第二組件發現處理，其中該彈性輸入/輸出埠口的組配係進一步根據該第二組件發現處理。
  12. 一種儲存指令的非過渡機器可讀取儲存媒體，該等指令當由一裝置的至少一個處理器執行時使得該裝置：初始化一啟動處理以啟動該裝置；於該啟動處理期間，根據一介面之耦接至一彈性輸入/輸出埠口的耦接資訊而檢測該裝置之一期望的輸入/輸出組態；及組配該彈性輸入/輸出埠口以遵照與該檢測得之期望的輸入/輸出組態相聯結的一協定。
  13. 如申請專利範圍第12項之非過渡機器可讀取儲存媒體，其係進一步包含指令而該等指令當由一裝置的至少一個處理器執行時使得該裝置：接收與該介面相聯結的一輸入之狀態資訊，其中該輸入/輸出組態之檢測係根據該狀態資訊。
  14. 如申請專利範圍第13項之非過渡機器可讀取儲存媒體，其中該狀態資訊係基於一開關，當安裝與一第一協定相聯結的硬體時該開關係經作動。
  15. 如申請專利範圍第12項之非過渡機器可讀取儲存媒體，其係進一步包含指令而該等指令當由一裝置的至少一個處理器執行時使得該裝置：設定連結至該彈性輸入/輸出埠口之一多工器以透過一第一介面通訊； 啟動在該第一介面上之一組件發現處理，其中若檢測得一組件則該彈性輸入/輸出埠口係經組配以使用該第一介面工作。
TW102103093A 2012-01-31 2013-01-28 根據介面耦接的彈性埠口組配技術 TWI551994B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2012/023347 WO2013115798A1 (en) 2012-01-31 2012-01-31 Flexible port configuration based on interface coupling

Publications (2)

Publication Number Publication Date
TW201344443A TW201344443A (zh) 2013-11-01
TWI551994B true TWI551994B (zh) 2016-10-01

Family

ID=48905655

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102103093A TWI551994B (zh) 2012-01-31 2013-01-28 根據介面耦接的彈性埠口組配技術

Country Status (5)

Country Link
US (1) US10140231B2 (zh)
EP (1) EP2810173B1 (zh)
CN (1) CN104054064B (zh)
TW (1) TWI551994B (zh)
WO (1) WO2013115798A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3198359A4 (en) * 2015-01-23 2018-05-30 Hewlett-Packard Development Company, L.P. Detecting orientation of a device docked to a docking station
EP3251018A4 (en) 2015-01-28 2018-10-03 Hewlett-Packard Development Company, L.P. Redirection of lane resources
DE102016101796A1 (de) * 2016-02-02 2017-08-03 Fujitsu Technology Solutions Intellectual Property Gmbh Schaltung für ein Mainboard eines Computersystems sowie Verfahren für eine Schaltung
US10162910B2 (en) * 2016-11-03 2018-12-25 GM Global Technology Operations LLC Method and apparatus for configuring wiring
WO2018111867A1 (en) * 2016-12-12 2018-06-21 Franz Hoffmann Modular pluggable electronic processing component and distributed processing system formed thereof
US11119876B2 (en) * 2018-10-09 2021-09-14 Super Micro Computer, Inc. Device and method for testing computer system
CN111177055A (zh) * 2020-01-02 2020-05-19 英业达科技有限公司 Pcie槽的配置设置方法、系统、介质及装置
CN117407347B (zh) * 2023-12-15 2024-03-12 成都电科星拓科技有限公司 一种PCIe转接芯片及其控制方法与电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6085260A (en) * 1998-06-08 2000-07-04 Ford Motor Company Method and circuit for multiplexing an input port and an output port of a microprocessor into a single external interface
TW201126347A (en) * 2010-01-29 2011-08-01 Innostor Technology Corp Switching interface method for a multi-interface storage device

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4296465A (en) * 1977-11-03 1981-10-20 Honeywell Information Systems Inc. Data mover
US4835737A (en) * 1986-07-21 1989-05-30 American Telephone And Telegraph Company, At&T Bell Laboratories Method and apparatus for controlled removal and insertion of circuit modules
US5317697A (en) * 1991-07-31 1994-05-31 Synernetics Inc. Method and apparatus for live insertion and removal of electronic sub-assemblies
US5418911A (en) * 1992-06-09 1995-05-23 Intel Corporation Data path switch method and apparatus that provides capacitive load isolation
US5467344A (en) * 1994-04-25 1995-11-14 Ascom Timeplex Trading Ag Packet data transmission with asynchronous bandwidth switching
US5619660A (en) * 1994-04-28 1997-04-08 Intel Corporation Keying notches for side contacts on a thin form factor computer card
US5627416A (en) * 1995-07-21 1997-05-06 Itt Corporation Multi-voltage IC card host
KR100257046B1 (ko) * 1998-03-03 2000-05-15 윤종용 인터페이스 기능 전환을 위한 지능형 입/출력 제어기
US6151647A (en) * 1998-03-26 2000-11-21 Gemplus Versatile interface smart card
US6138194A (en) * 1998-06-08 2000-10-24 Micron Electronics, Inc. Apparatus for sensing movement of a bus card and automatically removing power from the bus card
US7836236B2 (en) * 2004-02-12 2010-11-16 Super Talent Electronics, Inc. Extended secure-digital (SD) devices and hosts
US6718274B2 (en) * 1999-08-05 2004-04-06 2Micro International Limited Integrated PC Card host controller for the detection and operation of a plurality of expansion cards
US7493437B1 (en) * 2000-07-06 2009-02-17 Mcm Portfolio Llc Flashtoaster for reading several types of flash memory cards with or without a PC
DE10052620B4 (de) * 2000-10-24 2008-07-10 Abb Ag Verfahren zur Initialisierung einer steckbaren elektrischen Einheit
US7248597B2 (en) 2001-05-02 2007-07-24 Nvidia Corporation General purpose input/output controller
US6928504B2 (en) * 2002-01-02 2005-08-09 International Business Machines Corporation PC card motion detector
US6895447B2 (en) * 2002-06-06 2005-05-17 Dell Products L.P. Method and system for configuring a set of wire lines to communicate with AC or DC coupled protocols
US6886057B2 (en) * 2002-06-06 2005-04-26 Dell Products L.P. Method and system for supporting multiple bus protocols on a set of wirelines
US7099969B2 (en) * 2003-11-06 2006-08-29 Dell Products L.P. Dynamic reconfiguration of PCI Express links
US7069369B2 (en) * 2004-02-12 2006-06-27 Super Talent Electronics, Inc. Extended-Secure-Digital interface using a second protocol for faster transfers
US7096310B2 (en) * 2004-03-16 2006-08-22 Hewlett-Packard Development, L.P. Switch configurable for a plurality of communication protocols
TWI271659B (en) * 2004-05-05 2007-01-21 Prolific Technology Inc Memory card equipped with a multi-interface function and method for choosing a compatible transmission mode
US20060114918A1 (en) * 2004-11-09 2006-06-01 Junichi Ikeda Data transfer system, data transfer method, and image apparatus system
TWI288346B (en) 2005-05-13 2007-10-11 Hon Hai Prec Ind Co Ltd A signal converting apparatus and a port automatically switching method
KR100589227B1 (ko) * 2005-05-23 2006-06-19 엠텍비젼 주식회사 메모리 인터페이스 공유 기능을 구비한 장치 및 그 공유방법
KR100725981B1 (ko) * 2005-08-01 2007-06-08 삼성전자주식회사 멀티-인터페이스 컨트롤러, 상기 멀티-인터페이스컨트롤러를 구비하는 메모리 카드, 및 인터페이스 설정방법
TW200801897A (en) * 2006-06-29 2008-01-01 Ibm Single system board with automatic feature selection based on installed configuration selection unit
US8462628B2 (en) * 2006-12-20 2013-06-11 Integrated Device Technology, Inc. Method of improving over protocol-required scheduling tables while maintaining same
US20090006708A1 (en) * 2007-06-29 2009-01-01 Henry Lee Teck Lim Proportional control of pci express platforms
JP4438846B2 (ja) 2007-09-14 2010-03-24 ソニー株式会社 カード型周辺装置
TWI417709B (zh) 2008-03-06 2013-12-01 Asustek Comp Inc 電腦系統和節電方法
US8301822B2 (en) * 2009-09-23 2012-10-30 Sandisk Il Ltd. Multi-protocol storage device bridge
US8327042B2 (en) * 2010-09-03 2012-12-04 Plx Technology, Inc. Automatic port accumulation
TWM405104U (en) 2010-11-04 2011-06-01 Taiwin Electronics Co Ltd Model-switching device
US8874820B2 (en) * 2010-12-28 2014-10-28 Silicon Image, Inc. Mechanism for facilitating a configurable port-type peripheral component interconnect express/serial advanced technology attachment host controller architecture
US8756360B1 (en) * 2011-09-26 2014-06-17 Agilent Technologies, Inc. PCI-E compatible chassis having multi-host capability
US8996776B2 (en) * 2012-04-02 2015-03-31 Blackberry Limited Computing device and method for hot swapping media

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6085260A (en) * 1998-06-08 2000-07-04 Ford Motor Company Method and circuit for multiplexing an input port and an output port of a microprocessor into a single external interface
TW201126347A (en) * 2010-01-29 2011-08-01 Innostor Technology Corp Switching interface method for a multi-interface storage device

Also Published As

Publication number Publication date
EP2810173A1 (en) 2014-12-10
US10140231B2 (en) 2018-11-27
WO2013115798A1 (en) 2013-08-08
CN104054064A (zh) 2014-09-17
EP2810173B1 (en) 2018-10-31
US20150205740A1 (en) 2015-07-23
EP2810173A4 (en) 2015-11-11
CN104054064B (zh) 2017-06-20
TW201344443A (zh) 2013-11-01

Similar Documents

Publication Publication Date Title
TWI551994B (zh) 根據介面耦接的彈性埠口組配技術
JP6790325B2 (ja) ターゲットデバイス、方法、プログラム、および非一時的なコンピュータ可読記憶媒体
CN107423169B (zh) 用于测试高速外围设备互连设备的方法和系统
CN107346293B (zh) 动态重新配置系统的至少一外围总线交换器的方法及系统
TWI235910B (en) Apparatus for testing I/O ports of a computer motherboard
US8078770B1 (en) Combining multiple SGPIO streams to provide device status indicators
TW201525858A (zh) 基板管理控制器與其韌體載入方法
TWI713528B (zh) 指示定向的連接器
TW200408818A (en) Method for testing I/O ports of a computer motherboard
WO2012141743A1 (en) Apparatuses for configuring programmable logic devices from bios prom
TWI701558B (zh) 用於埠選擇之設備、方法及系統
US8880747B2 (en) Endpoint device discovery system
US10860512B2 (en) Processor interconnect link training system
US8793364B1 (en) Remote power controller
US9043584B2 (en) Generating hardware events via the instruction stream for microprocessor verification
US20150186317A1 (en) Method and apparatus for detecting the initiator/target orientation of a smart bridge
US20110302329A1 (en) Embedded Programmable Module for Host Controller Configurability
US20180081550A1 (en) System and method for detecting redundant array of independent disks (raid) controller state from baseboard management controller (bmc)
US9442831B1 (en) Automated testing of program code for processing a simple boot flag data structure
JP2007287156A (ja) 周辺構成要素相互接続装置拡張読取り専用メモリ・データをキャッシュする方法、システムおよびプログラム
TWI748241B (zh) 基本輸入輸出系統的除錯訊息自動提供方法
TWI815725B (zh) 電腦系統
US20210141627A1 (en) Power delivery controller updates
KR101646223B1 (ko) 망 선택 기능을 구비한 컴퓨터 및 그 컴퓨터의 망 활성화 방법
TW202420093A (zh) 電腦系統