CN101680932B - 具有用于验证外部接口的功能性的自测试特征的集成电路 - Google Patents

Abstract

本发明描述一种具有用于验证外部接口功能性的自测试特征的集成电路。实例外部接口包括存储器接口及总线接口，例如外围组件互连(PCI)总线、高级高性能总线(AHB)、高级可扩展接口(AXI)总线及以高频(例如，200MHz或更高)操作的其它外部接口。测试逻辑可嵌入于所述集成电路上且经配置以在从外部测试设备接收电力及非测试信号的同时验证外部接口功能性。因而，外部测试设备可不将高频测试信号供应给所述集成电路。然而，外部测试设备可独立地验证所述集成电路的引脚接口的功能性。结果，所述集成电路可减少检验所述外部接口的功能性及时序所需的成本及时间。

Description

具有用于验证外部接口的功能性的自测试特征的集成电路

本申请案主张2007年6月14日所申请的美国临时申请案第60/943,935号的权利，所述案的全文以引用的方式并入本文中。

技术领域

本发明涉及集成电路，且更明确地说，涉及用于检验集成电路的外部接口的功能性及时序的技术。

背景技术

集成电路(IC)装置可包含许多实施于半导体衬底中的小型化电路。在制造之后测试IC装置，以便在售出及商业使用之前确保适当操作。通常使用复杂及昂贵的外部测试设备来完成IC装置的全面测试。为了测试IC装置，将IC装置安装于测试设备上。具体来说，IC装置经由将核心逻辑与输入/输出(I/O)引脚互连的衬垫环而连接到测试设备。为了测试IC装置，根据由测试程序定义的测试，测试设备经由I/O引脚将定义测试的测试数据传递到IC装置且从IC装置获得响应信号。

测试IC装置需要检验IC装置的外部接口及内部接口的功能性及时序。实例外部接口包括存储器接口及总线接口，例如，外围组件互连(PCI)总线、高级高性能总线(AHB)、高级可扩展接口(AXI)接口总线、小计算机系统接口(SCSI)总线、以太网总线、通用串行总线(USB)、高级图形处理器(AGP)总线、串行高级技术附接(SATA)总线及以高频操作的其它外部接口。检验外部接口的功能性及时序涉及使用主机计算机以开发测试程序并在测试中通过运行模拟而产生外部接口的追踪文件。一旦追踪文件(还称为测试向量、向量或测试数据)准备好，便将测试数据加载到测试设备上。测试设备根据测试数据将测试信号供应给IC装置且经由I/O引脚从IC装置获得响应信号。

在测试期间，在发射模式与接收模式两者中测试IC装置的操作。在发射模式或接收模式中，测试设备根据测试数据来供应信号转变且IC装置产生对应的响应信号。测试设备接着根据测试数据来验证响应。在测试完成后，测试设备(或更明确地说，主机计算机)便解译响应信号。主机计算机可通过将发射及接收模式中由IC装置所产生的响应信号与模拟结果进行比较来解译结果。主机计算机基于所述比较而产生指示IC装置是否通过测试的报告。

另外，对于每一测试向量，可针对多种操作条件(例如，温度、电压变化及工艺拐点)测试IC装置。此外，可需要测试设备产生在外部接口的最大操作频率处或在最大操作频率上的信号转变。随着IC装置的复杂性及时钟频率增加，测试设备信道所操作于的频率也需要增加以可靠地测试IC装置。举例来说，因为快速存储器装置的时钟频率几乎每年增加，所以需要升级、修改或甚至替换测试设备，以便以高操作频率测试这些装置。换句话说，使用为测试以较慢频率操作的装置而建造的较旧测试设备无法以IC装置的最大时钟频率来测试IC装置。因而，必须升级或购买测试设备，且必须随着时钟频率的每一次提高而开发新测试程序，从而增加新IC装置的成本。

发明内容

本发明描述一种具有用于验证高频外部接口的功能性的自测试特征的集成电路。实例外部接口包括存储器接口及总线接口，例如，外围组件互连(PCI)总线、高级高性能总线(AHB)、高级可扩展接口(AXI)总线、及以高频(例如，200MHz或更高)操作的其它外部接口。测试逻辑可嵌入于集成电路上且经配置以验证外部接口的功能性。举例来说，测试逻辑可经配置以在从外部测试设备接收电力及非测试信号的同时验证外部接口功能性。因而，外部测试设备可不将高频测试信号供应给集成电路。

验证外部接口的功能性通常指基于与事务相关联的数据或基于事务是否与对应协议一致而验证经由外部接口所发射的事务。外部测试设备用于将电力及基本信号供应给集成电路以及独立验证集成电路的引脚接口的功能性。以此方式，集成电路的芯片上自测试特征可大体上消除测试设备供应高频测试信号的需要，且因此可减少检验外部接口的功能性及时序所需的成本及时间。

在一个方面中，一种集成电路包含：处理器，其执行测试程序的指令以起始在发射及接收模式中的一者中的操作；核心逻辑，其根据测试程序产生事务以用于与处理器及一个或一个以上外部装置通信，且其中处理器根据测试程序而产生事务以用于与核心逻辑通信；及测试逻辑，其验证所述事务中的一个或一个以上事务且输出指示所述一个或一个以上事务是否有效的状态信号。

在另一方面中，一种方法包含：在集成电路上的处理器中执行测试程序的指令以起始在发射模式及接收模式中的一者中的操作；根据测试程序在处理器中产生事务以与集成电路上的核心逻辑通信；根据测试程序在核心逻辑中产生事务以与处理器及一个或一个以上外部装置通信；经由集成电路上的测试逻辑而验证所述事务中的一个或一个以上事务；及在测试逻辑中产生指示所述一个或一个以上事务是否有效的状态信号。

在另一方面中，一种集成电路包含：用于在集成电路上执行测试程序的指令以起始在发射模式及接收模式中的一者中的操作的装置；用于根据测试程序在处理器中产生事务以与集成电路上的核心逻辑通信的装置；用于根据测试程序在核心逻辑中产生事务以与处理器及一个或一个以上外部装置通信的装置；用于经由集成电路上的测试逻辑而验证所述事务中的一个或一个以上事务的装置；及用于产生指示所述一个或一个以上事务是否有效的状态信号的装置。

在另一方面中，一种计算机程序产品包含上面具有指令的计算机可读媒体。所述指令包含：用于在集成电路上执行测试程序的指令以起始在发射模式及接收模式中的一者中的操作的代码；用于根据测试程序在处理器中产生事务以与集成电路上的核心逻辑通信的代码；用于根据测试程序在核心逻辑中产生事务以与处理器及一个或一个以上外部装置通信的代码；用于经由集成电路上的测试逻辑而验证所述事务中的一个或一个以上事务的代码；及用于产生指示所述一个或一个以上事务是否有效的状态信号的代码。

在另一方面中，一种系统包含集成电路及将电力及时钟信号供应给所述集成电路的测试设备。所述集成电路包括：处理器，其执行测试程序的指令以起始在发射模式及接收模式中的一者中的操作；核心逻辑，其根据测试程序产生事务以用于与处理器及一个或一个以上外部装置通信，且其中所述处理器根据测试程序产生事务以用于与核心逻辑通信；及测试逻辑，其验证所述事务中的一个或一个以上事务，且输出指示所述一个或一个以上事务是否有效的状态信号。

本发明中所描述的技术可以硬件、软件、固件或其任一组合来实施。如果以软件实施，则软件可执行于一个或一个以上处理器(例如，微处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或数字信号处理器(DSP))中。执行所述技术的软件最初可存储于计算机可读媒体中且加载并执行于处理器中。因此，本发明还涵盖包含在执行时致使装置执行如本发明中所描述的技术的指令的计算机可读媒体。在一些状况下，计算机可读媒体可形成包含计算机可读媒体的计算机程序产品的一部分。

在附图及下文描述中阐述本发明的一个或一个以上方面的细节。从描述及图式中及从权利要求书中将明了本发明的其它特征、目的及优点。

附图说明

图1为说明具有自测试特征的集成电路及用于测试所述集成电路的外部测试设备的框图。

图2为更详细地说明图1的集成电路的框图。

图3为更详细地说明图2中的集成电路的示范性组件的框图。

图4及图5为说明可由图2的集成电路执行的实例自测试技术的流程图。

具体实施方式

在制造之后测试集成电路，以便确保在售出及在商业使用之前适当操作。测试集成电路可涉及验证用于与外部装置通信的外部接口的功能性。一般来说，主机计算机用于开发测试程序且运行模拟以产生外部接口的追踪文件。一旦创建追踪文件(本发明中还称为测试向量、向量或测试数据)，便将其加载到根据测试数据将测试信号供应给集成电路的测试设备上。

以此方式测试集成电路可能是耗时的，因为其需要大量测试向量来覆盖集成电路的外部接口的复杂功能性。此外，测试可能是昂贵的，因为测试设备必须支持集成电路的最高操作频率以检验外部接口的时序。因为集成电路的复杂性及时钟频率频繁地增加，所以外部测试设备的能力可能成为测试新集成电路的限制因素。即，为测试以较慢频率操作的集成电路而建造的较旧测试设备无法用于以新集成电路的较高操作频率测试新集成电路。获得能够以越来越高的频率测试集成电路的新外部测试设备是昂贵的且可能需要额外时间。

本发明描述具有用于验证高频外部接口的功能性的自测试特征的集成电路。实例外部接口包括存储器接口及总线接口，例如，外围组件互连(PCI)总线、高级高性能总线(AHB)、高级可扩展接口(AXI)总线、小计算机系统接口(SCSI)总线、以太网总线、通用串行总线(USB)、高级图形处理器(AGP)总线、串行高级技术附接(SATA)总线及以高频(例如，200MHz或更高)操作的其它外部接口。根据本发明的各种方面，测试逻辑可嵌入于集成电路上且经配置以验证外部接口的功能性。在一些方面中，测试逻辑可经配置以在从外部测试设备接收电力及非测试信号的同时验证外部接口功能性。因而，外部测试设备可不将高频测试信号供应给集成电路。

验证外部接口功能性指基于与事务相关联的数据或基于事务是否与对应协议一致而验证经由外部接口发射的事务。外部测试设备用于将电力及非测试信号(即，操作集成电路所必需的信号)供应给集成电路以及独立地验证集成电路的引脚接口的功能性。以此方式，集成电路的芯片上自测试特征可大体上消除测试设备供应高频测试信号的需要，且结果可减少检验外部接口的功能性及时序所需的成本及时间。

图1为说明用于验证集成电路12的高频外部接口功能性的系统10的框图。如图1中所示，系统10包括集成电路12及测试设备22。一般来说，集成电路12包括大体上消除测试设备22供应高频测试信号以用于验证高频外部接口功能性的需要的自测试特征。因此，测试设备22可为在测试过程期间将电力及非测试信号(即，操作所必需的信号)供应给集成电路12的成本相对较低的测试设备。

集成电路12可包含实施于半导体衬底(例如，硅芯片)中的一个或一个以上小型电路。一般来说，集成电路12可为经由一个或一个以上外部接口与外部装置(未图示)通信的专用集成电路(ASIC)或通用集成电路。举例来说，集成电路12可经配置以用于在个人计算机、膝上型计算机、个人数字助理(PDA)、超移动个人计算机(UMPC)、移动电话手持机、联网装置或其它电子装置中使用。集成电路12可经配置以经由一个或一个以上外部接口与例如系统存储器、磁盘驱动器、键盘、监视器或显示器、鼠标、打印机、扫描器、外部存储装置及其它外部输入/输出(I/O)装置的外部装置通信。因而，应理解，集成电路12可为经配置以与至少一个外部装置(即，位于半导体衬底之外的电组件)通信的任一集成电路。

在图1中，集成电路12包括处理器14、核心逻辑16、测试逻辑18及引脚接口20，且安装于测试设备22上。处理器14为执行存储于本地存储器中的计算机程序指令且处理如由所存储的指令所引导的数据的可编程处理器。举例来说，处理器14可为微处理器、微控制器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、离散逻辑电路或此类组件的组合。

处理器14通常操作于发射模式或接收模式中。在一个实例中，处理器14操作于发射模式及接收模式中以将数据写入到外部装置(未图示)或从外部装置(未图示)接收数据。在其它实例中，处理器14可操作于发射及接收模式中而不将数据写入到外部装置或不从外部装置读取数据。在本发明中可将发射模式及接收模式中所产生的事务分别称为写入事务及读取事务。当操作于发射模式中时，处理器14产生写入事务(还称为请求事务)，且将所述请求事务发送到核心逻辑16。作为实例，请求事务可识别外部装置且包括待写入到外部装置的数据。

处理器14在操作于接收模式中时以类似方式操作。即，处理器14产生读取事务且将所述读取事务发送到核心逻辑16。在任一状况下(即，在操作于发射模式或接收模式中时)，处理器14根据指派给核心逻辑16的协议而产生请求事务。如将更详细地描述，核心逻辑16可包含根据不同协议而通信的不同块。因此，处理器14根据核心逻辑16的对应块的协议而产生事务。

核心逻辑16提供外部接口以用于在处理器14与一个或一个以上外部装置(未图示)之间发射数据。具体来说，核心逻辑16通过根据与对应外部接口相关联的协议产生事务并在处理器14与外部装置之间路由事务来管理处理器14与外部装置之间的通信。举例来说，当操作于发射模式中时，核心逻辑16根据从处理器14所接收的写入(请求)事务而产生写入事务且将所述写入事务路由到适当外部装置。在一些状况下，核心逻辑16可将响应消息发送到处理器14以确认写入事务。核心逻辑16还可响应于经发送到外部装置的对应写入事务而从外部装置接收消息。在核心逻辑从外部装置接收消息的情形下，核心逻辑16可处理所述消息并将适当响应发送到处理器14。

类似地，当操作于接收模式中时，核心逻辑16处理从处理器14所接收的读取(请求)事务且产生发送到适当外部接口装置的对应读取事务。核心逻辑16根据与外部装置相关联的协议产生读取事务。响应于读取事务，核心逻辑16从外部装置接收消息。核心逻辑16处理所述消息且将对应消息发送到处理器14。在一些状况下，核心逻辑16还可响应于从处理器14所接收的读取事务而将消息发送到处理器14。

核心逻辑16及一个或一个以上外部装置可经由单一总线或总线的集合而通信。每一总线可将核心逻辑16耦合到一个或一个以上外部装置且具有根据特定协议、时序及带宽能力而操作的不同架构。可用于将集成电路12与外部装置互连的实例总线架构包括存储器总线、工业标准架构(ISA)总线、增强型ISA(EISA)总线、外围组件互连(PCI)总线、高级图形处理器(AGP)总线、通用串行总线(USB)、高级高性能总线(AHB)、高级可扩展接口(AXI)总线、高级技术改进(ATA)总线、小计算机系统接口(SCSI)总线、以太网总线、通用串行总线(USB)及串行高级技术附接(SATA)总线。其它总线架构可用于将集成电路12耦合到外部装置。核心逻辑16及处理器14可经由一个或一个以上单独总线而通信。在一个实例中，独立专用总线(称为前侧总线)在处理器14与核心逻辑16之间载送事务。

作为一个实例，集成电路12可用于个人计算机内。在此实例中，核心逻辑16可管理经由高频存储器总线的在处理器14(其作为中央处理单元(CPU)操作)与系统存储器之间的通信。核心逻辑16还可管理经由ISA总线的在处理器14与键盘、监视器及鼠标中的一者或一者以上之间的通信。另外，核心逻辑16可管理经由PCI总线的在处理器14与以太网扩展卡、小计算机系统接口(SCSI)卡或其它PCI卡中的一者或一者以上之间的通信。此外，核心逻辑16可管理经由AGP总线的在处理器14与专用视频处理器之间的通信、经由ATA总线的在处理器14与CD-ROM或其它硬盘之间的通信及经由USB的在处理器14与打印机、扫描器、外部大容量存储装置或其它USB兼容外围装置中的一者或一者以上之间的通信。

在个人计算机内的操作中，集成电路12可检索存储于存储器模块(例如，硬盘驱动器、快闪磁盘驱动器或可装卸存储器卡)中的文件，且将所述文件显示于监视器上。在此状况下，集成电路12可利用第一外部接口来与磁盘模块通信，利用第二外部接口来与系统存储器通信，且利用第三外部接口来与显示器监视器通信。外部接口中的每一者可根据不同协议而通信。举例来说，集成电路12最初遵循与磁盘模块相关联的协议以请求文件。当磁盘模块接收所述请求时，其将文件提供到集成电路12。集成电路12接着遵守用于存储数据的系统存储器协议而将文件写入到系统存储器。当集成电路12准备好将文件显示于监视器上时，集成电路12从系统存储器读取数据且遵循显示器监视器的适当协议而将其写入到显示器监视器。集成电路12必须遵循协议以从这些不同模块中读取数据并将数据写入到这些不同模块。如果不遵循协议，则模块将不存储或提供正确数据。

作为另一实例，集成电路12可经配置以用于在例如移动无线电话手持机的无线通信装置中使用。在此实例中，集成电路12可为移动台调制解调器(MSM)芯片，其中核心逻辑16管理经由存储器总线的在处理器14与系统存储器之间的通信、经由ISA总线的在处理器14与小键盘之间的通信、经由USB总线的在处理器14与例如可装卸存储器卡的可装卸存储装置之间的通信、经由PCI总线的在处理器14与显示器屏幕之间的通信及经由不同PCI总线的在处理器14与相机模块之间的通信等。在此实例中，处理器14可作为通用移动电信系统(UMTS)、全球移动通信系统(GSM)、码分多址(CDMA)协议及/或通用分组无线电服务(GPRS)处理器而操作。

当集成电路12经配置以作为MSM芯片操作时，集成电路12可与相机模块、存储器模块、系统存储器及显示器屏幕介接以拍照。集成电路12可根据不同协议与这些外部装置中的每一者介接。举例来说，集成电路12遵循与相机模块相关联的协议以起始与相机模块的通信以捕捉图片。一旦相机模块已捕捉图片，集成电路12便读取所捕捉的图像数据并将请求发送到系统存储器以将图像数据写入到系统存储器。处理器14可在图像数据在系统存储器中的同时处理图像数据。当处理完成时，集成电路12遵循系统存储器协议从系统存储器读取数据且将图像传送到显示器屏幕。如果用户请求存储图像，则集成电路12将图像传送到磁盘驱动器。此外，集成电路12根据不同协议与MSM芯片的外部接口(例如相机接口、系统存储器接口、显示器接口、快闪卡/磁盘驱动器接口)中的每一者通信。为此，集成电路12通过测试经由每一外部接口的通信而在制造之后验证功能性。

核心逻辑16提供一个或一个以上外部接口，即，管理处理器14与至少一个外部装置之间的通信。具体来说，核心逻辑16及处理器14可根据单一协议而彼此通信。然而，核心逻辑16可根据不同于用于与处理器14通信的协议的相应协议而与外部接口中的每一者通信。换句话说，核心逻辑16可根据第一协议而与处理器14通信以接收(例如)将数据写入到系统存储器的事务请求，及根据第二协议而与处理器14通信以将事务发送到系统存储器以用于将数据写入到系统存储器。因而，核心逻辑16负责根据适当协议产生事务。

在本发明的一些实例中，外部接口中的至少一者为高频外部接口。高频外部接口可以约200MHz或更高的频率(在约200MHz到约400MHz的范围内)操作，或以约400MHz或更高的频率操作。PCI、AHB及AXI总线为示范性高频外部接口。关于上文论述的个人计算机及无线通信装置的实例，存储器总线、PCI总线、AGP总线、ATA总线及USB总线可为高频接口。其它高频外部接口包括EISA总线、AHB总线、AXI总线、ATA总线、以太网总线、SCSI总线及SATA总线。

测试逻辑18嵌入于集成电路12的半导体衬底上且经配置以验证集成电路12的高频外部接口的功能性。验证高频外部接口的功能性指验证经由高频接口发射的事务。在一个实例方面中，测试逻辑18可基于与事务相关联的数据而验证事务。在另一方面中，测试逻辑18可基于事务是否与同事务相关联的协议一致而验证事务。当基于事务是否与协议一致而验证事务时，测试逻辑18还可基于与事务相关联的数据而验证事务。

为了验证事务，测试逻辑18首先探查(snoop)发送事务所经由的通信信道或总线。如将更详细地描述，测试逻辑18可探查处理器14与核心逻辑16之间的通信信道或总线，或核心逻辑16与引脚接口20之间的通信信道或总线。在任一状况下，当测试逻辑18已获得事务时，测试逻辑18检查事务以确定事务是有效还是无效。可通过(例如)将与事务相关联的数据与参考数据进行比较或通过确定事务是否与相关联的协议一致来检查事务。在一个实例中，确定事务是否与相关联的协议一致可涉及检查由协议所定义的控制信号。在其它实例中，确定事务是否与相关联的协议一致无需检查控制信号。在任一状况下，测试逻辑18输出指示事务是否有效(即，通过或未通过有效性测试)的状态信号。此信号(例如)经由引脚接口20的指定引脚而输出。用户接着可在与测试设备22介接的主机计算机的显示器监视器上观看所述状态信号以确定集成电路12是否有作用。

如本发明中所描述，验证集成电路12的高频外部接口的功能性不要求测试设备22将高频信号供应给集成电路12。而是，测试设备22用于将测试程序加载到处理器14的本地存储器。处理器14执行致使集成电路12模拟发射及接收模式中的操作的测试程序。换句话说，测试程序包括指令，所述指令当由处理器14执行时致使处理器14及核心逻辑16产生经由一个或一个以上外部接口发送的写入事务及读取事务。测试逻辑18探查集成电路12的通信信道以获得事务，且检查所述事务以确定其有效性。以此方式，测试逻辑18验证处理器14及核心逻辑16在经由外部接口的每一者通信时遵循对应的协议。结果，在芯片上完成针对各种操作条件的测试且测试不要求建立及/或起始对于每一组操作条件的测试原本将需要的手动作业。此减少验证外部接口的功能性及时序所需的时间及成本。另外，测试设备22可为将非测试信号(例如，电力、接地及时钟信号(例如系统时钟、系统复位等))供应给集成电路12的低成本设备且用于将测试程序加载到集成电路12。以此方式，无需修改及更新测试设备22以提供高频测试信号。

尽管在本发明中将集成电路12描述为验证高频接口功能性，但是测试逻辑18可用于验证以任一频率操作的外部接口的功能性。这是因为除升级现有测试设备或购买新测试设备以验证高频外部接口功能性的高成本以外，验证以任一频率操作的外部接口的功能性也可为复杂且耗时的任务，因为通常在所有可能操作条件(例如，电源电压范围、温度范围及工艺拐点)内测试每一外部接口。另外，集成电路之间的变化需要对测试程序进行手动改变。

然而，认识到因为测试逻辑18占据半导体衬底上的额外面积(real estate)，所以可能需要通过经由测试设备供应测试信号而验证以较低频率(例如，小于200MHz)操作的外部接口。此取决于分配给测试逻辑的衬底空间的成本与在不使用本发明中所描述的自测试特征情况下的测试成本之间的折衷。换句话说，在描述本发明时，在测试逻辑18占据的半导体衬底上的面积成本与同使用测试设备来供应信号以用于根据此项技术中众所周知的技术验证外部接口功能性相关联的成本之间存在折衷。因此，应理解本发明中所描述的用于验证外部接口功能性的自测试特征可用于验证以任一频率操作的外部接口的功能性，但可能尤其对以高频(例如，200MHz或更高)操作的外部接口有用。

图2为更详细地说明集成电路12的框图。具体来说，在图2中将集成电路12说明为包括外部接口控制器30A与30B及测试逻辑模块32A与32B。外部接口控制器30A与30B对应于图1中的核心逻辑16。即，外部接口控制器30A与30B表示核心逻辑16的与不同外部接口相关联的单独块或模块。举例来说，外部接口控制器30A可管理经由一种类型的高频外部接口(例如，PCI总线)的通信，且外部接口控制器30B可管理经由不同类型高频外部接口(例如，AGP总线)的通信。外部接口控制器30A与30B可根据不同协议管理与相应外部装置的通信。在图2中，外部接口控制器30A经由总线31与处理器14通信且经由总线33与对应外部装置(未图示)通信。外部接口控制器30B经由总线35与处理器14通信且经由总线37与对应外部装置(未图示)通信。然而，应理解处理器14及外部接口控制器30A与30B可共享一个或一个以上总线的部分。即，尽管图2描绘称为总线31、33、35及37的通信信道，但是这些通信信道可表示单一总线或多个总线。作为实例，总线31及35可为提供在处理器14与可包括多个外部接口控制器的核心逻辑之间的信道的单一总线(称为前侧总线)。

以类似方式，测试逻辑模块32A与32B表示测试逻辑18的与不同外部接口相关联的单独块或模块。测试逻辑模块32A与32B的每一者验证对应高频外部接口的功能性。在图2中，测试逻辑模块32A与外部接口控制器30A相关联且测试逻辑模块32B与外部接口控制器30B相关联。

测试逻辑模块32A可探查总线31、总线35或两者。举例来说，在操作于发射模式或接收模式中时，测试逻辑模块32A可探查总线31以验证由处理器14所产生的事务。在另一实例中，在发射模式或接收模式中测试逻辑模块32A可探查总线31以验证由外部接口控制器30A产生的事务且将其发送到处理器14。在接收模式中外部接口控制器30A产生发送到处理器14的事务的情形下，测试设备22(图2中未展示)并不提供或检查高频信号。而是，测试逻辑模块32A基于由处理器14所提供的种子值而将如由协议所要求的数据及其它信号发送到外部接口控制器30A。

外部接口控制器30A基于从测试逻辑模块32A所接收的数据及其它信号而产生对应读取事务且将所述读取事务发送到处理器14。以此方式，测试逻辑模块32A以类似于典型测试设备的方式操作，因为测试逻辑模块32A模拟外部装置的操作，即向外部接口控制器30A提供适当数据及信号。参看图3，更详细地对此进行描述。在额外实例中，在发射模式或接收模式中测试逻辑模块32A可探查总线33以验证由外部接口控制器30A所产生的事务且将其发送到引脚接口20。

测试逻辑模块32B可以类似方式操作以验证经由与外部接口控制器30B相关联的外部接口所发射的事务。即，在发射模式或接收模式中，测试逻辑模块32B可探查总线35、总线37或两者以验证经由对应外部接口所发射的事务。

在这些实例的每一者中，测试逻辑模块32A与32B可基于与事务相关联的数据或基于事务是否与相关联协议一致而验证事务。基于事务是否与相关联协议一致而验证事务可涉及验证根据由协议所定义的规则所产生的事务。由协议所定义的规则可包括定义数据表示、信令、验证、错误检测及错误处置的规则。测试逻辑模块32A与32B还可在基于事务是否与相关联协议一致而验证事务时基于相关联的数据而验证事务。参看图3中所说明的框图及图4与图5中所说明的流程图，详细地描述由集成电路12所采用的验证过程。

尽管图2将集成电路12说明为包括包含测试模块32A与32B及外部接口控制器30A与30B的两个高频外部接口，但是集成电路12可包括一个或一个以上外部接口。因而，应理解，图2仅为示范性且不应被认为以任何方式限制本发明。而是，图2的目的为说明集成电路的外部接口与嵌入于集成电路上的用于验证外部接口功能性的测试逻辑之间的关系。

图3为更详细地说明集成电路12的组件的框图。具体来说，图3更详细地说明处理器14、外部接口控制器30A及测试逻辑模块32A。处理器14及外部接口控制器30A共同操作以提供用于执行读取及写入操作以(例如)将数据写入到外部装置(未图示)及从外部装置(未图示)读取数据的外部接口。具体来说，处理器14、外部接口控制器30A及对应外部装置根据相应协议而彼此通信。即，处理器14与外部接口控制器30A根据特定协议而彼此通信且外部接口控制器30A与外部装置根据不同协议而彼此通信。测试逻辑模块32A提供用于在不要求外部测试设备(例如，测试设备22)供应并检查高频信号的情况下验证外部接口功能性的特征。在一方面中，例如，测试逻辑模块32A基于与事务相关联的数据而验证由处理器14及外部接口控制器30A中的一者或两者所产生的事务。在另一实例方面中，测试逻辑模块32A基于事务是否与相关联协议一致而验证由处理器14及外部接口控制器30A中的一者或两者所产生的事务。

处理器14包括存储器40、处理器46、输入输出(I/O)模块48及事务模块49。存储器40存储测试程序42及状态44。测试程序42由主机计算机经由测试设备22(未图示)而加载到存储器40且含有指令，所述指令当由处理器46执行时起始发射模式或接收模式中的操作。当操作于发射模式或接收模式中时，在一些实例中，处理器14可执行用于将数据写入到外部装置或用于从对应的外部装置读取数据的操作。在其它实例中，处理器14可在操作于发射模式或接收模式中时执行不要求将数据写入到外部装置或从外部装置读取数据的操作。一般来说，处理器46处理数据并根据测试程序42的指令来控制事务模块49及I/O模块48的操作。

举例来说，当操作于发射模式中时，事务模块49在处理器46的控制下产生写入事务。实例写入事务包括对将数据写入到系统存储器的请求、对相机模块捕捉图像的请求及对监视器显示数据的请求。用于将数据写入到外部装置的写入事务可包括识别外部装置的信息及待写入到外部装置的数据。

在操作于接收模式中时，处理器46还控制事务模块49以产生读取事务。读取事务可包括对从存储器(例如，硬盘或可装卸存储器卡)检索数据的请求、对检索手持式装置的相机模块所捕捉的图像数据的请求及对从外围装置检索数据的请求。

I/O模块48经由总线31将写入及读取事务发送到外部接口控制器30A。总线31可为处理器14与外部接口控制器30A及额外外部接口控制器通信所经由的前侧总线。或者，总线31可为用于处理器14与外部接口控制器30A之间的通信的专用总线。

外部接口控制器30A处理从处理器14接收的写入及读取事务并将对应的写入及读取事务发送到真实世界环境中的对应外部装置。在测试环境中，外部接口控制器30A将对应的事务发送到接口20的指定引脚。下文关于发射模式中的操作来描述外部接口控制器30A的操作。将单独地描述接收模式中的外部接口控制器30A的操作以避免混淆。

图3中，外部接口控制器30A包括事务模块50及I/O模块52。I/O模块52管理外部接口控制器30A的I/O。I/O模块将经由总线31所接收的写入事务引导到事务模块52且将由事务模块50所产生的对应写入事务施加到总线33。在测试期间，总线33耦合到引脚接口20的指定引脚(未图示)。

事务模块50处理接收的写入事务中所含有的数据且产生I/O模块52施加到总线33的对应写入事务。因为外部接口控制器30A根据不同协议与处理器14及对应外部装置通信，所以事务模块50根据适当协议产生事务。以此方式，可将事务模块50视为将事务从一个协议转换到另一协议。因此，每一外部接口控制器的事务模块可根据与对应外部接口相关联的协议产生事务。这是可将核心逻辑16(图1中展示)视为包括多个外部接口控制器(例如图2中的控制器30A与30B)的原因。因而，事务模块50将从处理器14所接收的写入事务转译到与对应外部装置相关联的协议。

如先前所描述，在第一实例中，外部接口控制器30A可将响应消息发送到处理器14。在此类实例中，事务模块50产生响应消息且I/O模块52经由总线31将响应消息发送到处理器14。

在第二实例中，外部接口控制器30A可在正常操作中(即，在操作于真实世界环境中时)从对应外部装置接收响应消息。然而，在测试期间，外部接口控制器30A从测试逻辑模块32A接收响应消息。即，测试逻辑模块32A通过(例如)将如由协议所需的数据及其它信号供应给外部接口控制器30A而致使外部接口控制器30A产生对应响应消息并将其发送到处理器14。参看图3，I/O模块52经由总线33从测试逻辑模块32A接收数据及其它信号并将其引导到产生对应响应消息的事务模块50。I/O模块52经由总线31将对应响应消息发送到处理器14。

在第三实例中，外部接口控制器30A可根据第一及第二实例发送响应消息。即，外部接口控制器30A可响应于接收从处理器14所接收的写入事务而将第一响应消息发送到处理器14，且响应于接收符合由外部接口控制器30A发送到外部装置的写入事务的第三响应消息而将第二响应消息发送到处理器14。

在第四实例中，外部接口控制器30A不产生任何响应信号。外部接口控制器30A可根据这些实例中的任一者而操作。因而，测试外部接口控制器30A可涉及根据所述实例中的每一者而验证外部接口控制器30A的操作。

在发射模式及接收模式中测试逻辑模块32A验证由处理器14及外部接口控制器30A所提供的外部接口的功能性。测试逻辑模块32A还将由相关联的协议所需的数据及其它信号提供到外部接口控制器30A以模拟外部装置的操作。通过使用测试逻辑模块32A而非外部测试设备来供应数据及信号，外部测试设备无需以高频操作，且因此，当需要以逐渐增加的操作频率测试集成电路装置时可无需修改、升级或替换外部测试设备。

在操作中，处理器14起始或启用测试逻辑模块32A。即，处理器46根据I/O模块48经由专用引线连接61发送到测试逻辑模块32A的测试程序42产生控制信号。在接收控制信号之前，测试逻辑模块32A可被停用(即，不活动)。因此，处理器14可在将写入事务发送到外部接口控制器30A之前将控制信号发送到测试逻辑模块32A。然而，响应于接收控制信号，测试逻辑模块32A可主动地探查总线31及33。以此方式，测试逻辑模块32A可获得经由总线发送的所有事务，且因此除验证在适当时间发射的事务以外还可确定是否发射太多或太少的事务。

在图3中，测试逻辑模块32A包括验证模块60、伪随机数据产生器62及I/O模块64，且经由专用线连接61从处理器14接收控制信号。在发射模式中I/O模块64探查总线31及33以分别截取由处理器14及外部接口控制器30A所产生的写入事务。I/O模块64还可探查总线31以检索由外部接口控制器30A发送到处理器14的响应消息或事务。

控制信号包括由测试逻辑模块32A用以产生参考数据的种子值。具体来说，伪随机数据产生器62从I/O模块64接收种子值且使用种子值以产生匹配由测试程序42指定的数据(即，与由处理器14所产生的写入事务相关联的数据)的参考数据。伪随机数据产生器62将参考数据输出到验证模块60，验证模块60将参考数据与同所截取的事务(即，在总线31上截取的写入事务)相关联的数据。在测试逻辑模块32A基于事务是否与协议一致而验证事务的实例中，验证模块60可在检查协议之后检查数据。

实例协议可定义用于指示数据何时被传送的信号。所述信号可具有指示数据传送在进行中的第一状态及指示数据传送未在进行中的第二状态。因而，仅当控制信号处于第一状态时，验证模块60才可检查由I/O模块64所提供的事务的数据。通过在控制信号处于第一状态时验证数据，验证模块60证实事务与协议一致及数据与事务相关联。以此方式，验证模块60可确定何时事务与协议一致且数据有效、何时事务与协议一致且数据无效，及何时事务与协议不一致。然而，当验证模块60仅检查与事务相关联的数据时，数据可为有效的但事务可与协议不一致。为此，基于事务是否与协议一致而验证事务可提供更准确的测试以用于确定外部接口功能性。前述描述为用于提供验证事务的简单描述性说明的实例且不应认为以任何方式限制本发明。而是，应理解，协议可定义多个信号，且在此类状况下，定义经检查以验证事务的多种状态。当多种状态被定义时，验证事务可涉及检查所述一个或一个以上状态或检查一个或一个以上状态的序列。

验证模块60产生指示事务的状态的状态信号。当验证模块60基于相关联的数据验证事务时，状态信号可指示事务是通过还是未通过。然而，当验证模块60基于事务是否与协议一致而验证事务时，状态信号可指示事务与协议一致且数据有效、何时事务与协议一致且数据无效，及何时事务与协议不一致。

在图3中，验证模块60经由专用线连接61输出状态信号。处理器14基于接收的信号来更新状态44。具体来说，I/O模块48将状态信号引导到更新存储器40中的状态44的处理器46。状态44为指示外部接口的状态的参数。举例来说，如果事务与协议一致且数据有效，则状态44可存储“通过(PASS)”值，如果事务与协议一致但数据无效，则状态44可存储“数据错误(DATA ERROR)”值，或如果事务与协议不一致，则状态44可存储“协议错误(PROTOCOL ERROR)”值。在此状况下，处理器14可基于存储于状态44中的由测试设备22(图3中未展示)读取并经由耦合到测试设备22的主机计算机向用户显示的值而产生信号。在替代方面中，验证模块60可将状态信号发送到直接将状态信号输出到引脚接口20的指定引脚的I/O模块64。

测试逻辑模块32A使用类似过程来验证由外部接口控制器30A所产生的写入事务。即，I/O模块64探查总线33以截取写入事务，且验证模块60将与截取的事务相关联的数据与由伪随机数据产生器62产生的参考数据进行比较。验证模块60接着基于所述比较而输出状态信号。

如先前所描述，在一些实例方面中，外部接口控制器30A响应于从外部装置接收响应消息而将响应消息发送到处理器14。在此类实例方面中，响应于接收或验证由外部接口控制器30A产生的写入事务，测试逻辑模块32A还可(在一些实例方面中，外部接口控制器30A可)将由相关联协议所需的数据及其它信号提供到外部接口控制器30A，外部接口控制器30A模拟将由正常操作中的外部装置产生的响应消息。以此方式，测试逻辑模块32A提供通常由外部测试设备提供的功能性且测试设备22(图3中未展示)可经实施为低成本测试设备。参看图3，验证模块60可产生响应消息(即，协议所需的数据及其它信号)，且I/O模块64经由总线33将响应消息发送到外部接口控制器30A。

外部接口控制器30A经由总线31将对应响应消息发送到处理器14。测试逻辑模块32A使用前述描述中所提供的技术探查总线31以截取并验证发送到处理器14的响应消息。

前述描述涉及发射模式中的集成电路12的操作。以下描述涉及接收模式中的集成电路12的操作。为了在操作于接收模式中时验证外部接口功能性，集成电路12基于与事务相关联的数据或基于事务是否与相关联的协议一致而验证在接收模式中由处理器14及外部接口控制器30A产生的事务。此要求验证由处理器14产生的发送到外部接口控制器30A的读取事务、由外部接口控制器30A所产生的发送到引脚接口20的读取事务及由外部接口控制器30A所产生的发送到处理器14的响应消息。如先前所描述，在一些实例方面中，外部接口控制器30A还可产生对应于从处理器14所接收的读取事务的响应消息并将其发送到处理器14。在此类实例方面中，还验证此响应消息。

当操作于接收模式中时，处理器14根据测试程序42产生读取事务且将读取事务发送到将对应读取事务发送到外部装置的外部接口控制器30A。测试逻辑模块32A使用类似于用于验证在发射模式中产生的写入事务的那些技术的技术来验证读取事务。在从处理器14接收读取事务之后外部接口控制器30A将响应消息发送到处理器14的情形下，测试逻辑模块32A还使用相同验证技术来验证响应消息。

然而，当操作于接收模式中时，外部接口控制器30A从外部装置接收对应于发送到所述同一外部装置的读取事务的响应消息。在测试期间，测试逻辑模块32A将协议所需的数据及其它信号供应给外部接口控制器30A，因为外部测试设备22不提供高频信号。因而，测试逻辑模块32A以与典型测试设备类似的方式操作，因为测试逻辑模块32A将协议所需的数据及其它信号供应给外部接口控制器30A，所述数据及其它信号致使外部接口控制器30A产生对应响应消息或事务且将其发送到处理器14。

参看图3，验证模块60产生可包括协议所需的数据及其它信号的响应消息，且I/O模块64经由总线33将响应消息发送到外部接口控制器30A。I/O模块64可在发送响应消息之前等待总线33上的适当协议。验证模块60可在产生与从外部接口控制器30A接收的对应读取事务相关联的状态信号之后产生响应消息。

I/O模块52接收响应消息且将其发送到事务模块50。事务模块50处理响应消息且产生I/O模块52经由总线31而发送到处理器14的对应响应消息。

测试模块32A验证由外部接口控制器30A所产生的响应消息。具体来说，I/O模块64探查总线31以检索响应消息，且验证模块60基于相关联的数据或基于响应消息是否与相关联协议一致而验证经检索的响应消息。验证模块60输出指示响应消息是否有效的状态信号以完成验证过程。

图4为说明可由集成电路12执行以基于与事务相关联的数据而验证经由高频外部接口所发射的事务的实例技术的流程图。一般来说，图4中所说明的步骤可用于验证在发射模式或接收模式中产生的事务，且关于图3中所说明的集成电路12的组件来描述所述步骤。流程图开始于在后制造测试期间将集成电路12经由引脚接口20安装到测试设备22时。最初，主机计算机将测试程序加载到集成电路12(70)。测试程序可在主机计算机上开发且经由测试设备22而加载到处理器14的程序存储器42。

处理器14及外部接口控制器30A根据测试程序指令而产生事务(72)且经由总线来发送事务(74)。举例来说，当操作于发射模式中时，步骤72及74可指代处理器14经由总线31将写入事务发送到外部接口控制器30A或外部接口控制器经由总线33将对应写入事务发送到外部装置。在集成电路12操作于接收模式中的实例中，操作72及74可指代处理器14经由总线31将读取事务发送到外部接口控制器30A、外部接口控制器30A将对应读取事务发送到外部装置、或外部接口控制器30A将响应消息发送到处理器14。即，操作72及74通常指代在执行读取或写入操作的过程期间产生的单一事务。因而，应显而易见可重复图4中所说明的流程图的操作以验证完整的写入或读取操作。

测试逻辑模块32A探查适当总线(即，在操作74中发送事务所经由的总线)以检索或截取事务(76)。因而，测试逻辑模块32A可探查总线31以验证在发射模式或接收模式中由处理器14所产生的事务及在接收模式中由外部接口控制器30A所产生的事务，且验证此类事务的响应，且探查总线33以验证在发射模式及接收模式中由外部接口控制器30A所产生的事务。因为写入及读取操作要求经由总线31及33发送写入及读取事务，所以测试逻辑模块32A通常探查总线31及33以验证外部接口的完整信号路径。

在检索事务之后，测试逻辑模块32A便产生参考数据(78)且通过将与事务相关联的数据与参考数据进行比较来验证事务(80)。测试逻辑模块32A可基于由处理器14所提供的种子值(且更明确地说，从处理器14所接收的控制信号)而产生参考数据。控制信号及(因而)种子值可经由专用引线连接或对应总线来发射。

基于比较，测试逻辑模块32A产生指示事务是有效还是无效的状态信号(82)。测试逻辑模块32A可将状态信号直接施加到引脚接口20的输出。输出可耦合到具有用于观看状态信号的显示器的主机计算机。因此，用户可检查状态以确定在步骤72中所产生的事务是否有效(84)。或者，状态信号可由处理器14来接收或用于设置可被读出并显示于监视器上的存储器参数的值。

图5为说明可由集成电路12执行以基于事务是否与相关联协议一致而验证经由高频外部接口发射的事务的实例技术的流程图。图5中所说明的步骤可用于验证在发射模式或接收模式中产生的事务。类似于图4中所说明的流程图，当集成电路12在后制造测试期间经由引脚接口20安装到测试设备22时执行图5中所说明的流程图的步骤。

最初，主机计算机经由测试设备22将测试程序42加载到集成电路12(100)。测试程序42经开发以在操作于发射模式及接收模式中时测试外部接口功能性。因此，集成电路12根据测试程序指令而产生事务(102)且经由总线发送所述事务(104)。类似于图4，操作102及104指在读取或写入操作期间由处理器14或外部接口控制器30A产生的单一读取或写入事务。然而，应理解可重复图5中的流程图的操作以验证在读取及写入操作期间产生的多个读取及写入事务。

探查总线以检索或截取事务(106)可指测试逻辑模块32A探查在操作102中发射事务所经由的总线。测试逻辑模块32A可在从处理器14接收控制信之号后主动地探查适当总线。当将测试程序42加载到存储器时，处理器14可发送控制信号以启用测试逻辑模块32A。

在检索事务之后，测试逻辑模块32A便基于事务是否与相关联的协议一致而验证所检索的事务(108)。举例来说，测试逻辑模块32A可通过检查由协议定义的一个或一个以上信号来验证事务。此可包括检查由信号定义的一个或一个以上状态或由一个或一个以上信号定义的状态的序列。举例来说，当协议定义指示何时传送数据的信号时，测试逻辑模块32A可检查此信号以确定在由协议所指定的时间处是否传送数据。然而，更一般来说，测试逻辑模块32A检查事务以确定其是否满足由协议所阐述的规则，即是否与协议一致。

测试逻辑模块32A接着可(例如)基于由从处理器14所接收的控制信号所提供的种子值而产生参考数据(110)。测试逻辑模块32A通过将与事务相关联的数据与参考数据进行比较而验证与事务相关联的数据(112)。因而，测试逻辑模块32A可产生指示事务的状态的状态信号(114)。举例来说，测试逻辑模块32A可产生状态信号以指示事务与相关联的协议一致且数据有效、事务与相关联的协议一致但数据无效，或事务与协议不一致。

用户接着可检查状态信号以确定事务是否有效(116)。作为实例，可将状态信号输出到引脚接口20的指定引脚，或状态信号可用于设置处理器14的存储器中所存储参数的值。在任一状况下，可通过测试设备22读出状态信号以将其显示于主机计算机的监视器上。

已描述各种方面及实例。然而，可在不脱离所附权利要求书的范围的情况下，对本发明的结构或技术作修改。举例来说，可以例如互补金属氧化物半导体(CMOS)、双极结晶体管(BJT)、双极CMOS(BiCMOS)、硅锗(SiGe)、砷化镓(GaAs)等的各种IC工艺技术来制造如本文中所述的集成电路。本发明的这些及其它方面是在所附权利要求书的范围内。

Claims (48)

1.一种集成电路，其包含：

处理器，其执行测试程序的指令以起始发射模式及接收模式中的一者中的操作；

核心逻辑，其根据所述测试程序产生事务以用于与所述处理器及一个或一个以上外部装置通信，其中所述处理器根据所述测试程序产生事务以用于与所述核心逻辑通信；以及

测试逻辑，其探查从所述处理器发送至所述核心逻辑的所述事务中的一个或一个以上事务，其中所述测试逻辑验证所述事务中的一个或一个以上事务且向所述处理器提供指示所述一个或一个以上事务是否有效的状态信号。

2.根据权利要求1所述的集成电路，其中所述处理器、所述核心逻辑及所述外部装置经由一个或一个以上外部接口而彼此通信，且其中所述外部接口以大于约200MHz的频率操作。

3.根据权利要求1所述的集成电路，其中所述处理器、所述核心逻辑及所述外部装置经由一个或一个以上外部接口而彼此通信，且其中所述外部接口以大于约400MHz的频率操作。

4.根据权利要求1所述的集成电路，其中所述事务中的每一者与相应协议相关联，且其中所述测试逻辑基于所述事务中的所述一个或一个以上事务是否与所述相应协议一致而验证所述一个或一个以上事务。

5.根据权利要求1所述的集成电路，其中所述测试逻辑基于与所述一个或一个以上事务相关联的数据而验证所述一个或一个以上事务。

6.根据权利要求1所述的集成电路，其中所述处理器、所述核心逻辑及所述外部装置经由一个或一个以上外部接口而彼此通信，且其中所述外部接口中的每一者包括外围组件互连(PCI)总线、高级高性能总线(AHB)及高级可扩展接口(AXI)总线、小计算机系统接口(SCSI)总线、以太网总线、通用串行总线(USB)、高级图形处理器(AGP)总线及串行高级技术附接(SATA)总线中的一者。

7.根据权利要求1所述的集成电路，

其中，当操作于所述发射模式中时，所述处理器产生第一事务且将所述第一事务发送到所述核心逻辑，

其中所述核心逻辑基于所述第一事务而产生第二事务且将所述第二事务发送到所述外部装置中的一者，以及

其中所述测试逻辑探查所述第一事务及所述第二事务，且其中所述测试逻辑验证所述第一事务及所述第二事务且向所述处理器提供所述状态信号以指示所述第一事务及所述第二事务中的每一者是否有效。

8.根据权利要求1所述的集成电路，

其中，当操作于所述接收模式中时，所述处理器产生第一事务且将所述第一事务发送到所述核心逻辑，

其中所述核心逻辑基于所述第一事务而产生第二事务，将所述第二事务发送到所述外部装置中的一者，产生第三事务，且将所述第三事务发送到所述处理器，以及

其中所述测试逻辑探查所述第一事务、所述第二事务及所述第三事务，且其中所述测试逻辑验证所述第一事务、所述第二事务及所述第三事务且向所述处理器提供所述状态信号以指示所述第一事务、所述第二事务及所述第三事务中的每一者是否有效。

9.根据权利要求1所述的集成电路，

其中，当操作于所述接收模式中时，所述测试逻辑将数据发送到所述核心逻辑，

其中所述核心逻辑基于所述数据而产生第一事务且将所述第一事务发送到所述处理器，以及

其中所述测试逻辑探查所述第一事务，且其中所述测试逻辑验证所述第一事务且向所述处理器提供所述状态信号以指示所述第一事务是否有效。

10.根据权利要求1所述的集成电路，其中所述测试逻辑截取所述事务、产生参考数据、将所述参考数据与同所述经截取的事务相关联的数据进行比较且基于所述比较而确定所述经截取的事务是否有效。

11.根据权利要求10所述的集成电路，其中所述处理器根据所述测试程序而产生包括种子值的控制信号且将所述控制信号发送到所述测试逻辑，且其中所述测试逻辑基于所述种子值而产生所述参考数据。

12.根据权利要求10所述的集成电路，其中所述处理器根据所述测试程序而产生控制信号且将所述控制信号发送到所述测试逻辑，且其中所述测试逻辑在接收所述控制信号之前被停用，且其中在所述测试逻辑接收所述控制信号之后，所述测试逻辑经启用以通过主动地探查所述处理器及核心逻辑发送所述事务所经由的一个或一个以上外部接口来截取所述事务。

13.根据权利要求1所述的集成电路，其中所述核心逻辑产生与所述事务相关联的响应消息且将所述响应消息发送到所述处理器，且其中所述测试逻辑验证所述响应消息并提供第二状态信号以指示所述响应消息是否有效。

14.根据权利要求1所述的集成电路，其中所述集成电路经配置以用于在联网装置及电子计算装置中的一者中操作，联网装置及电子计算装置包括个人计算机、膝上型计算机、个人数字助理(PDA)、超移动个人计算机(UMPC)、无线通信装置中的至少一者。

15.根据权利要求1所述的集成电路，其中所述集成电路经配置以作为无线通信装置中的移动台调制解调器(MSM)芯片操作。

16.一种测试集成电路的方法，其包含：

在集成电路上的处理器中执行测试程序的指令以起始发射模式及接收模式中的一者中的操作；

根据所述测试程序在所述处理器中产生事务以与所述集成电路上的核心逻辑通信；

根据所述测试程序在所述核心逻辑中产生事务以与所述处理器及一个或一个以上外部装置通信；

在集成电路上的测试逻辑中探查所述事务中的一个或一个以上事务；

在所述测试逻辑中验证所述事务中的一个或一个以上事务，以确定所述事务中的一个或一个以上事务是否有效；以及

从所述测试逻辑向所述处理器提供指示所述一个或一个以上事务是否有效的状态信号。

17.根据权利要求16所述的方法，其中所述处理器、所述核心逻辑及所述外部装置经由一个或一个以上外部接口而彼此通信，且其中所述外部接口以大于约200MHz的频率操作。

18.根据权利要求16所述的方法，其中所述处理器、所述核心逻辑及所述外部装置经由一个或一个以上外部接口而彼此通信，且其中所述外部接口以大于约400MHz的频率操作。

19.根据权利要求16所述的方法，其中所述事务中的每一者与相应协议相关联，且其中验证所述一个或一个以上事务包含在所述测试逻辑中基于所述一个或一个以上事务是否与所述相应协议一致而验证所述一个或一个以上事务。

20.根据权利要求16所述的方法，其中验证所述一个或一个以上事务包含通过所述测试逻辑基于与所述一个或一个以上事务相关联的数据而验证所述一个或一个以上事务。

21.根据权利要求16所述的方法，其中所述处理器、所述核心逻辑及所述外部装置经由一个或一个以上外部接口而彼此通信，且其中所述外部接口中的每一者包括外围组件互连(PCI)总线、高级高性能总线(AHB)、及高级可扩展接口(AXI)总线、小计算机系统接口(SCSI)总线、以太网总线、通用串行总线(USB)、高级图形处理器(AGP)总线及串行高级技术附接(SATA)总线中的一者。

22.根据权利要求16所述的方法，

其中执行指令包含在所述处理器中执行所述测试程序的指令以起始所述发射模式中的操作，

其中在所述处理器中产生事务包含在所述处理器中产生第一事务及将所述第一事务发送到所述核心逻辑，

其中在所述核心逻辑中产生事务包含在所述核心逻辑中基于所述第一事务产生第二事务及将所述第二事务发送到所述外部装置中的一者，

其中探查所述事务中的一个或一个以上事务包含探查所述第一事务及所述第二事务；

其中验证所述一个或一个以上事务包含在所述测试逻辑中验证所述第一事务及所述第二事务，以确定所述第一事务及所述第二事务是否有效，以及

其中提供所述状态信号包含从所述测试逻辑向所述处理器提供所述状态信号以指示所述第一事务及所述第二事务中的每一者是否有效。

23.根据权利要求16所述的方法，

其中执行指令包含在所述处理器中执行所述测试程序的指令以起始所述接收模式中的操作，

其中在所述处理器中产生事务包含在所述处理器中产生第一事务及将所述第一事务发送到所述核心逻辑，

其中在所述核心逻辑中产生事务包含在所述核心逻辑中产生第二事务、将所述第二事务发送到所述外部装置中的一者、在所述核心逻辑中产生第三事务及将所述第三事务发送到所述处理器，

其中探查所述事务中的一个或一个以上事务包含探查所述第一事务、所述第二事务及所述第三事务；

其中验证所述一个或一个以上事务包含在所述测试逻辑中验证所述第一事务、所述第二事务及所述第三事务，以确定所述第一事务、所述第二事务及所述第三事务是否有效，及

其中提供所述状态信号包含从所述测试逻辑向所述处理器提供所述状态信号以指示所述第一事务、所述第二事务及所述第三事务中的每一者是否有效。

24.根据权利要求16所述的方法，其进一步包含：

其中执行指令包含在所述处理器中执行所述测试程序的指令以起始所述接收模式中的操作、在所述测试逻辑中产生数据及将所述数据发送到所述核心逻辑；

其中在所述核心逻辑中产生所述事务包含基于所述数据在所述核心逻辑中产生第一事务及将所述第一事务发送到所述处理器；

其中探查所述事务中的一个或一个以上事务包含探查所述第一事务；

其中验证所述一个或一个以上事务包含在所述测试逻辑中验证所述第一事务，以确定所述第一事务是否有效；及

其中提供所述状态信号包含从所述测试逻辑向所述处理器提供所述状态信号以指示所述第一事务是否有效。

25.根据权利要求16所述的方法，其中验证所述一个或一个以上事务包含经由所述测试逻辑来截取所述一个或一个以上事务、经由所述测试逻辑产生参考数据、用所述测试逻辑将所述参考数据与同所述经截取的事务相关联的数据进行比较及用所述测试逻辑基于所述比较而确定所述经截取的事务是否有效。

26.根据权利要求25所述的方法，其进一步包含：

在所述处理器中产生包括种子值的控制信号；以及

将所述控制信号发送到所述测试逻辑模块，其中产生所述参考数据包含用所述测试逻辑基于所述种子值产生所述参考数据。

27.根据权利要求25所述的方法，其进一步包含：

在所述处理器中产生控制信号；以及

根据所述测试程序将所述控制信号发送到所述测试逻辑，其中在接收所述控制信号之前停用所述测试逻辑，且

其中截取所述一个或一个以上事务包含在接收所述控制信号之后启用所述测试逻辑以通过主动地探查发送所述一个或一个以上事务所经由的一个或一个以上外部接口来截取所述事务。

28.根据权利要求16所述的方法，其进一步包含在所述核心逻辑中产生与所述事务相关联的响应消息、经由所述核心逻辑将所述响应消息发送到所述处理器及在所述测试逻辑中验证所述响应消息，其中提供所述状态信号包含在所述测试逻辑中提供第二状态信号以指示所述响应消息是否有效。

29.根据权利要求16所述的方法，其中所述集成电路经配置以用于在联网装置及电子计算装置中的一者中操作，所述联网装置及电子计算装置包括个人计算机、膝上型计算机、个人数字助理(PDA)、超移动个人计算机(UMPC)、移动手持机中的至少一者。

30.一种集成电路，其包含：

用于在集成电路上执行测试程序的指令以起始在发射模式及接收模式中的一者中的操作的装置；

用于根据所述测试程序在处理器中产生事务以与所述集成电路上的核心逻辑通信的装置；

用于根据所述测试程序在所述核心逻辑中产生事务以与所述处理器及一个或一个以上外部装置通信的装置；

用于在集成电路上的测试逻辑中探查所述事务中的一个或一个以上事务的装置；

用于在所述测试逻辑中验证所述事务中的一个或一个以上事务，以确定所述事务中的一个或一个以上事务是否有效的装置；以及

用于从所述测试逻辑向所述处理器提供指示所述一个或一个以上事务是否有效的状态信号的装置。

31.根据权利要求30所述的集成电路，其中所述处理器、所述核心逻辑及所述外部装置经由一个或一个以上外部接口而彼此通信，且其中所述外部接口以大于约200MHz的频率操作。

32.根据权利要求30所述的集成电路，其中所述处理器、所述核心逻辑及所述外部装置经由一个或一个以上外部接口而彼此通信，且其中所述外部接口以大于约400MHz的频率操作。

33.根据权利要求30所述的集成电路，其中所述事务中的每一者与相应协议相关联，且其中所述用于验证所述一个或一个以上事务的装置包含用于在所述测试逻辑中基于所述一个或一个以上事务是否与所述相应协议一致而验证所述一个或一个以上事务的装置。

34.根据权利要求30所述的集成电路，其中所述用于验证所述一个或一个以上事务的装置包含用于通过所述测试逻辑基于与所述一个或一个以上事务相关联的数据而验证所述一个或一个以上事务的装置。

35.根据权利要求30所述的集成电路，其中所述处理器、所述核心逻辑及所述外部装置经由一个或一个以上外部接口而彼此通信，且其中所述外部接口中的每一者包括外围组件互连(PCI)总线、高级高性能总线(AHB)、及高级可扩展接口(AXI)总线、小计算机系统接口(SCSI)总线、以太网总线、通用串行总线(USB)、高级图形处理器(AGP)总线及串行高级技术附接(SATA)总线中的一者。

36.根据权利要求30所述的集成电路，

其中所述用于执行指令的装置包含用于在所述处理器中执行所述测试程序的指令以起始所述发射模式中的操作的装置，

其中所述用于在所述处理器中产生事务的装置包含用于在所述处理器中产生第一事务并将所述第一事务发送到所述核心逻辑的装置，

其中所述用于在所述核心逻辑中产生事务的装置包含用于在所述核心逻辑中基于所述第一事务产生第二事务并将所述第二事务发送到所述外部装置中的一者的装置，

其中用于探查所述事务中的一个或一个以上事务的装置包含用于探查所述第一事务及所述第二事务的装置；

其中所述用于验证所述一个或一个以上事务的装置包含用于在所述测试逻辑中验证所述第一事务及所述第二事务，以确定所述第一事务及所述第二事务是否有效的装置，以及

其中所述用于提供所述状态信号的装置包含用于从所述测试逻辑向所述处理器提供所述状态信号以指示所述第一事务及所述第二事务中的每一者是否有效的装置。

37.根据权利要求30所述的集成电路，

其中所述用于执行指令的装置包含用于在所述处理器中执行所述测试程序的指令以起始所述接收模式中的操作的装置，

其中所述用于在所述处理器中产生事务的装置包含用于在所述处理器中产生第一事务并将所述第一事务发送到所述核心逻辑的装置，

其中所述用于在所述核心逻辑中产生事务的装置包含用于在所述核心逻辑中产生第二事务、将所述第二事务发送到所述外部装置中的一者、在所述核心逻辑中产生第三事务，并将所述第三事务发送到所述处理器的装置，

其中用于探查所述事务中的一个或一个以上事务的装置包含用于探查所述第一事务、所述第二事务及所述第三事务的装置；

其中所述用于验证所述一个或一个以上事务的装置包含用于在所述测试逻辑中验证所述第一事务、所述第二事务及所述第三事务，以确定所述第一事务、所述第二事务及所述第三事务是否有效的装置，以及

其中所述用于提供所述状态信号的装置包含用于从所述测试逻辑向所述处理器提供所述状态信号以指示所述第一事务、所述第二事务及所述第三事务中的每一者是否有效的装置。

38.根据权利要求30所述的集成电路，其进一步包含：

其中所述用于执行指令的装置包含用于在所述处理器中执行所述测试程序的指令以起始在所述接收模式中的操作的装置、用于在所述测试逻辑中产生数据的装置及用于将所述数据发送到所述核心逻辑的装置；

其中所述用于在所述核心逻辑中产生所述事务的装置包含用于基于所述数据在所述核心逻辑中产生第一事务的装置及用于将所述第一事务发送到所述处理器的装置；

其中用于探查所述事务中的一个或一个以上事务的装置包含用于包含探查所述第一事务的装置；

其中所述用于验证所述一个或一个以上事务的装置包含用于在所述测试逻辑中验证所述第一事务，以确定所述第一事务是否有效的装置；及

其中所述用于提供所述状态信号的装置包含用于从所述测试逻辑向所述处理器提供所述状态信号以指示所述第一事务是否有效的装置。

39.根据权利要求30所述的集成电路，其中所述用于验证所述一个或一个以上事务的装置包含用于经由所述测试逻辑来截取所述一个或一个以上事务的装置、用于经由所述测试逻辑产生参考数据的装置、用于将所述参考数据与同所述经截取的事务相关联的数据进行比较的装置，及用于基于所述比较而确定所述经截取的事务是否有效的装置。

40.根据权利要求39所述的集成电路，其进一步包含：

用于在所述处理器中产生包括种子值的控制信号的装置；以及

用于将所述控制信号发送到所述测试逻辑模块的装置，其中所述用于产生所述参考数据的装置包含用于基于所述种子值在所述测试逻辑中产生所述参考数据的装置。

41.根据权利要求39所述的集成电路，其进一步包含：

用于在所述处理器中产生控制信号的装置；以及

用于根据所述测试程序将所述控制信号发送到所述测试逻辑的装置，其中所述测试逻辑在接收所述控制信号之前被停用，且

其中所述用于截取所述一个或一个以上事务的装置包含在接收所述控制信号之后用于启用所述测试逻辑以通过主动地探查发送所述一个或一个以上事务所经由的一个或一个以上外部接口来截取所述事务的装置。

42.根据权利要求30所述的集成电路，其进一步包含用于在所述核心逻辑中产生与所述事务相关联的响应消息的装置、用于经由所述核心逻辑将所述响应消息发送到所述处理器的装置及用于在所述测试逻辑中验证所述响应消息的装置，其中所述用于提供所述状态信号的装置包含用于在所述测试逻辑中提供第二状态信号以指示所述响应消息是否有效的装置。

43.根据权利要求30所述的集成电路，其中所述集成电路经配置以用于在联网装置及电子计算装置中的一者中操作，所述联网装置及电子计算装置包括个人计算机、膝上型计算机、个人数字助理(PDA)、超移动个人计算机(UMPC)、移动手持机中的至少一者。

44.一种测试集成电路的系统，其包含：

集成电路，其包括：

处理器，其执行测试程序的指令以起始在发射模式及接收模式中的一者中的操作；

核心逻辑，其根据所述测试程序产生事务以用于与所述处理器及一个或一个以上外部装置通信，其中所述处理器根据所述测试程序产生事务以用于与所述核心逻辑通信；以及

测试逻辑，其探查从所述处理器发送至所述核心逻辑的所述事务中的一个或一个以上事务，其中所述测试逻辑验证所述事务中的一个或一个以上事务且向所述处理器提供指示所述一个或一个以上事务是否有效的状态信号；以及

测试设备，其将电力及时钟信号供应给所述集成电路。

45.根据权利要求44所述的系统，其中所述处理器、所述核心逻辑及所述外部装置经由一个或一个以上外部接口而彼此通信，且其中所述外部接口以大于约200MHz的频率操作。

46.根据权利要求44所述的系统，其中所述处理器、所述核心逻辑及所述外部装置经由一个或一个以上外部接口而彼此通信，且其中所述外部接口以大于约400MHz的频率操作。

47.根据权利要求44所述的系统，其中所述事务中的每一者与相应协议相关联，且其中所述测试逻辑基于所述一个或一个以上事务是否与所述相应协议一致而验证所述一个或一个以上事务。

48.根据权利要求44所述的系统，其中所述测试逻辑基于与所述一个或一个以上事务相关联的数据而验证所述一个或一个以上事务。

Images