JP2004198769A - 表示駆動制御装置及びその信号調整方法 - Google Patents
表示駆動制御装置及びその信号調整方法 Download PDFInfo
- Publication number
- JP2004198769A JP2004198769A JP2002367832A JP2002367832A JP2004198769A JP 2004198769 A JP2004198769 A JP 2004198769A JP 2002367832 A JP2002367832 A JP 2002367832A JP 2002367832 A JP2002367832 A JP 2002367832A JP 2004198769 A JP2004198769 A JP 2004198769A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- display
- voltage
- detection
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】表示装置のドライバに供給される表示制御信号の信号レベルやタイミングを、当該表示装置に外部専用装置を接続することなく、低コストかつ効率的に適正な状態に調整制御することができる機能を備えた表示駆動制御装置及びその信号調整方法を提供する。
【解決手段】映像信号処理回路５０Ａは、輝度信号の信号レベルを検出する出力レベル測定ブロックＯＬＤ、及び、タイミング制御信号の信号タイミングを検出するＰＤ信号測定ブロックＰＳＤ１を備えたＲＧＢ信号処理部５１Ａと、上記各ブロックからの検出信号を取り込んで保持するサンプリングブロックＤＳＬ１、及び、映像信号処理回路５０Ａとマイクロコンピュータ６０との各種データや信号の送受を行う通信制御ブロックＳＩＦを備えたタイミングジェネレータ部５２Ａと、を具備している。
【選択図】 図２
【解決手段】映像信号処理回路５０Ａは、輝度信号の信号レベルを検出する出力レベル測定ブロックＯＬＤ、及び、タイミング制御信号の信号タイミングを検出するＰＤ信号測定ブロックＰＳＤ１を備えたＲＧＢ信号処理部５１Ａと、上記各ブロックからの検出信号を取り込んで保持するサンプリングブロックＤＳＬ１、及び、映像信号処理回路５０Ａとマイクロコンピュータ６０との各種データや信号の送受を行う通信制御ブロックＳＩＦを備えたタイミングジェネレータ部５２Ａと、を具備している。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、表示駆動制御装置及びその信号調整方法に関し、特に、液晶表示装置等の表示装置における、所望の画像情報を適正な状態で表示させるための調整制御機能を備えた表示駆動制御装置及びその信号調整方法に関する。
【０００２】
【従来の技術】
近年、文字や映像等の情報を表示するための表示装置として、薄型、軽量で省スペース化、低消費電力化が可能であり、加えて、高精細な多階調表示が可能な液晶表示装置（Liquid Crystal Display；ＬＣＤ）の普及が著しい。
ここで、従来技術における液晶表示装置は、図１２に示すように、概略、表示画素（図示を省略）が２次元配列された液晶表示パネル１１０と、該液晶表示パネル１１０の各行の表示画素群を順次走査して選択状態に設定するゲートドライバ（走査ドライバ）１２０と、選択状態に設定された行の表示画素群に、映像信号に基づく信号電圧を一括して出力するソースドライバ（信号ドライバ）１３０と、ゲートドライバ１２０及びソースドライバ１３０における動作タイミングを制御するための制御信号（水平制御信号、垂直制御信号等）を生成、出力するＬＣＤコントローラ１４０と、映像信号を所定のアナログＲＧＢ信号（輝度信号）に変換するとともに、複合同期信号（水平同期信号Ｈ、垂直同期信号Ｖ、システムクロックＣＳＹＮＣ等）を抽出するクロマインターフェース回路１５０と、を有して構成されている。ここで、クロマインターフェース回路１５０は、大別して、ＲＧＢデコーダ１５１と、反転アンプ１５２とを備えている。
【０００３】
そして、このような構成を有する液晶表示装置において、入力された映像信号は、クロマインターフェース回路１５０に設けられたＲＧＢデコーダ１５１により上記複合同期信号が分離、生成されて、ＬＣＤパネルコントローラ１４０に供給されるとともに、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色信号（デジタルＲＧＢ信号）が分離され、反転アンプ１５２により反転処理されてアナログＲＧＢ信号が生成され、ソースドライバ１３０に輝度信号として供給される。ＬＣＤコントローラ１４０は、クロマインターフェース回路１５０から供給された複合同期信号に基づいて、垂直制御信号及び水平制御信号を生成して、各々ゲートドライバ１２０及びソースドライバ１３０に供給する。
【０００４】
これにより、ソースドライバ１３０は水平制御信号に基づいて、クロマインターフェース回路１５０を介して供給される、液晶表示パネル１１０の１行分の輝度信号を順次取り込み保持し、垂直制御信号に基づいてゲートドライバにより各行を走査して選択状態とするタイミングに同期して、上記保持した輝度信号に対応する信号電圧を各表示画素に供給する動作を、１画面分の各行に対して繰り返し実行することにより、上記映像信号に基づく画像情報が液晶表示パネル１１０に表示される。
【０００５】
ところで、上述したような構成を有する液晶表示装置において、映像信号に応じた適正な表示動作を実現するためには、ＬＣＤコントローラ１４０やクロマインターフェース回路１５０からゲートドライバ１２０及びソースドライバ１３０に供給される輝度信号（アナログＲＧＢ信号）の電圧値や、垂直制御信号や水平制御信号等のタイミングを適切に調整、設定する必要がある。
従来においては、このようなアナログＲＧＢ信号や垂直制御信号、水平制御信号を含む信号（以下、便宜的に「表示制御信号」と記す）の電圧値やタイミングを調整する作業は、例えば、液晶表示装置や、該液晶表示装置を搭載した機器の製造工程等において、オシロスコープ等の測定機器を液晶表示装置に接続して信号レベル等を目視により観測して、適正状態になるように設定する作業が行われていた。また、近年においては、上述したような表示制御信号の信号レベル等を検出して、その適性を自動的に判定する専用装置を用いた手法も考案されている。
【０００６】
なお、上述したような表示制御信号の検出、調整方法として、目視により観測する旧来の手法や、これを改善するための専用装置を用いた手法については、例えば、特許文献１や特許文献２等にその一例が記載されている。
ここで、特許文献１には、高周波機器の映像判定技術に関し、従来の目視による映像判定のばらつきを防止し、安定した判定品質を実現するための構成として、被検査物であるチューナに対して、所定の映像信号を供給する映像信号発生器と、チューナに並列に接続される可変遅延器及び可変増幅器からなる直列接続体と、チューナの出力信号と直列接続体の出力信号の差を算出する減算器と、減算器の出力に基づいて映像品質の良否を判定する判別手段と、を備えた専用の映像判定装置について記載されており、このような映像判定装置を適宜チューナに接続して上記出力信号の差分を判定することにより、映像品質の検査を行う手法が記載されている。
【０００７】
また、特許文献２には、映像信号のレベル検出技術に関し、従来の人手による映像信号レベルの確認作業の効率化を図るための構成として、映像信号レベルの検出タイミングを設定するパルス生成手段と、アナログ映像信号をサンプリングしてデジタル変換するＡ・Ｄ変換器と、変換されたデジタルデータを保存するデータ保存手段と、所定期間のデジタルデータの平均レベルを算出するデータ平均手段と、を備えた映像信号レベル検出装置について記載されており、このような映像信号レベル検出装置を適宜映像処理回路に接続することにより、サグ成分（フィールドスルー電圧の影響）が除去された正確な映像信号レベルを自動的に検出する手法が記載されている。
【０００８】
【特許文献１】
特開平１０−１７８６６１号公報 （第３頁、第５頁、図１）
【特許文献２】
特開平７−２９８３１２号公報 （第２頁、図１）
【０００９】
【発明が解決しようとする課題】
従来技術に示したような表示制御信号の調整方法においては、液晶表示装置や映像信号処理回路等に、オシロスコープや上述したような専用の検出装置を接続し、その検出結果に基づいて、表示制御信号の信号レベルやタイミング（信号周波数や位相）を調整する作業を行うことになる。しかしながら、上記表示制御信号は単純なアナログ信号ではなく、液晶表示装置の仕様や種々の表示条件等に応じて最適な信号レベルやタイミングに調整する必要があるため、極めて複雑かつ多岐にわたる調整作業を行う必要があった。
【００１０】
例えば、上記表示制御信号の出力電圧を、オシロスコープを用いて調整する場合には、オシロスコープにより出力電圧を観測しつつ、特定のタイミング間における出力電圧の電圧差を、所望の値になるように人為的に調整する作業を行っている。このような人為的に表示制御信号を調整する手法にあっては、人件費等のコストや作業効率の面で課題を有している。
【００１１】
また、専用の検出装置や調整装置（以下、「外部専用装置」と総称する）を用いる場合にあっては、その開発費用や開発期間の面で課題を有しているほか、液晶表示装置の回路仕様や表示条件等に応じて、外部専用装置の仕様を変更したり改造する必要があり、コストや作業効率の面でも課題を有している。
さらに、従来技術における表示制御信号の調整方法においては、液晶表示装置の製造段階等（製品出荷段階等）で１回のみ行われていたので、製品出荷後における調整制御を行うことができず、製品の取り扱い自由度が制約されるほか、上記信号レベルやタイミングが何らかの原因により適正状態からずれた場合であっても、自己判断や自己修復を行うことができないという課題も有していた。
【００１２】
そこで、本発明は、上述した課題に鑑み、表示装置のドライバに供給される表示制御信号の信号レベルやタイミングを、当該表示装置に外部専用装置を接続することなく、低コストかつ効率的に適正な状態に調整制御することができる機能を備えた表示駆動制御装置及びその信号調整方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
請求項１記載の表示駆動制御装置は、少なくとも所定の映像信号に基づいて、輝度信号を含む表示制御信号を生成して、２次元配列された複数の表示画素を備える表示パネルを駆動制御する表示駆動制御装置において、前記表示駆動制御装置は、少なくとも、前記表示制御信号の信号特性を設定するとともに、該表示制御信号の信号特性を電圧成分として検出し、検出信号として出力する特性設定検出手段と、前記検出信号に含まれる特定の電圧状態を所定の周期で検出して計測し、計測信号として出力する特定状態計測手段と、前記計測信号と予め設定された規定値とを比較し、該比較結果に基づいて、前記表示制御信号における前記信号特性を調整する調整制御信号を生成して、前記特性設定検出手段に出力する特性調整制御手段と、を備えたことを特徴とする。
【００１４】
請求項２記載の表示駆動制御装置は、請求項１記載の表示駆動制御装置において、前記信号特性は、前記表示制御信号における信号電圧であることを特徴とする。
請求項３記載の表示駆動制御装置は、請求項１記載の表示駆動制御装置において、前記信号特性は、前記表示制御信号における信号タイミングであることを特徴とする。
請求項４記載の表示駆動制御装置は、請求項１乃至３のいずれかに記載の表示駆動制御装置において、前記特性設定検出手段は、前記表示制御信号における異なる複数の信号特性を個別に設定するとともに、該信号特性を個別の電圧成分として検出し、前記検出信号として出力することを特徴とする。
【００１５】
請求項５記載の表示駆動制御装置は、請求項４記載の表示駆動制御装置において、前記特性設定検出手段は、前記個別の信号特性を検出して得られた第１の検出信号及び第２の検出信号を選択的に抽出して、前記特定状態計測手段に時系列的に出力する第１のスイッチを備えることを特徴とする。
請求項６記載の表示駆動制御装置は、請求項５記載の表示駆動制御装置において、前記特性設定検出手段は、前記表示制御信号における信号タイミングと予め設定された基準タイミング信号とを位相比較する位相比較器と、該位相比較結果と予め設定された第２の基準電圧とを電圧比較し、該位相比較器による２値レベルからなる電圧比較結果を前記第２の検出信号として出力する第２の電圧比較器と、を備えることを特徴とする。
【００１６】
請求項７記載の表示駆動制御装置は、請求項５又は６記載の表示駆動制御装置において、前記特定状態計測手段は、前記表示パネルの特定領域に配列された前記表示画素群に供給される前記信号電圧に対応する、前記第１の検出信号又は前記第２の検出信号を時系列的に抽出するサンプルホールド部と、該検出信号に含まれる特定の電圧状態の出現回数を計測する第１のカウンタ部と、該計数値を前記計測信号として前記特定調整制御手段に出力するデータレジスタ部と、を備えることを特徴とする。
【００１７】
請求項８記載の表示駆動制御装置は、請求項４記載の表示駆動制御装置において、前記特性設定検出手段は、前記個別の信号特性を検出して得られた第１の検出信号及び第２の検出信号を、前記特定状態計測手段に並列的に出力することを特徴とする。
請求項９記載の表示駆動制御装置は、請求項８記載の表示駆動制御装置において、前記特性設定検出手段は、前記表示制御信号における信号タイミングと予め設定された基準タイミング信号とを位相比較し、２値レベルからなる位相比較結果を前記第２の検出信号として出力する位相比較器を備えることを特徴とする。
【００１８】
請求項１０記載の表示駆動制御装置は、請求項８又は９記載の表示駆動制御装置において、前記特定状態計測手段は、前記表示パネルの特定領域に配列された前記表示画素群に供給される前記信号電圧に対応する、前記第１の検出信号を時系列的に抽出するサンプルホールド部と、特定の電圧状態の出現回数を計測する第１のカウンタ部と、前記映像信号に基づく水平同期信号の切り替わり期間内において前記第２の検出信号に含まれる特定の電圧状態の継続時間を計測する第２のカウンタ部と、前記第１のカウンタ部により得られた第１の計数値、及び、前記第２のカウンタ部により得られた第２の計数値を選択的に抽出して、前記計測信号として前記特定調整制御手段に時系列的に出力する第２のスイッチと、を備えることを特徴とする。
【００１９】
請求項１１記載の表示駆動制御装置は、請求項５乃至１０のいずれかに記載の表示駆動制御装置において、前記特性設定検出手段は、前記表示制御信号における信号電圧と予め設定された第１の基準電圧とを電圧比較し、２値レベルからなる電圧比較結果を前記第１の検出信号として出力する第１の電圧比較器を備えることを特徴とする。
請求項１２記載の表示駆動制御装置は、請求項７乃至１１のいずれかに記載の表示駆動制御装置において、前記特定状態計測手段は、前記計数値が予め設定した異常範囲に含まれる場合には、前記計測信号にエラー情報を付加して、前記特性調整制御手段に出力することを特徴とする。
【００２０】
請求項１３記載の表示駆動制御装置は、請求項１乃至１２のいずれかに記載の表示駆動制御装置において、前記特定状態計測手段は、少なくとも前記計測信号をシリアルデータに変換して、前記計測信号及び前記調整制御信号を含むシリアルデータを、単一の接続端子を介して前記特性調整制御手段との間で時系列的に送受する通信制御部を備えていることを特徴とする。
請求項１４記載の表示駆動制御装置は、請求項１乃至１３のいずれかに記載の表示駆動制御装置において、前記表示パネルにおける前記複数の表示画素は、各々、前記輝度信号に基づく信号電圧が印加される個別の画素電極と、所定のコモン電圧が印加される共通の対向電極間に液晶分子が充填された液晶表示画素であることを特徴とする。
【００２１】
請求項１５記載の表示駆動制御装置の信号調整方法は、少なくとも所定の映像信号に基づいて、前記輝度信号を含む表示制御信号を生成して、２次元配列された複数の表示画素を備える表示パネルを駆動制御する表示駆動制御装置における信号調整方法において、少なくとも、前記表示制御信号の信号特性を電圧成分として検出し、検出信号として出力する手順と、前記検出信号に含まれる特定の電圧状態を所定の周期で検出して計測し、計測信号として出力する手順と、前記計測信号と予め設定された規定値とを比較し、該比較結果に基づいて、前記表示制御信号における前記信号特性の適否を判定する手順と、前記判定結果に基づいて、前記表示制御信号における前記信号特性を適正化する調整制御信号を生成する手順と、前記調整制御信号に基づいて、前記表示制御信号の信号特性を調整、設定する手順と、を有することを特徴とする。
【００２２】
請求項１６記載の表示駆動制御装置の信号調整方法は、請求項１５記載の表示駆動制御装置の信号調整方法において、前記信号特性は、前記表示制御信号における信号電圧であることを特徴とする。
請求項１７記載の表示駆動制御装置の信号調整方法は、請求項１５記載の表示駆動制御装置の信号調整方法において、前記信号特性は、前記表示制御信号における信号タイミングであることを特徴とする。
【００２３】
請求項１８記載の表示駆動制御装置の信号調整方法は、請求項１５乃至１７のいずれかに記載の表示駆動制御装置の信号調整方法において、前記表示制御信号の信号特性を電圧成分として検出する手順は、前記表示制御信号における信号電圧と予め設定された第１の基準電圧とを電圧比較し、２値レベルからなる電圧比較結果を第１の検出信号として出力する処理と、前記表示制御信号における信号タイミングと予め設定された基準タイミング信号とを位相比較し、該位相比較結果と予め設定された第２の基準電圧とを比較し、２値レベルからなる電圧比較結果を第２の検出信号として出力する処理と、前記第１の検出信号及び前記第２の検出信号を選択的に抽出して時系列的に出力する処理と、を含むことを特徴とする。
【００２４】
請求項１９記載の表示駆動制御装置の信号調整方法は、請求項１８記載の表示駆動制御装置の信号調整方法において、前記検出信号に含まれる特定の電圧状態を検出して計測する手順は、前記表示パネルの特定領域に配列された前記表示画素群に供給される前記信号電圧に対応する、前記第１の検出信号又は前記第２の検出信号に含まれる特定の電圧状態の出現回数を計測して、該計数値を前記計測信号として出力する処理を含むことを特徴とする。
【００２５】
請求項２０記載の表示駆動制御装置の信号調整方法は、請求項１５乃至１７のいずれかに記載の表示駆動制御装置の信号調整方法において、前記表示制御信号の信号特性を電圧成分として検出する手順は、前記表示制御信号における信号電圧と予め設定された第１の基準電圧とを電圧比較し、２値レベルからなる電圧比較結果を第１の検出信号として出力する処理と、前記表示制御信号における信号タイミングと予め設定された基準タイミング信号とを位相比較し、２値レベルからなる位相比較結果を第２の検出信号として出力する処理と、前記第１の検出信号及び前記第２の検出信号を並列的に出力する処理と、を含むことを特徴とする。
【００２６】
請求項２１記載の表示駆動制御装置の信号調整方法は、請求項２０記載の表示駆動制御装置の信号調整方法において、前記検出信号に含まれる特定の電圧状態を検出して計測する手順は、前記表示パネルの特定領域に配列された前記表示画素群に供給される前記信号電圧に対応する、前記第１の検出信号に含まれる特定の電圧状態の出現回数を計測して第１の計数値を得る処理と、前記映像信号に基づく水平同期信号の切り替わり期間内において前記第２の検出信号に含まれる特定の電圧状態の継続時間を計測して第１の計数値を得る処理と、前記第１の計数値及び前記第２の計数値を選択的に抽出して、前記計測信号として時系列的に出力する処理と、を含むことを特徴とする。
【００２７】
すなわち、本発明に係る表示駆動制御装置及びその信号調整方法は、表示パネルを駆動制御する表示駆動制御装置において、少なくとも、輝度信号の信号レベル及び各種タイミング制御信号の信号タイミングを設定して供給するとともに、該信号電圧及び信号タイミングを検出して、検出信号として出力するＲＧＢ信号処理部（特性設定検出手段）と、該検出信号のハイレベル状態又はローレベル状態を検出して所定のクロック信号に基づいてカウントして、カウント値として出力するタイミングジェネレータ部（特定状態計測手段）と、該カウント値と目標値とを比較して、表示パネルの仕様や表示条件に対する上記輝度信号の信号レベル及び各種タイミング制御信号の信号タイミングの適否を判断して、適正化に必要な調整制御信号を生成してＲＧＢ信号処理部に出力するマイクロコンピュータ（特性調整制御手段）と、を備えた構成を有している。
【００２８】
このように、本発明に係る表示駆動制御装置及びその信号調整方法によれば、表示制御信号（輝度信号、各種タイミング制御信号）の信号レベルや信号タイミングを検出して適正状態に調整制御する機能を、例えば、ＬＣＤコントローラ等の内部に備えているので、外部専用装置や人手等を必要とすることなく、低コストかつ高い作業効率で、表示制御信号の信号レベル及び信号タイミングを適宜検出して、表示パネルの仕様や表示条件等に適した状態に自動的に調整して設定することができる。
【００２９】
また、タイミングジェネレータ部内に、上記カウント値及び調整制御信号（制御データ）をシリアルデータ形式で、ＲＧＢ信号処理部及びマイクロコンピュータとの間で時系列的に送受する通信制御ブロック（通信制御部）を備えているので、ＲＧＢ信号処理部、タイミングジェネレータ部及びマイクロコンピュータ間で単一の入出力端子（接続端子）を介して制御データを送受することができ、表示制御信号の信号レベルや信号タイミングの調整制御のための端子数を削減して、配線設計上の制約を軽減することができるとともに、装置構成の簡素化や小型化を図ることができる。
【００３０】
【発明の実施の形態】
以下、本発明に係る表示駆動制御装置及びその信号調整方法について、実施の形態を示して詳しく説明する。
図１は、本発明に係る表示駆動制御装置を、液晶表示装置に適用した場合の一実施形態を示す概略ブロック図である。上述した従来技術（図１２参照）と同等の構成については、同等の符号を付して説明する。
【００３１】
図１に示すように、本実施形態に係る表示装置（液晶表示装置）は、概略、複数の表示画素Ｐｘがマトリクス状に配列された表示パネル１０と、表示パネル１０の行方向に配列された表示画素群ごとに個別の走査ラインＳＬに接続されたゲートドライバ（走査ドライバ）２０と、表示パネル１０の列方向に配列された表示画素群ごとに、個別のデータラインＤＬに接続されたソースドライバ（信号ドライバ）３０と、表示装置の外部から供給される映像信号に基づいて、表示データ（デジタルＲＧＢ信号）やタイミング信号（水平同期信号Ｈ、垂直同期信号Ｖ、システムクロックＣＳＹＮＣ等）等を生成して、後述する映像信号処理回路５０に送出するクロマインターフェース回路４０と、上記表示データに基づいて、ソースドライバ３０に供給する輝度信号（反転ＲＧＢ信号）を生成し、また、上記タイミング信号に基づいて、ゲートドライバ２０及びソースドライバ３０の動作状態を制御する各種タイミング制御信号（水平制御信号、垂直制御信号等）を生成するとともに、少なくとも、上記輝度信号の信号レベル（信号電圧）及びタイミング制御信号の信号タイミングを検出する映像信号処理回路（特性設定検出手段、特定状態計測手段）５０と、映像信号処理回路５０により検出された信号レベル及び信号タイミングに基づいて、表示装置（表示パネル１０）の仕様や表示条件等に適した信号レベル及び信号タイミングが設定されるように、映像信号処理回路５０に調整制御信号を送出するマイクロコンピュータ（特性調整制御手段）６０と、を備えて構成されている。
ここで、クロマインターフェース回路４０、映像信号処理回路５０及びマイクロコンピュータ６０は、本発明における表示駆動制御装置を構成し、輝度信号及び各種タイミング制御信号は、本発明における表示制御信号に相当し、輝度信号の信号レベル及びタイミング制御信号の信号タイミングは、本発明における表示制御信号の信号特性に相当する。
【００３２】
（１）表示パネル
表示パネル１０は、例えば、周知の液晶表示画素が複数マトリクス状に配列された液晶表示パネルを適用することができる。すなわち、対向する透明基板間に、互いに直交する方向に配設された走査ラインＳＬ及びデータラインＤＬと、該走査ラインＳＬ及びデータラインＤＬの交点近傍に配置された複数の表示画素Ｐｘと、を備えて構成され、各表示画素Ｐｘは、液晶容量Ｃlc及び蓄積容量Ｃcsを構成する画素電極とデータラインＤＬ間に電流路が接続され、走査ラインＳＬに制御端子が接続された複数の画素トランジスタＴＦＴと、画素電極及び該画素電極に対向して配置された単一の共通電極（対向電極：コモン電圧Ｖcom）、画素電極と共通電極の間に充填、保持された液晶分子からなる液晶容量Ｃlcと、該液晶容量Ｃlcに並列に構成され、他端側が所定電圧Ｖcsに接続され、液晶容量Ｃlcに印加された信号電圧を保持するための蓄積容量Ｃcsと、を備えた周知の構成を有している。
【００３３】
（２）ゲートドライバ／ソースドライバ
ゲートドライバ２０は、上記各走査ラインＳＬが接続され、後述する映像信号処理回路５０から出力される垂直制御信号に基づいて、各走査ラインＳＬに走査信号（ゲートパルス）を順次印加して、当該行の表示画素Ｐｘ（画素トランジスタＴＦＴ）群を選択状態に設定する。
また、ソースドライバ３０は、上記各データラインＤＬが接続され、後述する映像信号処理回路５０から出力される水平制御信号に基づいて、赤（Ｒ）、緑（Ｇ）、青（Ｂ）各色の輝度信号を１行単位で取り込んで保持し、上記ゲートドライバ２０により選択状態に設定された行の表示画素Ｐｘ群に対して、保持した輝度信号に対応する表示信号電圧を、各データラインＤＬを介して一括して供給する。
【００３４】
（３）クロマインターフェース回路
クロマインターフェース回路４０は、概略、同期信号分離部４１とＲＧＢデコーダ４２とを備え、例えば、液晶表示装置の外部から供給される映像信号（コンポジットビデオ信号）に対して、同期信号分離部４１により水平同期信号Ｈ、垂直同期信号Ｖ及びシステムクロックＣＳＹＮＣを抽出するとともに、ＲＧＢデコーダ４１によりペデスタルクランプ、クロマ処理等を実行して、上記映像信号に含まれるＲ、Ｇ、Ｂの各色信号（デジタルＲＧＢ信号）を抽出して、映像信号処理回路５０に供給する。
【００３５】
（４）映像信号処理回路
映像信号処理回路５０は、概略、ＲＧＢ信号処理部５１とタイミングジェネレータ部５２とを備え、上記クロマインターフェース回路４０から供給される水平同期信号Ｈ、垂直同期信号Ｖ及びコンポジット同期信号ＣＳＹＮＣに基づいて、ＲＧＢ信号処理部５１により上記ＲＧＢ信号の極性を反転処理し、反転ＲＧＢ信号（アナログＲＧＢ信号）を生成してソースドライバ３０に輝度信号として出力するとともに、タイミングジェネレータ部５２により水平制御信号（信号ラインアウトプットイネーブル信号、クリア信号等）及び垂直制御信号（ゲートスタート信号、ゲートクロック、ゲートラインアウトプットイネーブル信号等）を生成して、各々、ゲートドライバ２０及びソースドライバ３０に供給する。
【００３６】
なお、図示を省略したが、映像信号処理回路５０は、上記水平同期信号Ｈ、垂直同期信号Ｖ及びコンポジット同期信号ＣＳＹＮＣに基づいて、極性反転信号（ＦＲＰ）を生成し、該極性反転信号に基づいて、ＲＧＢ信号処理部５１におけるＲＧＢ信号の極性反転処理のタイミングを制御するとともに、各表示画素の画素電極に印加される表示信号電圧に対して、反転極性を有するコモン電圧Ｖcomを共通電極に印加する。
これにより、所定のタイミングで各表示画素Ｐｘ（画素電極）に輝度信号に対応する表示信号電圧が印加、保持され、表示パネル１０に映像信号に基づく画像情報が表示される。すなわち、上述した従来技術に示したＬＣＤコントローラ（図１２参照）と同等の信号処理を実行し、表示パネル１０に所望の画像情報を表示させることができる。
【００３７】
また、本実施形態に適用される映像信号処理回路５０においては、ソースドライバ３０に送出する輝度信号（反転ＲＧＢ信号）の信号レベル、及び、ゲートドライバ２０及びソースドライバ３０に送出する各種タイミング制御信号（水平制御信号、垂直制御信号等）の信号タイミングを検出して、表示装置の仕様や表示条件等に応じた適切な値になるように調整する。ここで、検出された輝度信号の信号レベル及びタイミング制御信号の信号タイミングは、特定のカウント値（計測信号）として後述するマイクロコンピュータ６０に送出され、該カウント値に基づいてマイクロコンピュータ６０から送出される調整制御信号に基づいて、輝度信号の信号レベルを規定する出力回路（出力バッファ）の基準電圧や、タイミング制御信号の周波数や位相を規定するクロック信号を生成する発振回路（電圧制御発振器）の設定電圧を制御することにより調整制御される。なお、映像信号処理回路５０の詳細な構成及び制御動作については後述する。
【００３８】
（５）マイクロコンピュータ
そして、マイクロコンピュータ６０は、上記映像信号処理回路５０により検出され、送出された輝度信号の信号レベル及びタイミング制御信号の信号タイミングに関する検出信号（シリアルデータ）に対して、例えば、予め規定された目標値（規定値）との大小関係を判定し、該判定結果に基づいて、輝度信号の信号レベル及びタイミング制御信号の信号タイミングが上記目標値になるように調整制御信号（シリアルデータ）を生成して映像信号処理回路５０に送出する。なお、マイクロコンピュータ６０の具体的な処理動作、並びに、上記映像信号処理回路５０との各種データ(シリアルデータや調整制御信号)の通信方式については、後述する映像信号処理回路の実施例において詳しく説明する。
【００３９】
＜映像信号処理回路の第１の実施例＞
次いで、本実施形態に係る表示駆動制御装置に適用可能な映像信号処理回路について、詳しく説明する。
図２は、本実施形態に係る表示駆動制御装置に適用可能な映像信号処理回路の第１の実施例を示す要部構成図である。なお、図２においては、本発明の特徴である、輝度信号の信号レベル及びタイミング制御信号の信号タイミングを調整制御する構成部分のみを図示する。
【００４０】
映像信号処理回路５０Ａは、図２に示すように、概略、ＲＧＢ信号処理部（特性設定検出手段）５１Ａ及びタイミングジェネレータ部（特定状態計測手段）５２Ａを備え、ＲＧＢ信号処理部５１Ａは、輝度信号の信号レベルを検出する出力レベル測定ブロックＯＬＤ、及び、タイミング制御信号の信号タイミングを検出するＰＤ信号測定ブロックＰＳＤ１を備えて構成され、また、タイミングジェネレータ部５２Ａは、上記各ブロックからの検出信号を取り込んで保持するサンプリングブロックＤＳＬ１、及び、映像信号処理回路５０Ａとマイクロコンピュータ６０との各種データや信号の送受を行う通信制御ブロック（通信制御部）ＳＩＦを備えて構成されている。
【００４１】
（出力レベル測定ブロックＯＬＤ）
出力レベル測定ブロックＯＬＤは、図２に示すように、例えば、デジタル−アナログ変換器（以下、「Ｄ／Ａコンバータ」と記す）ＤＡＣ１と、出力バッファＢＦと、ＲＧＢ切換スイッチＳＷrgbと、ローパスフィルタＬＰＦ１と、検波用Ｄ／ＡコンバータＤＡＣ２と、比較器（第１の電圧比較器）ＣＭＰ１と、を備えている。
【００４２】
出力バッファＢＦは、ＲＧＢ信号処理部５１Ａの内部に設けられ、上述したクロマインターフェース回路４０から供給されるデジタルＲＧＢ信号に基づいてＲＧＢ各色のアナログ信号を生成する輝度信号の生成部（図示を省略）により生成された上記各アナログ信号を、所定の信号レベルに増幅して輝度信号（反転ＲＧＢ信号）として、ＲＧＢ各色の出力端子ＯＵＴ介してソースドライバ３０に個別に出力する。なお、図２においては、図示の都合上、ＲＧＢのいずれか一色についての出力バッファＢＦ及び出力端子ＯＵＴのみを示したが、同様の出力経路を３系統備えた構成を有している。
【００４３】
Ｄ／ＡコンバータＤＡＣ１は、後述するマイクロコンピュータ６０からデジタル信号として供給される出力レベル調整データ（調整制御信号）をアナログ変換して、出力バッファＢＦの基準電圧（アナログ信号電圧）として供給する。これにより、出力バッファＢＦは、該基準電圧に基づいて、各色のアナログ信号を所定の信号レベルに増幅処理する。
ＲＧＢ切換スイッチＳＷrgbは、例えば、マイクロコンピュータ６０からの制御命令に基づいて、所定のタイミングで切り換え制御され、上記出力バッファＢＦを介して個別に出力される各色の輝度信号を選択的にローパスフィルタＬＰＦ１に入力する。
【００４４】
ローパスフィルタＬＰＦ１は、上記ＲＧＢ切換スイッチＳＷrgbを介して個別に取込まれたＲＧＢ各色の輝度信号から高周波成分を遮断するフィルタ処理を行う。これにより、輝度信号の高周波帯域に含まれるノイズ成分（高周波ノイズ）が除去されて、比較器ＣＭＰ１の一方の入力端に入力される。
検波用Ｄ／ＡコンバータＤＡＣ２は、マイクロコンピュータ６０から供給されるデジタル信号からなる検波用調整データ（調整制御信号）をアナログ変換して、検波用調整値（第１の基準電圧）として比較器ＣＭＰ１の他方の入力端に入力する。
【００４５】
比較器ＣＭＰ１は、ローパスフィルタＬＰＦを介して入力された輝度信号と、検波用Ｄ／ＡコンバータＤＡＣ２から入力された検波用調整値との電圧値を比較する処理を行う。比較器ＣＭＰ１は、例えば、輝度信号側が検波用調整値よりも大きい場合には、ハイレベルの検出信号Ｓoldを出力し、輝度信号側が小さい場合には、ローレベルの検出信号Ｓoldを出力する。すなわち、比較器ＣＭＰ１から出力される比較結果は、２値レベルからなる検出信号Ｓold（第１の検出信号）として出力される。
【００４６】
このような構成を有する出力レベル測定ブロックＯＬＤにおいて、まず、ＲＧＢ各色ごとの輝度信号（反転ＲＧＢ信号）が個別の出力バッファＢＦ及び出力端子を介して出力され、これらの輝度信号の信号レベル（出力電圧）Ｖｒ、Ｖｇ、Ｖｂが、ＲＧＢ切換スイッチＳＷrgbにより所定のタイミングで選択的に取り込まれ、ＬＰＦ１により高周波ノイズを低減した状態で比較器ＣＭＰ１に入力される。
【００４７】
一方、マイクロコンピュータ６０により、例えば、８ビットのデジタルデータとして供給された調整データは、検波用Ｄ／ＡコンバータＤＡＣ２によりアナログ変換されて検波用調整値として比較器ＣＭＰ１に入力され、定常的に上記輝度信号との信号レベルが比較される。この比較結果（検出信号Ｓold）は、サンプリング切換スイッチＳＷＡを介して検出信号Ｓcmpとして後述するタイミングジェネレータ部５２Ａ（サンプリングブロックＤＳＬ１）に出力される。
【００４８】
ここで、本実施形態において、マイクロコンピュータ６０により比較器ＣＭＰ１に入力される検波用調整値を設定するための調整データ（デジタルデータ）は、例えば、検波用Ｄ／ＡコンバータＤＡＣ２により１６進法を用いて検波用調整値を１〜４Ｖの電圧範囲で設定制御する場合には、調整データ（デジタルデータ）ＨＥＸが“００”のときには電圧値が１Ｖ、調整データＨＥＸが“０Ｆ”のときには電圧値が２．５Ｖ、調整データＨＥＸが“ＦＦ”のときには電圧値が４Ｖに設定されるようにアナログ変換される。
【００４９】
（ＰＤ信号測定ブロックＰＳＤ１）
図３は、本実施例に係る映像信号処理回路に適用可能な位相比較器における位相比較処理の概念を示すタイミングチャートである。
ＰＤ信号測定ブロックＰＳＤ１は、図２に示すように、例えば、Ｄ／ＡコンバータＤＡＣ３と、電圧制御発振器ＶＣＯと、位相比較器ＰＤと、ローパスフィルタＬＰＦ２と、基準電圧設定部ＳＶと、比較器（第２の電圧比較器）ＣＭＰ２と、を備えている。
【００５０】
Ｄ／ＡコンバータＤＡＣ３は、後述するマイクロコンピュータ６０からデジタル信号として供給されるＰＤ設定データ（調整制御信号）をアナログ変換して、電圧制御発振器ＶＣＯの設定電圧（アナログ信号圧）として供給する。
電圧制御発振器ＶＣＯは、入力された上記設定電圧に基づいて、任意の発振周波数（ＰＬＬ発振周波数）を有するクロック信号を生成して出力する。
【００５１】
位相比較器ＰＤは、クロマインターフェース回路４０から供給される水平同期信号Ｈ（基準タイミング信号）と、上記電圧制御発振器ＶＣＯから出力されるクロック信号（もしくは、該クロック信号を分周した内部クロック信号）との位相を比較する処理を行う。具体的には、図３に示すように、上記内部クロック信号の発振周波数及び位相が、水平同期信号Ｈに同期した正常状態にある場合には、位相比較器ＰＤから出力される位相検出信号ＲＰＤの信号レベルは、水平同期信号Ｈとの同期期間内においてハイレベル状態とローレベル状態を示す期間が同一となるので、後述するローパスフィルタＬＰＦ２を通過した位相検出信号ＲＰＤは、電圧制御発振器ＶＣＯの電源電圧Ｖccの１／２の信号レベルを有することになる。このとき、表示パネル１０の水平方向の中心位置と、該表示パネル１０に表示された画像情報（輝度信号）の水平表示位置の中心とは、ほぼ一致した状態となる。なお、上記位相検出信号ＲＰＤの信号レベルは、水平同期信号Ｈの同期期間以外ではハイインピーダンス状態となる。
【００５２】
ローパスフィルタＬＰＦ２は、上記位相比較器ＰＤから出力された位相検出信号ＲＰＤから高周波成分を遮断して、直流信号に変換する処理を行い、比較器ＣＭＰ２の一方の入力端に入力する。ここで、比較器ＣＭＰ２の他方の入力端には、電圧制御発振器ＶＣＯの電源電圧Ｖccの１／２が基準電圧（＝Ｖcc／２；第２の基準電圧）として入力される。
比較器ＣＭＰ２は、ローパスフィルタＬＰＦ２を介して直流信号化された位相検出信号ＲＰＤと、基準電圧Ｖcc／２との電圧値を比較する処理を行う。比較器ＣＭＰ２は、例えば、位相検出信号側が基準電圧よりも大きい場合には、ハイレベルの検出信号Ｓpsdを出力し、位相検出信号側が小さい場合には、ローレベルの検出信号Ｓpsdを出力する。すなわち、比較器ＣＭＰ２から出力される比較結果は、２値レベルからなる検出信号Ｓpsd（第２の検出信号）として出力される。
【００５３】
このような構成を有するＰＤ信号測定ブロックＰＳＤ１において、まず、マイクロコンピュータ６０から出力されるＰＤ設定データをアナログ変換した設定電圧に基づいて、電圧制御発振器ＶＣＯにより所定の発振周波数を有するクロック信号が位相比較器ＰＤに入力され、水平同期信号Ｈとの信号周波数及び位相が比較される。この比較結果である位相検出信号ＲＰＤは、ローパスフィルタＬＰＦ２により高周波成分が遮断され、直流化された状態で比較器ＣＭＰ２に入力され、基準電圧Ｖcc／２の電圧値と比較される。この比較結果（検出信号Ｓpsd）は、サンプリング切換スイッチＳＷＡを介して検出信号Ｓcmpとしてタイミングジェネレータ部５２Ａ（サンプリングブロックＤＳＬ１）に出力される。
【００５４】
ここで、上述した出力レベル測定ブロックＯＬＤと、ＰＤ信号測定ブロックＰＳＤ１から出力される各検出信号Ｓold、Ｓpsdは、例えば、マイクロコンピュータ６０からの切換制御信号に基づいて、サンプリング切換スイッチ（第１のスイッチ）ＳＷＡが所定のタイミングで切り換え制御されることにより、各検出信号Ｓold、Ｓpsdが適宜選択的に（いずれか一方が）取り込まれ、ハイ／ロー時系列信号からなる検出信号Ｓcmpとして、タイミングジェネレータ部５２Ａ（サンプリングブロックＤＳＬ１）に入力される。
【００５５】
（サンプリングブロックＤＳＬ１）
サンプリングブロックＤＳＬ１は、図２に示すように、例えば、サンプルホールド回路（サンプルホールド部）ＳＨＤと、データ演算器（第１のカウンタ部）ＤＰＲと、検出データレジスタ（データレジスタ部）ＤＲ１と、を備えている。
【００５６】
サンプルホールド回路ＳＨＤは、タイミングジェネレータ部５２Ａ内に設けられ、垂直制御信号や水平制御信号等の各種タイミング制御信号を生成するタイミング信号生成部（図示を省略）により生成される、データサンプリング信号に基づく所定のタイミングで、上述した出力レベル測定ブロックＯＬＤ又はＰＤ信号測定ブロックＰＳＤ１から出力され、サンプリング切換スイッチＳＷＡを介して出力される検出信号（時系列信号）Ｓcmpを、取り込み保持するサンプリング・ホールド動作を実行する。ここで、サンプルホールド回路ＳＨＤは、１表示画面（１垂直同期期間）中の所定の出力ラインにおける特定のタイミングでのみ、上記検出信号Ｓcmpのサンプリング・ホールド動作を実行する。
【００５７】
データ演算器ＤＰＲは、上記サンプルホールド回路ＳＨＤに保持された検出信号Ｓcmpの信号レベルを一定周期で複数回検出し、所定の信号レベルを有する状態（例えば、ハイレベル状態の出現回数）をカウントして、該カウント値（計数値）を１表示画面分（１垂直同期期間）ごとにバイナリデータとして、検出データレジスタＤＲ１に出力する。
検出データレジスタＤＲ１は、上記データ演算器ＤＰＲからバイナリデータとして供給されるカウント値を順次取り込み保持し、所定のタイミングで後述する通信制御ブロックＳＩＦを介してシリアルデータ（計測信号）Ｓoutとしてマイクロコンピュータ６０に出力する。なお、検出データレジスタＤＲ１の構成例については後述する。
【００５８】
次いで、本実施例に係るタイミングジェネレータ部における検出信号のサンプリング動作について説明する。
（データサンプリング動作例）
図４は、本実施例に係るタイミングジェネレータ部におけるデータサンプリング動作の第１の実施例を示す概念図であり、図５は、本実施例に係るタイミングジェネレータ部におけるデータサンプリング動作の一例を示すタイミングチャートである。ここでは、上述した映像信号処理回路の構成を適宜参照しながら説明する。
【００５９】
まず、サンプリングブロックＤＳＬ１に設けられたサンプルホールド回路ＳＨＤにより、上述したＲＧＢ信号処理部５１Ａから出力される検出信号（時系列信号）Ｓcmpを所定のタイミングでサンプリング（抽出）する。
ここで、検出信号Ｓcmpのサンプリングタイミングは、１垂直同期期間（１Ｖ期間）内においては、例えば、図４（ａ）、図５（ａ）に示すように、まず、任意の出力ライン（図４（ａ）においては、１表示画面を構成する２２０本の走査ラインのうち、画面上方から５０本目、１１０本目、１７０本目の３ラインを設定した場合を示す）を予め規定し、各出力ラインから数えて最初に極性反転信号ＦＲＰがハイレベルとなるライン（すなわち、非反転映像出力ライン）をサンプリングラインとして、タイミングが設定される。すなわち、各サンプリングラインの検出信号Ｓcmpは、図５（ａ）に示すような垂直サンプリング信号ＶＤＰに基づいて、サンプルホールド回路ＳＨＤに取り込まれるように設定される。
【００６０】
また、１水平同期期間（１Ｈ期間）におけるサンプリングタイミングは、出力レベル測定ブロックＯＬＤ及びＰＤ信号測定ブロックＰＳＤ１に設けられたローパスフィルタＬＰＦ１、ＬＰＦ２の出力が安定化した状態でサンプリング動作を実行するために、例えば、図４（ｂ）、図５（ｂ）に示すように、上記サンプリングラインにおける１水平期間の後半の任意のタイミングに設定される。すなわち、各サンプリングラインの検出信号Ｓcmpは、図５（ｂ）に示すような水平サンプリング信号ＨＤＰに基づいて、サンプルホールド回路ＳＨＤへの取り込みタイミング（サンプリングスタートタイミング）が設定される。
【００６１】
そして、このようなサンプリングタイミングにおける検出信号Ｓcmpのサンプリング動作は、具体的には、ＲＧＢ信号処理部５１Ａ（出力レベル測定ブロックＯＬＤ又はＰＤ信号測定ブロックＰＳＤ１）からサンプリング切換スイッチＳＷＡを介して、サンプルホールド回路ＳＨＤに取り込み保持された検出信号Ｓcmpの信号レベルを、データ演算器ＤＰＲにより所定の周期で所定回数検出する動作を行い、特定の信号レベル（ハイレベル）が検出される回数をカウントして、該カウント値を１垂直同期期間ごとに検出データレジスタＤＲ１に書き込むことにより実行される。
【００６２】
ここで、データ演算器ＤＰＲによる検出信号Ｓcmpのハイレベル状態のカウント動作は、図５（ｂ）に示すように、例えば、各サンプリングラインについて、検出信号Ｓcmpの信号レベルを約０．５μsec間隔で３２回検出し、ハイレベル状態の検出回数をカウントする。これにより、図４（ｃ）に示すように、表示パネル１０の所定の表示領域（特定領域）において、３ライン分のサンプリング動作によって、合計９６回の検出動作が行われ、検出信号Ｓcmpの信号レベル（ハイレベル）に応じて最小０〜最大９６までのカウント値が得られる。
【００６３】
すなわち、出力レベル測定ブロックＯＬＤにおいて、検波用Ｄ／ＡコンバータＤＡＣ２により比較器ＣＭＰ１に設定される検波用調整値に対して、輝度信号に基づくローパスフィルタＬＰＦ１の出力電圧値が高い傾向を示す場合には、上記データ演算器ＤＰＲにおけるカウント値は大きくなり、低い傾向を示す場合にはカウント値が小さくなる。また、ＰＤ信号測定ブロックＰＳＤ１においても、同様に、比較器ＣＭＰ２に設定される基準電圧に対して、位相比較器ＰＤから出力される位相検出信号ＲＰＤに基づくローパスフィルタＬＰＦ２の出力電圧値が高い傾向を示す場合には、上記データ演算器ＤＰＲにおけるカウント値は大きくなり、低い傾向を示す場合にはカウント値が小さくなる。したがって、輝度信号又は位相検出信号ＲＰＤの信号レベルが常に高い状態では、データ演算器ＤＰＲにより常時ハイレベル状態が検出されることになるので、カウント値は最大値である“９６”が得られ、常に低い状態では常時ローレベル状態が検出されて、カウント値は最小値である“０”が得られる。
【００６４】
上記データ演算器ＤＰＲにより得られ、検出データレジスタＤＲ１に書き込み保持されたカウント値は、マイクロコンピュータ６０からの制御命令に基づいて通信制御ブロックＳＩＦに出力され、シリアルデータＳoutとしてマイクロコンピュータ６０に送出される。
マイクロコンピュータ６０は、このシリアルデータＳoutに基づいて、ソースドライバ３０に出力される輝度信号（反転ＲＧＢ信号）の信号レベル、又は、ゲートドライバ２０及びソースドライバ３０に供給されるタイミング制御信号の信号周波数及び位相が、表示パネル等の仕様や表示条件に対して適切であるか否か（出力信号レベルの大小関係）を判断し、適切でない場合には、輝度信号の信号レベル、又は、位相検出信号ＲＰＤの信号レベルを適正化するための出力レベル調整データ及びＰＤ設定データを含む調整制御信号を生成し、シリアルデータＳinとして通信制御ブロックＳＩＦを介して、出力レベル測定ブロックＯＬＤ又はＰＤ信号測定ブロックＰＳＤ１に送出する。
【００６５】
これにより、出力レベル測定ブロックＯＬＤに設けられたＤ／ＡコンバータＤＡＣ１により出力レベル調整データがアナログ変換されて、出力バッファＢＦの基準電圧として設定されるので、各色の輝度信号の信号レベルが適正化されてソースドライバ３０に出力される。また、ＰＤ信号測定ブロックＰＳＤ１に設けられたＤ／ＡコンバータＤＡＣ３によりＰＤ設定データがアナログ変換されて、電圧制御発振器ＶＣＯの設定電圧として設定されるので、タイミング制御信号の信号タイミング（すなわち、電圧制御発振器ＶＣＯの発振周波数及び位相）が適正化されてゲートドライバ２０及びソースドライバ３０に出力される。
【００６６】
ここで、本実施例に係るサンプリング方法に適用される検出データレジスタＤＲ１の構成について簡単に説明する。
図６は、本実施例に係るサンプリング方法に適用される検出データレジスタの一構成例を概念図である。
検出データレジスタＤＲ１は、図６に示すように、例えば、７ビットのバイナリデータを保持するカウンタ部ＢＣＴ０〜ＢＣＴ６を備え、上記特定のサンプリングラインにおける検出信号Ｓcmpから検出されたハイレベル状態のカウント値を取り込み保持し、例えば、１垂直同期信号に同期して保持した７ビット分のカウント値を一括して後述する通制御ブロックＳＩＦに出力する。
【００６７】
また、本実施例に適用可能な検出データレジスタＤＲ１は、図６に示すように、１ビットのエラーフラグ設定部ＥＲＦを備え、上記各サンプリングラインにおけるカウント動作（検出動作）ごとにエラーフラグ（エラー情報）を更新設定する構成を適用するものであってもよい。これにより、検出データレジスタＤＲ１に保持されたカウント値が、各サンプリングライン間で予め設定した規定値以上の差を有している場合（異常範囲に含まれる場合）には、ＰＬＬ（Phase LockedLoop）回路としての機能を有する映像信号処理回路５０Ａがアンロック状態にあるものと判断して、誤判断防止のため、マイクロコンピュータ６０にエラーフラグ"０"を送出し、一方、上記カウント値の差が規定値以下の場合には、正常状態（ロック状態）と判断して、エラーフラグ"１"を送出することができる。したがって、マイクロコンピュータ６０は、検出データレジスタＤＲ１から送出されるエラーフラグに基づいて、映像信号処理回路５０Ａ（ＰＬＬ回路）のロック／アンロック状態に関する情報を容易に取得することができる。
【００６８】
（通信制御ブロックＳＩＦ）
図７は、本実施例に係る映像信号処理回路に適用可能な通信制御ブロックの機能を説明するブロック構成図であり、図８は、本実施例に係る通信制御ブロックにおける通信制御処理を示すタイミングチャートである。
通信制御ブロックＳＩＦは、図７に示すように、例えば、データ設定レジスタＤＳＲと、シフトレジスタＳＲと、データ格納レジスタＤＭＲ１、ＤＭＲ２と、を備えている。ここで、本実施例に係る映像信号処理回路においては、通信制御ブロックＳＩＦと、ＲＧＢ信号処理部５１Ａ（出力レベル測定ブロックＯＬＤ、ＰＤ信号測定ブロックＰＳＤ１）、タイミングジェネレータ部５２Ａ（サンプリングブロックＤＳＬ１）及びマイクロコンピュータ６０の各構成との間の制御データの送受が、単一の入出力端子（接続端子；説明の都合上、「入力端子Ｔsi」、「出力端子Ｔso」と別記するが、単一の端子により構成される）及び入出力信号線（図示を省略）を介して実行される。
【００６９】
データ設定レジスタＤＳＲは、上記タイミングジェネレータ部に設けられた検出データレジスタＤＲ１に保持された複数ビットのカウント値及びエラーフラグを、１垂直同期信号Ｖに同期する所定のタイミング（例えば、立ち上がりタイミング）で一括して取り込み保持し、マイクロコンピュータ６０から供給される通信制御信号ＣＳに同期する所定のタイミング（例えば、立ち下がりタイミング）で後述するシフトレジスタＳＲに一括して出力する。また、データ設定レジスタＤＳＲは、上記通信制御信号ＣＳに同期する所定のタイミング（例えば、立ち上がりタイミング）でシフトレジスタＳＲにおける入出力に関する情報Ｓ０／Ｓ１を取り込み保持する。
【００７０】
シフトレジスタＳＲは、データ設定レジスタＤＳＲに保持された複数ビットのカウント値を、上記通信制御信号ＣＳに同期する所定のタイミング（例えば、立ち下がりタイミング）で一括して取り込み保持するとともに、入力端子Ｔsiを介してマイクロコンピュータ６０から送出される調整制御信号（シリアルデータＳin）を、マイクロコンピュータ６０から供給される通信用シフトクロックＳＣＫに同期する所定のタイミング（例えば、立ち下がりタイミング）で、取り込み保持する。上記取り込み保持されたカウント値（シリアルデータＳout）は、マイクロコンピュータ６０から供給される通信用シフトクロックＳＣＫに同期する所定のタイミング（例えば、立ち下がりタイミング）で、出力端子Ｔsoを介してマイクロコンピュータ６０に順次出力される。また、調整制御信号は、図示を省略したＤ／Ａコンバータ用レジスタを介して、上記ＲＧＢ信号処理部５１Ａを構成する出力レベル測定ブロックＯＬＤ及びＰＤ信号測定ブロックＰＳＤに設けられた各Ｄ／ＡコンバータＤＡＣ１〜ＤＡＣ３に、出力レベル調整データ、検波用調整データ及びＰＤ設定データとして順次出力される。
【００７１】
データ格納レジスタＤＭＲ１、ＤＭＲ２は、上記シフトレジスタＳＲ（通信制御ブロックＳＩＦ）を介して、出力レベル測定ブロックＯＬＤ、ＰＤ信号測定ブロックＰＳＤ１及びサンプリングブロックＤＳＬ１、並びに、マイクロコンピュータ６０との間で送受、又は、入出力される上記複数ビットのカウント値や調整制御信号、その他制御命令等（以下の説明では、「制御データ」と総称する）を、上記通信制御信号ＣＳに同期する所定のタイミング（例えば、立ち上がりタイミング）で一括して取り込み保持する。
【００７２】
上述したような構成を有する通信制御ブロックＳＩＦにおいて、外部（出力レベル測定ブロックＯＬＤ、ＰＤ信号測定ブロックＰＳＤ１、マイクロコンピュータ６０）との制御データは、例えば、マイクロコンピュータ６０から入力端子Ｔsiを介して、タイミングジェネレータ部５２Ａに入力される制御データ（制御命令）として２４ビット、また、ＲＧＢ信号処理部５１Ａに入力される制御データ（調整制御信号）として１６ビットからなる、４０ビット以上のシリアルデータが設定される。制御データは、例えば、タイミングジェネレータ部５２Ａへの制御データ（２４ビット）が先行して入力され、その後、連続的に、ＲＧＢ信号処理部５１Ａへの制御データ（１６ビット）が入力される。
【００７３】
ここで、マイクロコンピュータ６０から入力されたタイミングジェネレータ部５２Ａへの２４ビットの制御データＴ０〜Ｔ２３は、入力端子Ｔsiを介してシフトレジスタＳＲに順次取り込み保持された後、通信制御信号ＣＳの立ち上がりタイミングで一括してデータ格納レジスタＤＭＲ１、ＤＭＲ２に取り込み保持されるとともに、図８に示すように、ＲＧＢ信号処理部５１Ａ（出力レベル測定ブロックＯＬＤ、ＰＤ信号測定ブロックＰＳＤ１）にシリアルデータＳout（図２中、通信制御ブロックＳＩＦからＲＧＢ信号処理部５１Ａに出力されるシリアルデータＳout）として出力される。このとき、制御データＴ０〜Ｔ２３は、ＲＧＢ信号処理部５１Ａに送出されるが、ＲＧＢ信号処理部５１Ａ側では、この制御データＴ０〜Ｔ２３を無視して、該制御動作を実行しない。
【００７４】
また、図８に示すように、制御データＴ０〜Ｔ２３に続いて入力されるＲＧＢ信号処理部５１Ａへの１６ビットの制御データＤ０〜Ｄ１５（シリアルデータＳin）は、通信用シフトクロックＳＣＫの立ち上がりタイミングで入力端子Ｔsiを介してシフトレジスタＳＲに順次取り込み保持され、該通信用シフトクロックＳＣＫにより２４クロック分（すなわち、タイミングジェネレータ部５２Ａへの２４ビットの制御データＴ０〜Ｔ２３の出力期間分）遅延された後、その立ち下がりタイミングで、上記制御データＴ０〜Ｔ２３と同様に、シフトレジスタＳＲからシリアルデータＳoutとしてＲＧＢ信号処理部５１Ａに順次出力される。出力された制御データＤ０〜Ｄ１５は、通信制御信号ＣＳの立ち上がりタイミングで、図示を省略したＤ／Ａコンバータ用レジスタを介して、ＲＧＢ信号処理部５１Ａの各Ｄ／ＡコンバータＤＡＣ１〜ＤＡＣ３に取り込まれ、出力レベル測定ブロックＯＬＤの出力バッファＢＦにおける基準電圧及び検波用Ｄ／ＡコンバータＤＡＣ２における検波用調整値、並びに、ＰＤ信号測定ブロックＰＳＤ１の電圧制御発振器ＶＣＯにおける設定電圧が調整制御される。
【００７５】
このように、本実施例に係る通信制御ブロックＳＩＦにおいては、マイクロコンピュータ６０からタイミングジェネレータ部５２Ａ及びＲＧＢ信号処理部５１Ａへの制御データが、シリアルデータ形式で重畳されて送出されるとともに、各構成に必要な制御データのみが取り込まれ、不要な制御データを無視するように設定されているので、ＲＧＢ信号処理部５１Ａ、タイミングジェネレータ部５２Ａ、マイクロコンピュータ６０間で、制御データの送受のための入出力端子（又は、入出力信号線）を唯一設けた構成を良好に適用することができる。
【００７６】
以上説明したように、本実施形態に係る表示駆動制御装置は、表示制御信号（輝度信号、垂直制御信号、水平制御信号等）の信号レベルやタイミングを適正値に調整制御する機能を、例えば、従来技術（図１２参照）に示したＬＣＤコントローラ内部に備え、上記表示制御信号の信号レベルやタイミングを、表示装置の仕様や種々の表示条件等に応じて、適宜調整することができるので、表示制御信号の調整のための外部専用装置や人手等を必要とすることなく、低コストかつ高い作業効率で、適切な信号レベル及び信号タイミングを有する表示制御信号を自動的に調整して設定することができる。
【００７７】
＜映像信号処理回路の第２の実施例＞
次に、本実施形態に係る表示駆動制御装置に適用可能な映像信号処理回路の第２の実施例について、詳しく説明する。
図９は、本実施形態に係る表示駆動制御装置に適用可能な映像信号処理回路の第２の実施例を示す要部構成図である。なお、図９においても、本発明の特徴である、輝度信号の信号レベル及びタイミング制御信号の信号タイミングを調整制御する構成部分のみを図示する。また、上述した第１の実施例と同等の構成については、同一の符号を付してその説明を簡略化又は省略する。
【００７８】
映像信号処理回路５０Ｂは、図９に示すように、概略、ＲＧＢ信号処理部５１Ｂ及びタイミングジェネレータ部５２Ｂを備え、ＲＧＢ信号処理部５１Ｂは、輝度信号の信号レベルを検出する出力レベル測定ブロックＯＬＤ、及び、タイミング制御信号の信号タイミングを検出するＰＤ信号測定ブロックＰＳＤ２を備えて構成され、また、タイミングジェネレータ部５２Ｂは、上記各ブロックからの検出信号を取り込んで保持するサンプリングブロックＤＳＬ１、ＤＳＬ２、及び、映像信号処理回路５０Ｂとマイクロコンピュータ６０との各種データや信号の送受を行う通信制御ブロックＳＩＦを備えて構成されている。
ここで、出力レベル測定ブロックＯＬＤ、サンプリングブロックＤＳＬ１及び通信制御ブロックＳＩＦは、上述した第１の実施例と同等の構成及び機能を備えているので、具体的な説明を省略する。
【００７９】
（ＰＤ信号測定ブロックＰＳＤ２）
ＰＤ信号測定ブロックＰＳＤ２は、図９に示すように、例えば、上述した第１の実施例と同等の構成を有するＤ／ＡコンバータＤＡＣ３と、電圧制御発振器ＶＣＯと、位相比較器ＰＤと、を備え、マイクロコンピュータ６０から出力されるＰＤ設定データを、Ｄ／ＡコンバータＤＡＣ３によりアナログ変換した設定電圧に基づいて、電圧制御発振器ＶＣＯにより所定の発振周波数を有するクロック信号が位相比較器ＰＤに入力され、水平同期信号Ｈとの信号周波数及び位相が比較される動作が実行される。この比較結果（位相検出信号ＲＰＤ；第２の検出信号）は、後述するタイミングジェネレータ部５２Ｂに設けられたサンプリングブロックＤＳＬ２に出力される。
【００８０】
（サンプリングブロックＤＳＬ２）
図１０は、本実施例に係る映像信号処理回路に適用可能なＶＣＯカウンタにおける位相比較処理の詳細を示すタイミングチャートである。
サンプリングブロックＤＳＬ２は、図９に示すように、例えば、ＶＣＯカウンタ（第２のカウンタ部）ＶＣＴと、検出データレジスタＤＲ２と、を備えている。
【００８１】
上述した第１の実施例において説明したように、位相比較器ＰＤにおける内部クロック信号と水平同期信号Ｈとの同期状態は、水平同期信号Ｈの同期期間内における位相検出信号ＲＰＤの信号レベルがハイレベル状態及びローレベル状態を示す期間が同一であるか否かを検出することにより判定することができる。そこで、本実施例においては、ＶＣＯカウンタＶＣＴを用いて、位相検出信号ＲＰＤの信号レベルの変化タイミングを検出し、該検出結果に基づいて、電圧制御発振器ＶＣＯに供給されるＰＤ設定データを適正化する。
【００８２】
具体的には、ＶＣＯカウンタＶＣＴは、図１０に示すように、水平同期信号Ｈがハイレベルとなる期間（ＰＬＬ回路のアクティブ期間に相当する）における位相検出信号ＲＰＤの信号レベルがローレベル状態となる期間（特定の電圧状態の継続時間）を、基本クロックＭＣＫに基づいてカウントして、該カウント値を１表示画面分（１垂直同期期間）ごとにバイナリデータとして、検出データレジスタＤＲ２に出力する。ここで、基本クロックＭＣＫは、表示駆動制御装置の制御クロックの中で最も高い周波数を有するクロック信号を適用する。
検出データレジスタＤＲ２は、上述した第１の実施例に示した検出データレジスタＤＲ１と同等の構成（図６参照）を有し、ＶＣＯカウンタＶＣＴからバイナリデータとして供給されるカウント値を順次取り込み保持し、所定のタイミングで後述する通信制御ブロックＳＩＦに出力する。
【００８３】
上述したような構成を有する映像信号処理回路５０Ｂにおいて、出力レベル測定ブロックＯＬＤにより、輝度信号の信号レベルと、マイクロコンピュータ６０により設定された検波用調整値が比較され、その比較結果（検出信号Ｓold；第１の検出信号）がサンプリングブロックＤＳＬ１に出力される。サンプリングブロックＤＳＬ１においては、データ演算器ＤＰＲにより、上記検波用調整値に対して輝度信号の信号レベルが高くなる頻度がカウントされ、該カウント値（第１の計数値）が検出データレジスタＤＲ１に保持される。
【００８４】
一方、ＰＤ信号測定ブロックＰＳＤ２においては、水平同期信号と、マイクロコンピュータ６０により設定された電圧制御発振器ＶＣＯの発振周波数が比較され、その比較結果（位相検出信号ＲＰＤ）がサンプリングブロックＤＳＬ２に出力される。サンプリングブロックＤＳＬ２においては、ＶＣＯカウンタＶＣＴにより、水平同期信号Ｈの同期期間中における位相検出信号ＲＰＤがローレベル状態を示す期間がカウントされ、該カウント値（第２の計数値）が検出データレジスタＤＲ２に保持される。
【００８５】
サンプリングブロックＤＳＬ１、ＤＳＬ２の各検出データレジスタＤＲ１１、ＤＲ２に保持されたカウント値は、例えば、マイクロコンピュータ６０からの切換制御信号に基づいて、出力切換スイッチ（第２のスイッチ）ＳＷＢが所定のタイミングで切り換え制御されることにより、いずれか一方のカウント値が適宜選択的に通信制御ブロックＳＩＦに出力され、所定のタイミングでシリアルデータ（計測信号）Ｓoutとしてマイクロコンピュータ６０に送出される。
【００８６】
そして、マイクロコンピュータ６０は、このシリアルデータＳoutに基づいて、ソースドライバ３０に出力される輝度信号（反転ＲＧＢ信号）の信号レベル、又は、ゲートドライバ２０及びソースドライバ３０に供給されるタイミング制御信号の信号周波数及び位相が、表示パネル等の仕様や表示条件に対して適切であるか否かを判断し、適切でない場合には、輝度信号の信号レベル、又は、位相検出信号ＲＰＤの信号レベルを適正化するための出力レベル調整データ及びＰＤ設定データを含む調整制御信号を生成し、シリアルデータＳinとして通信制御ブロックＳＩＦを介して、出力レベル測定ブロックＯＬＤ又はＰＤ信号測定ブロックＰＳＤ１に送出する。
【００８７】
ここで、マイクロコンピュータ６０は、ＰＤ信号測定ブロックＰＳＤ２において検出された位相検出信号ＲＰＤのカウント動作に用いられた基本クロックＭＣＫの最適周波数が、表示パネルのドット数に基づいて予め規定されており、また、水平同期信号の同期期間（ＰＬＬ回路のアクティブ期間）は一定であることから、上記位相検出信号ＲＰＤのカウント値に基づいて、位相検出信号ＲＰＤがローレベル状態を示す期間（信号レベル保持時間＝カウント数×１クロック時間）を算出する。これにより、位相検出信号ＲＰＤがローレベル状態及びハイレベル状態となる期間が同一であり、上記アクティブ期間の中間タイミング（センタ）で位相検出信号ＲＰＤの信号レベルが切り替わっているか否か、すなわち、電圧制御発振器ＶＣＯの発振周波数及び位相が適正であるか否かを検出する。
【００８８】
マイクロコンピュータ６０から通信制御ブロックＳＩＦにシリアルデータＳinとして送出された出力レベル調整データは、出力レベル測定ブロックＯＬＤにおいてアナログ変換されて、出力バッファＢＦの基準電圧として設定されるので、各色の輝度信号の信号レベルが適正化されてソースドライバ３０に出力される。また、シリアルデータＳinとして送出されたＰＤ設定データは、ＰＤ信号測定ブロックＰＳＤ１においてアナログ変換されて、電圧制御発振器ＶＣＯの設定電圧として設定されるので、タイミング制御信号の信号タイミング（すなわち、電圧制御発振器ＶＣＯの発振周波数及び位相）が適正化されてゲートドライバ２０及びソースドライバ３０に出力される。
【００８９】
なお、本実施例に適用されるサンプリングブロックＤＳＬ２において、位相検出信号ＲＰＤの信号レベルの変化タイミングが、水平同期信号の同期期間中に存在し（信号レベルが切り替わり）、映像信号処理回路５０Ｂ（ＰＬＬ回路）がロック状態にある場合について説明したが、例えば、サンプリングブロックＤＳＬ２の検出データレジスタＤＲ２に保持されたカウント値が予め設定した規定値を超過する場合（すなわち、水平同期信号のアクティブ期間を超過する場合）や、カウント値が０の場合には、映像信号処理回路５０Ｂ（ＰＬＬ回路）がアンロック状態にあるものと判断して、誤判断防止のため、図６に示したような検出データレジスタＤＲ２のエラーフラグ設定部ＥＲＦにエラーフラグ“０”を設定し、通信制御ブロックＳＩＦを介して上記カウント値とともにシリアルデータＳoutとして、マイクロコンピュータ６０に送出する。一方、上記カウント値が規定値以下の場合には、正常状態（ロック状態）と判断してエラーフラグ“１”を設定し、通信制御ブロックＳＩＦを介してマイクロコンピュータ６０に送出する。
【００９０】
＜映像信号処理回路の第３の実施例＞
次に、本実施形態に係る表示駆動制御装置に適用可能な映像信号処理回路の第３の実施例について、詳しく説明する。
図１１は、本実施形態に係る表示駆動制御装置に適用可能な映像信号処理回路の第３の実施例を示す要部構成図である。なお、図１１においても、本発明の特徴である、輝度信号の信号レベル及びタイミング制御信号の信号タイミングを調整制御する構成部分のみを図示する。また、上述した第１及び第２の実施例と同等の構成については、同一の符号を付してその説明を簡略化又は省略する。
【００９１】
本実施例に係る映像信号処理回路は、上述した第１の実施例に示した出力レベル測定ブロックにより検出される輝度信号の信号レベルに関する検出信号、及び、ＰＤ信号測定ブロックにより検出される電圧制御発振器ＶＣＯの発振周波数及び位相に関する検出信号を、選択的に取り込んで、該検出信号における特定の信号レベルの検出回数をカウントする信号処理経路と、上述した第２の実施例に示したＰＤ信号測定ブロックにより検出される電圧制御発振器ＶＣＯの発振周波数及び位相に関する検出信号における特定の信号レベル状態を示す期間を規定するクロック数をカウントする信号処理経路と、を備え、これらの２系統の信号処理経路からのカウント値を選択的に取り込み、シリアルデータとしてマイクロコンピュータに送出するように構成されている。
【００９２】
すなわち、図１１に示すように、映像信号処理回路５０Ｃは、概略、ＲＧＢ信号処理部５１Ｃ及びタイミングジェネレータ部５２Ｃを備え、ＲＧＢ信号処理部５１Ｃは、輝度信号の信号レベルを検出する出力レベル測定ブロックＯＬＤ、及び、タイミング制御信号の信号タイミングを検出するＰＤ信号測定ブロックＰＳＤ１を備えて構成され、また、タイミングジェネレータ部５２Ｃは、上記各ブロックＯＬＤ、ＰＳＤ１からの検出信号Ｓold、Ｓpsdを選択的に取り込んで、特定の信号レベルの検出回数をカウントするサンプリングブロックＤＳＬ１、及び、上記ＰＤ信号測定ブロックＰＳＤ１から出力される位相検出信号ＰＤを取り込んで、特定の信号レベルのクロック数をカウントするサンプリングブロックＤＳＬ２、映像信号処理回路５０ＢＣとマイクロコンピュータ６０との各種データや信号の送受を行う通信制御ブロックＳＩＦを備えて構成されている。
【００９３】
ここで、出力レベル測定ブロックＯＬＤからの検出信号Ｓold、及び、ＰＤ信号測定ブロックＰＳＤ１からの検出信号Ｓpsdは、第１の実施例に示した場合と同様に、サンプリング切換スイッチＳＷＡを切り換え制御することにより、サンプリングブロックＤＳＬ１に選択的に取り込まれ、また、サンプリングブロックＤＳＬ１及びＤＳＬ２に保持されたバイナリデータからなる各カウント値は、第２の実施例に示した場合と同様に、出力切換スイッチＳＷＢを切り換え制御することにより、通信制御ブロックＳＩＦに選択的に取り込まれるように構成されている。
【００９４】
なお、出力レベル測定ブロックＯＬＤ、ＰＤ信号測定ブロックＰＳＤ１、サンプリング切換スイッチＳＷＡ、サンプリングブロックＤＳＬ１及び通信制御ブロックＳＩＦは、上述した第１の実施例と同等の構成及び機能を備え、また、サンプリングブロックＤＳＬ２及び出力切換スイッチＳＷＢは、上述した第２の実施例と同等の構成及び機能を備えているので、具体的な説明を省略する。
【００９５】
上述したような構成を有する映像信号処理回路５０Ｃにおいて、出力レベル測定ブロックＯＬＤ、ＰＤ信号測定ブロックＰＳＤ１及びサンプリングブロックＤＳＬ１により、輝度信号の信号レベル及びタイミング制御信号の位相に関する検出信号Ｓcmp（Ｓold、Ｓpsd）が時系列的に取り込まれ、該検出信号Ｓcmpにおける特定の信号レベルの検出回数がカウント値として保持される（第１の実施例参照）。また、ＰＤ信号測定ブロックＰＳＤ１及びサンプリングブロックＤＳＬ２により、タイミング制御信号の位相に関する検出信号（位相検出信号ＲＰＤ）が取り込まれ、該検出信号における特定の信号レベルのクロック数がカウント値として保持される（第２の実施例参照）。そして、各サンプリングブロックＤＳＬ１、ＤＳＬ２に保持されたカウント値は、出力切換スイッチＳＷＢを適宜切り換え制御することにより、選択的に通信制御ブロックＳＩＦに取り込まれ、シリアルデータＳoutとしてマイクロコンピュータ６０に送出される。
【００９６】
マイクロコンピュータ６０は、このシリアルデータＳoutに基づいて、ソースドライバ３０に出力される輝度信号（反転ＲＧＢ信号）の信号レベル、又は、ゲートドライバ２０及びソースドライバ３０に供給されるタイミング制御信号の信号周波数及び位相が、表示パネル等の仕様や表示条件に対して適切であるか否かを判断し、適切でない場合には、輝度信号の信号レベル、又は、位相検出信号ＲＰＤの信号レベルを適正化するための出力レベル調整データ及びＰＤ設定データを含むシリアルデータＳinを生成し、通信制御ブロックＳＩＦを介して、出力レベル測定ブロックＯＬＤ又はＰＤ信号測定ブロックＰＳＤ１に送出する。
【００９７】
すなわち、本実施例においては、タイミング制御信号の信号周波数及び位相を検出する手法として、水平同期信号Ｈと電圧制御発振器ＶＣＯにより出力されるクロック信号との周波数及び位相の比較結果である位相検出信号ＲＰＤを用い、基準電圧（Ｖcc／２）との電圧比較処理に基づく検出信号における特定の信号レベルの検出回数（検出頻度）に基づく処理方法と、上記位相検出信号ＲＰＤにおける特定の信号レベルのクロック数（信号レベル継続時間）に基づく処理方法とを選択的に、もしくは、重合的に適用することができる。
なお、上述した各実施例においては、映像信号処理回路とマイクロコンピュータを、別個の構成として示したが、本発明はこれに限定されるものではなく、例えば、映像信号処理回路及びマイクロコンピュータが単一のＬＣＤコントローラの内部に備えられた構成を有するものであってもよい。
【００９８】
【発明の効果】
本発明に係る表示駆動制御装置及びその信号調整方法によれば、液晶表示装置等の表示装置における、表示パネルに画像情報を適正な状態で表示させるための表示駆動制御装置において、少なくとも、輝度信号の信号レベル及び各種タイミング制御信号の信号タイミングを検出して、検出信号として出力するＲＧＢ信号処理部と、該検出信号の特定の電圧状態を検出してカウント値として出力するタイミングジェネレータ部と、該カウント値を目標値に合致させるための調整制御信号を生成してＲＧＢ信号処理部に出力するマイクロコンピュータと、を備えているので、外部専用装置や人手等を必要とすることなく、低コストかつ高い作業効率で、輝度信号の信号レベル及び各種タイミング制御信号の信号タイミングを適宜検出して、表示パネルの仕様や表示条件等に適した状態に自動的に調整して設定することができる。
【図面の簡単な説明】
【図１】本発明に係る表示駆動制御装置を、液晶表示装置に適用した場合の一実施形態を示す概略ブロック図である。
【図２】本実施形態に係る表示駆動制御装置に適用可能な映像信号処理回路の第１の実施例を示す要部構成図である。
【図３】本実施例に係る映像信号処理回路に適用可能な位相比較器における位相比較処理の概念を示すタイミングチャートである。
【図４】本実施例に係るタイミングジェネレータ部におけるデータサンプリング動作の第１の実施例を示す概念図である。
【図５】本実施例に係るタイミングジェネレータ部におけるデータサンプリング動作の一例を示すタイミングチャートである。
【図６】本実施例に係るサンプリング方法に適用される検出データレジスタの一構成例を概念図である。
【図７】本実施例に係る映像信号処理回路に適用可能な通信制御ブロックの機能を説明するブロック構成図である。
【図８】本実施例に係る通信制御ブロックにおける通信制御処理を示すタイミングチャートである。
【図９】本実施形態に係る表示駆動制御装置に適用可能な映像信号処理回路の第２の実施例を示す要部構成図である。
【図１０】本実施例に係る映像信号処理回路に適用可能なＶＣＯカウンタにおける位相比較処理の詳細を示すタイミングチャートである。
【図１１】本実施形態に係る表示駆動制御装置に適用可能な映像信号処理回路の第３の実施例を示す要部構成図である。
【図１２】従来技術における液晶表示装置を示す概略構成図である。
【符号の説明】
１０ 表示パネル
２０ ゲートドライバ
３０ ソースドライバ
４０ クロマインターフェース回路
５０、５０Ａ〜５０Ｃ 映像信号処理回路
５１Ａ〜５１Ｃ ＲＧＢ信号処理部
５２Ａ〜５２Ｃ タイミングジェネレータ部
６０ マイクロコンピュータ
ＯＬＤ 出力レベル測定ブロック
ＰＳＤ１、ＰＳＤ２ ＰＤ信号測定ブロック
ＤＳＬ１、ＤＳＬ２ サンプリングブロック
ＳＩＦ 通信制御ブロック
【発明の属する技術分野】
本発明は、表示駆動制御装置及びその信号調整方法に関し、特に、液晶表示装置等の表示装置における、所望の画像情報を適正な状態で表示させるための調整制御機能を備えた表示駆動制御装置及びその信号調整方法に関する。
【０００２】
【従来の技術】
近年、文字や映像等の情報を表示するための表示装置として、薄型、軽量で省スペース化、低消費電力化が可能であり、加えて、高精細な多階調表示が可能な液晶表示装置（Liquid Crystal Display；ＬＣＤ）の普及が著しい。
ここで、従来技術における液晶表示装置は、図１２に示すように、概略、表示画素（図示を省略）が２次元配列された液晶表示パネル１１０と、該液晶表示パネル１１０の各行の表示画素群を順次走査して選択状態に設定するゲートドライバ（走査ドライバ）１２０と、選択状態に設定された行の表示画素群に、映像信号に基づく信号電圧を一括して出力するソースドライバ（信号ドライバ）１３０と、ゲートドライバ１２０及びソースドライバ１３０における動作タイミングを制御するための制御信号（水平制御信号、垂直制御信号等）を生成、出力するＬＣＤコントローラ１４０と、映像信号を所定のアナログＲＧＢ信号（輝度信号）に変換するとともに、複合同期信号（水平同期信号Ｈ、垂直同期信号Ｖ、システムクロックＣＳＹＮＣ等）を抽出するクロマインターフェース回路１５０と、を有して構成されている。ここで、クロマインターフェース回路１５０は、大別して、ＲＧＢデコーダ１５１と、反転アンプ１５２とを備えている。
【０００３】
そして、このような構成を有する液晶表示装置において、入力された映像信号は、クロマインターフェース回路１５０に設けられたＲＧＢデコーダ１５１により上記複合同期信号が分離、生成されて、ＬＣＤパネルコントローラ１４０に供給されるとともに、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色信号（デジタルＲＧＢ信号）が分離され、反転アンプ１５２により反転処理されてアナログＲＧＢ信号が生成され、ソースドライバ１３０に輝度信号として供給される。ＬＣＤコントローラ１４０は、クロマインターフェース回路１５０から供給された複合同期信号に基づいて、垂直制御信号及び水平制御信号を生成して、各々ゲートドライバ１２０及びソースドライバ１３０に供給する。
【０００４】
これにより、ソースドライバ１３０は水平制御信号に基づいて、クロマインターフェース回路１５０を介して供給される、液晶表示パネル１１０の１行分の輝度信号を順次取り込み保持し、垂直制御信号に基づいてゲートドライバにより各行を走査して選択状態とするタイミングに同期して、上記保持した輝度信号に対応する信号電圧を各表示画素に供給する動作を、１画面分の各行に対して繰り返し実行することにより、上記映像信号に基づく画像情報が液晶表示パネル１１０に表示される。
【０００５】
ところで、上述したような構成を有する液晶表示装置において、映像信号に応じた適正な表示動作を実現するためには、ＬＣＤコントローラ１４０やクロマインターフェース回路１５０からゲートドライバ１２０及びソースドライバ１３０に供給される輝度信号（アナログＲＧＢ信号）の電圧値や、垂直制御信号や水平制御信号等のタイミングを適切に調整、設定する必要がある。
従来においては、このようなアナログＲＧＢ信号や垂直制御信号、水平制御信号を含む信号（以下、便宜的に「表示制御信号」と記す）の電圧値やタイミングを調整する作業は、例えば、液晶表示装置や、該液晶表示装置を搭載した機器の製造工程等において、オシロスコープ等の測定機器を液晶表示装置に接続して信号レベル等を目視により観測して、適正状態になるように設定する作業が行われていた。また、近年においては、上述したような表示制御信号の信号レベル等を検出して、その適性を自動的に判定する専用装置を用いた手法も考案されている。
【０００６】
なお、上述したような表示制御信号の検出、調整方法として、目視により観測する旧来の手法や、これを改善するための専用装置を用いた手法については、例えば、特許文献１や特許文献２等にその一例が記載されている。
ここで、特許文献１には、高周波機器の映像判定技術に関し、従来の目視による映像判定のばらつきを防止し、安定した判定品質を実現するための構成として、被検査物であるチューナに対して、所定の映像信号を供給する映像信号発生器と、チューナに並列に接続される可変遅延器及び可変増幅器からなる直列接続体と、チューナの出力信号と直列接続体の出力信号の差を算出する減算器と、減算器の出力に基づいて映像品質の良否を判定する判別手段と、を備えた専用の映像判定装置について記載されており、このような映像判定装置を適宜チューナに接続して上記出力信号の差分を判定することにより、映像品質の検査を行う手法が記載されている。
【０００７】
また、特許文献２には、映像信号のレベル検出技術に関し、従来の人手による映像信号レベルの確認作業の効率化を図るための構成として、映像信号レベルの検出タイミングを設定するパルス生成手段と、アナログ映像信号をサンプリングしてデジタル変換するＡ・Ｄ変換器と、変換されたデジタルデータを保存するデータ保存手段と、所定期間のデジタルデータの平均レベルを算出するデータ平均手段と、を備えた映像信号レベル検出装置について記載されており、このような映像信号レベル検出装置を適宜映像処理回路に接続することにより、サグ成分（フィールドスルー電圧の影響）が除去された正確な映像信号レベルを自動的に検出する手法が記載されている。
【０００８】
【特許文献１】
特開平１０−１７８６６１号公報 （第３頁、第５頁、図１）
【特許文献２】
特開平７−２９８３１２号公報 （第２頁、図１）
【０００９】
【発明が解決しようとする課題】
従来技術に示したような表示制御信号の調整方法においては、液晶表示装置や映像信号処理回路等に、オシロスコープや上述したような専用の検出装置を接続し、その検出結果に基づいて、表示制御信号の信号レベルやタイミング（信号周波数や位相）を調整する作業を行うことになる。しかしながら、上記表示制御信号は単純なアナログ信号ではなく、液晶表示装置の仕様や種々の表示条件等に応じて最適な信号レベルやタイミングに調整する必要があるため、極めて複雑かつ多岐にわたる調整作業を行う必要があった。
【００１０】
例えば、上記表示制御信号の出力電圧を、オシロスコープを用いて調整する場合には、オシロスコープにより出力電圧を観測しつつ、特定のタイミング間における出力電圧の電圧差を、所望の値になるように人為的に調整する作業を行っている。このような人為的に表示制御信号を調整する手法にあっては、人件費等のコストや作業効率の面で課題を有している。
【００１１】
また、専用の検出装置や調整装置（以下、「外部専用装置」と総称する）を用いる場合にあっては、その開発費用や開発期間の面で課題を有しているほか、液晶表示装置の回路仕様や表示条件等に応じて、外部専用装置の仕様を変更したり改造する必要があり、コストや作業効率の面でも課題を有している。
さらに、従来技術における表示制御信号の調整方法においては、液晶表示装置の製造段階等（製品出荷段階等）で１回のみ行われていたので、製品出荷後における調整制御を行うことができず、製品の取り扱い自由度が制約されるほか、上記信号レベルやタイミングが何らかの原因により適正状態からずれた場合であっても、自己判断や自己修復を行うことができないという課題も有していた。
【００１２】
そこで、本発明は、上述した課題に鑑み、表示装置のドライバに供給される表示制御信号の信号レベルやタイミングを、当該表示装置に外部専用装置を接続することなく、低コストかつ効率的に適正な状態に調整制御することができる機能を備えた表示駆動制御装置及びその信号調整方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
請求項１記載の表示駆動制御装置は、少なくとも所定の映像信号に基づいて、輝度信号を含む表示制御信号を生成して、２次元配列された複数の表示画素を備える表示パネルを駆動制御する表示駆動制御装置において、前記表示駆動制御装置は、少なくとも、前記表示制御信号の信号特性を設定するとともに、該表示制御信号の信号特性を電圧成分として検出し、検出信号として出力する特性設定検出手段と、前記検出信号に含まれる特定の電圧状態を所定の周期で検出して計測し、計測信号として出力する特定状態計測手段と、前記計測信号と予め設定された規定値とを比較し、該比較結果に基づいて、前記表示制御信号における前記信号特性を調整する調整制御信号を生成して、前記特性設定検出手段に出力する特性調整制御手段と、を備えたことを特徴とする。
【００１４】
請求項２記載の表示駆動制御装置は、請求項１記載の表示駆動制御装置において、前記信号特性は、前記表示制御信号における信号電圧であることを特徴とする。
請求項３記載の表示駆動制御装置は、請求項１記載の表示駆動制御装置において、前記信号特性は、前記表示制御信号における信号タイミングであることを特徴とする。
請求項４記載の表示駆動制御装置は、請求項１乃至３のいずれかに記載の表示駆動制御装置において、前記特性設定検出手段は、前記表示制御信号における異なる複数の信号特性を個別に設定するとともに、該信号特性を個別の電圧成分として検出し、前記検出信号として出力することを特徴とする。
【００１５】
請求項５記載の表示駆動制御装置は、請求項４記載の表示駆動制御装置において、前記特性設定検出手段は、前記個別の信号特性を検出して得られた第１の検出信号及び第２の検出信号を選択的に抽出して、前記特定状態計測手段に時系列的に出力する第１のスイッチを備えることを特徴とする。
請求項６記載の表示駆動制御装置は、請求項５記載の表示駆動制御装置において、前記特性設定検出手段は、前記表示制御信号における信号タイミングと予め設定された基準タイミング信号とを位相比較する位相比較器と、該位相比較結果と予め設定された第２の基準電圧とを電圧比較し、該位相比較器による２値レベルからなる電圧比較結果を前記第２の検出信号として出力する第２の電圧比較器と、を備えることを特徴とする。
【００１６】
請求項７記載の表示駆動制御装置は、請求項５又は６記載の表示駆動制御装置において、前記特定状態計測手段は、前記表示パネルの特定領域に配列された前記表示画素群に供給される前記信号電圧に対応する、前記第１の検出信号又は前記第２の検出信号を時系列的に抽出するサンプルホールド部と、該検出信号に含まれる特定の電圧状態の出現回数を計測する第１のカウンタ部と、該計数値を前記計測信号として前記特定調整制御手段に出力するデータレジスタ部と、を備えることを特徴とする。
【００１７】
請求項８記載の表示駆動制御装置は、請求項４記載の表示駆動制御装置において、前記特性設定検出手段は、前記個別の信号特性を検出して得られた第１の検出信号及び第２の検出信号を、前記特定状態計測手段に並列的に出力することを特徴とする。
請求項９記載の表示駆動制御装置は、請求項８記載の表示駆動制御装置において、前記特性設定検出手段は、前記表示制御信号における信号タイミングと予め設定された基準タイミング信号とを位相比較し、２値レベルからなる位相比較結果を前記第２の検出信号として出力する位相比較器を備えることを特徴とする。
【００１８】
請求項１０記載の表示駆動制御装置は、請求項８又は９記載の表示駆動制御装置において、前記特定状態計測手段は、前記表示パネルの特定領域に配列された前記表示画素群に供給される前記信号電圧に対応する、前記第１の検出信号を時系列的に抽出するサンプルホールド部と、特定の電圧状態の出現回数を計測する第１のカウンタ部と、前記映像信号に基づく水平同期信号の切り替わり期間内において前記第２の検出信号に含まれる特定の電圧状態の継続時間を計測する第２のカウンタ部と、前記第１のカウンタ部により得られた第１の計数値、及び、前記第２のカウンタ部により得られた第２の計数値を選択的に抽出して、前記計測信号として前記特定調整制御手段に時系列的に出力する第２のスイッチと、を備えることを特徴とする。
【００１９】
請求項１１記載の表示駆動制御装置は、請求項５乃至１０のいずれかに記載の表示駆動制御装置において、前記特性設定検出手段は、前記表示制御信号における信号電圧と予め設定された第１の基準電圧とを電圧比較し、２値レベルからなる電圧比較結果を前記第１の検出信号として出力する第１の電圧比較器を備えることを特徴とする。
請求項１２記載の表示駆動制御装置は、請求項７乃至１１のいずれかに記載の表示駆動制御装置において、前記特定状態計測手段は、前記計数値が予め設定した異常範囲に含まれる場合には、前記計測信号にエラー情報を付加して、前記特性調整制御手段に出力することを特徴とする。
【００２０】
請求項１３記載の表示駆動制御装置は、請求項１乃至１２のいずれかに記載の表示駆動制御装置において、前記特定状態計測手段は、少なくとも前記計測信号をシリアルデータに変換して、前記計測信号及び前記調整制御信号を含むシリアルデータを、単一の接続端子を介して前記特性調整制御手段との間で時系列的に送受する通信制御部を備えていることを特徴とする。
請求項１４記載の表示駆動制御装置は、請求項１乃至１３のいずれかに記載の表示駆動制御装置において、前記表示パネルにおける前記複数の表示画素は、各々、前記輝度信号に基づく信号電圧が印加される個別の画素電極と、所定のコモン電圧が印加される共通の対向電極間に液晶分子が充填された液晶表示画素であることを特徴とする。
【００２１】
請求項１５記載の表示駆動制御装置の信号調整方法は、少なくとも所定の映像信号に基づいて、前記輝度信号を含む表示制御信号を生成して、２次元配列された複数の表示画素を備える表示パネルを駆動制御する表示駆動制御装置における信号調整方法において、少なくとも、前記表示制御信号の信号特性を電圧成分として検出し、検出信号として出力する手順と、前記検出信号に含まれる特定の電圧状態を所定の周期で検出して計測し、計測信号として出力する手順と、前記計測信号と予め設定された規定値とを比較し、該比較結果に基づいて、前記表示制御信号における前記信号特性の適否を判定する手順と、前記判定結果に基づいて、前記表示制御信号における前記信号特性を適正化する調整制御信号を生成する手順と、前記調整制御信号に基づいて、前記表示制御信号の信号特性を調整、設定する手順と、を有することを特徴とする。
【００２２】
請求項１６記載の表示駆動制御装置の信号調整方法は、請求項１５記載の表示駆動制御装置の信号調整方法において、前記信号特性は、前記表示制御信号における信号電圧であることを特徴とする。
請求項１７記載の表示駆動制御装置の信号調整方法は、請求項１５記載の表示駆動制御装置の信号調整方法において、前記信号特性は、前記表示制御信号における信号タイミングであることを特徴とする。
【００２３】
請求項１８記載の表示駆動制御装置の信号調整方法は、請求項１５乃至１７のいずれかに記載の表示駆動制御装置の信号調整方法において、前記表示制御信号の信号特性を電圧成分として検出する手順は、前記表示制御信号における信号電圧と予め設定された第１の基準電圧とを電圧比較し、２値レベルからなる電圧比較結果を第１の検出信号として出力する処理と、前記表示制御信号における信号タイミングと予め設定された基準タイミング信号とを位相比較し、該位相比較結果と予め設定された第２の基準電圧とを比較し、２値レベルからなる電圧比較結果を第２の検出信号として出力する処理と、前記第１の検出信号及び前記第２の検出信号を選択的に抽出して時系列的に出力する処理と、を含むことを特徴とする。
【００２４】
請求項１９記載の表示駆動制御装置の信号調整方法は、請求項１８記載の表示駆動制御装置の信号調整方法において、前記検出信号に含まれる特定の電圧状態を検出して計測する手順は、前記表示パネルの特定領域に配列された前記表示画素群に供給される前記信号電圧に対応する、前記第１の検出信号又は前記第２の検出信号に含まれる特定の電圧状態の出現回数を計測して、該計数値を前記計測信号として出力する処理を含むことを特徴とする。
【００２５】
請求項２０記載の表示駆動制御装置の信号調整方法は、請求項１５乃至１７のいずれかに記載の表示駆動制御装置の信号調整方法において、前記表示制御信号の信号特性を電圧成分として検出する手順は、前記表示制御信号における信号電圧と予め設定された第１の基準電圧とを電圧比較し、２値レベルからなる電圧比較結果を第１の検出信号として出力する処理と、前記表示制御信号における信号タイミングと予め設定された基準タイミング信号とを位相比較し、２値レベルからなる位相比較結果を第２の検出信号として出力する処理と、前記第１の検出信号及び前記第２の検出信号を並列的に出力する処理と、を含むことを特徴とする。
【００２６】
請求項２１記載の表示駆動制御装置の信号調整方法は、請求項２０記載の表示駆動制御装置の信号調整方法において、前記検出信号に含まれる特定の電圧状態を検出して計測する手順は、前記表示パネルの特定領域に配列された前記表示画素群に供給される前記信号電圧に対応する、前記第１の検出信号に含まれる特定の電圧状態の出現回数を計測して第１の計数値を得る処理と、前記映像信号に基づく水平同期信号の切り替わり期間内において前記第２の検出信号に含まれる特定の電圧状態の継続時間を計測して第１の計数値を得る処理と、前記第１の計数値及び前記第２の計数値を選択的に抽出して、前記計測信号として時系列的に出力する処理と、を含むことを特徴とする。
【００２７】
すなわち、本発明に係る表示駆動制御装置及びその信号調整方法は、表示パネルを駆動制御する表示駆動制御装置において、少なくとも、輝度信号の信号レベル及び各種タイミング制御信号の信号タイミングを設定して供給するとともに、該信号電圧及び信号タイミングを検出して、検出信号として出力するＲＧＢ信号処理部（特性設定検出手段）と、該検出信号のハイレベル状態又はローレベル状態を検出して所定のクロック信号に基づいてカウントして、カウント値として出力するタイミングジェネレータ部（特定状態計測手段）と、該カウント値と目標値とを比較して、表示パネルの仕様や表示条件に対する上記輝度信号の信号レベル及び各種タイミング制御信号の信号タイミングの適否を判断して、適正化に必要な調整制御信号を生成してＲＧＢ信号処理部に出力するマイクロコンピュータ（特性調整制御手段）と、を備えた構成を有している。
【００２８】
このように、本発明に係る表示駆動制御装置及びその信号調整方法によれば、表示制御信号（輝度信号、各種タイミング制御信号）の信号レベルや信号タイミングを検出して適正状態に調整制御する機能を、例えば、ＬＣＤコントローラ等の内部に備えているので、外部専用装置や人手等を必要とすることなく、低コストかつ高い作業効率で、表示制御信号の信号レベル及び信号タイミングを適宜検出して、表示パネルの仕様や表示条件等に適した状態に自動的に調整して設定することができる。
【００２９】
また、タイミングジェネレータ部内に、上記カウント値及び調整制御信号（制御データ）をシリアルデータ形式で、ＲＧＢ信号処理部及びマイクロコンピュータとの間で時系列的に送受する通信制御ブロック（通信制御部）を備えているので、ＲＧＢ信号処理部、タイミングジェネレータ部及びマイクロコンピュータ間で単一の入出力端子（接続端子）を介して制御データを送受することができ、表示制御信号の信号レベルや信号タイミングの調整制御のための端子数を削減して、配線設計上の制約を軽減することができるとともに、装置構成の簡素化や小型化を図ることができる。
【００３０】
【発明の実施の形態】
以下、本発明に係る表示駆動制御装置及びその信号調整方法について、実施の形態を示して詳しく説明する。
図１は、本発明に係る表示駆動制御装置を、液晶表示装置に適用した場合の一実施形態を示す概略ブロック図である。上述した従来技術（図１２参照）と同等の構成については、同等の符号を付して説明する。
【００３１】
図１に示すように、本実施形態に係る表示装置（液晶表示装置）は、概略、複数の表示画素Ｐｘがマトリクス状に配列された表示パネル１０と、表示パネル１０の行方向に配列された表示画素群ごとに個別の走査ラインＳＬに接続されたゲートドライバ（走査ドライバ）２０と、表示パネル１０の列方向に配列された表示画素群ごとに、個別のデータラインＤＬに接続されたソースドライバ（信号ドライバ）３０と、表示装置の外部から供給される映像信号に基づいて、表示データ（デジタルＲＧＢ信号）やタイミング信号（水平同期信号Ｈ、垂直同期信号Ｖ、システムクロックＣＳＹＮＣ等）等を生成して、後述する映像信号処理回路５０に送出するクロマインターフェース回路４０と、上記表示データに基づいて、ソースドライバ３０に供給する輝度信号（反転ＲＧＢ信号）を生成し、また、上記タイミング信号に基づいて、ゲートドライバ２０及びソースドライバ３０の動作状態を制御する各種タイミング制御信号（水平制御信号、垂直制御信号等）を生成するとともに、少なくとも、上記輝度信号の信号レベル（信号電圧）及びタイミング制御信号の信号タイミングを検出する映像信号処理回路（特性設定検出手段、特定状態計測手段）５０と、映像信号処理回路５０により検出された信号レベル及び信号タイミングに基づいて、表示装置（表示パネル１０）の仕様や表示条件等に適した信号レベル及び信号タイミングが設定されるように、映像信号処理回路５０に調整制御信号を送出するマイクロコンピュータ（特性調整制御手段）６０と、を備えて構成されている。
ここで、クロマインターフェース回路４０、映像信号処理回路５０及びマイクロコンピュータ６０は、本発明における表示駆動制御装置を構成し、輝度信号及び各種タイミング制御信号は、本発明における表示制御信号に相当し、輝度信号の信号レベル及びタイミング制御信号の信号タイミングは、本発明における表示制御信号の信号特性に相当する。
【００３２】
（１）表示パネル
表示パネル１０は、例えば、周知の液晶表示画素が複数マトリクス状に配列された液晶表示パネルを適用することができる。すなわち、対向する透明基板間に、互いに直交する方向に配設された走査ラインＳＬ及びデータラインＤＬと、該走査ラインＳＬ及びデータラインＤＬの交点近傍に配置された複数の表示画素Ｐｘと、を備えて構成され、各表示画素Ｐｘは、液晶容量Ｃlc及び蓄積容量Ｃcsを構成する画素電極とデータラインＤＬ間に電流路が接続され、走査ラインＳＬに制御端子が接続された複数の画素トランジスタＴＦＴと、画素電極及び該画素電極に対向して配置された単一の共通電極（対向電極：コモン電圧Ｖcom）、画素電極と共通電極の間に充填、保持された液晶分子からなる液晶容量Ｃlcと、該液晶容量Ｃlcに並列に構成され、他端側が所定電圧Ｖcsに接続され、液晶容量Ｃlcに印加された信号電圧を保持するための蓄積容量Ｃcsと、を備えた周知の構成を有している。
【００３３】
（２）ゲートドライバ／ソースドライバ
ゲートドライバ２０は、上記各走査ラインＳＬが接続され、後述する映像信号処理回路５０から出力される垂直制御信号に基づいて、各走査ラインＳＬに走査信号（ゲートパルス）を順次印加して、当該行の表示画素Ｐｘ（画素トランジスタＴＦＴ）群を選択状態に設定する。
また、ソースドライバ３０は、上記各データラインＤＬが接続され、後述する映像信号処理回路５０から出力される水平制御信号に基づいて、赤（Ｒ）、緑（Ｇ）、青（Ｂ）各色の輝度信号を１行単位で取り込んで保持し、上記ゲートドライバ２０により選択状態に設定された行の表示画素Ｐｘ群に対して、保持した輝度信号に対応する表示信号電圧を、各データラインＤＬを介して一括して供給する。
【００３４】
（３）クロマインターフェース回路
クロマインターフェース回路４０は、概略、同期信号分離部４１とＲＧＢデコーダ４２とを備え、例えば、液晶表示装置の外部から供給される映像信号（コンポジットビデオ信号）に対して、同期信号分離部４１により水平同期信号Ｈ、垂直同期信号Ｖ及びシステムクロックＣＳＹＮＣを抽出するとともに、ＲＧＢデコーダ４１によりペデスタルクランプ、クロマ処理等を実行して、上記映像信号に含まれるＲ、Ｇ、Ｂの各色信号（デジタルＲＧＢ信号）を抽出して、映像信号処理回路５０に供給する。
【００３５】
（４）映像信号処理回路
映像信号処理回路５０は、概略、ＲＧＢ信号処理部５１とタイミングジェネレータ部５２とを備え、上記クロマインターフェース回路４０から供給される水平同期信号Ｈ、垂直同期信号Ｖ及びコンポジット同期信号ＣＳＹＮＣに基づいて、ＲＧＢ信号処理部５１により上記ＲＧＢ信号の極性を反転処理し、反転ＲＧＢ信号（アナログＲＧＢ信号）を生成してソースドライバ３０に輝度信号として出力するとともに、タイミングジェネレータ部５２により水平制御信号（信号ラインアウトプットイネーブル信号、クリア信号等）及び垂直制御信号（ゲートスタート信号、ゲートクロック、ゲートラインアウトプットイネーブル信号等）を生成して、各々、ゲートドライバ２０及びソースドライバ３０に供給する。
【００３６】
なお、図示を省略したが、映像信号処理回路５０は、上記水平同期信号Ｈ、垂直同期信号Ｖ及びコンポジット同期信号ＣＳＹＮＣに基づいて、極性反転信号（ＦＲＰ）を生成し、該極性反転信号に基づいて、ＲＧＢ信号処理部５１におけるＲＧＢ信号の極性反転処理のタイミングを制御するとともに、各表示画素の画素電極に印加される表示信号電圧に対して、反転極性を有するコモン電圧Ｖcomを共通電極に印加する。
これにより、所定のタイミングで各表示画素Ｐｘ（画素電極）に輝度信号に対応する表示信号電圧が印加、保持され、表示パネル１０に映像信号に基づく画像情報が表示される。すなわち、上述した従来技術に示したＬＣＤコントローラ（図１２参照）と同等の信号処理を実行し、表示パネル１０に所望の画像情報を表示させることができる。
【００３７】
また、本実施形態に適用される映像信号処理回路５０においては、ソースドライバ３０に送出する輝度信号（反転ＲＧＢ信号）の信号レベル、及び、ゲートドライバ２０及びソースドライバ３０に送出する各種タイミング制御信号（水平制御信号、垂直制御信号等）の信号タイミングを検出して、表示装置の仕様や表示条件等に応じた適切な値になるように調整する。ここで、検出された輝度信号の信号レベル及びタイミング制御信号の信号タイミングは、特定のカウント値（計測信号）として後述するマイクロコンピュータ６０に送出され、該カウント値に基づいてマイクロコンピュータ６０から送出される調整制御信号に基づいて、輝度信号の信号レベルを規定する出力回路（出力バッファ）の基準電圧や、タイミング制御信号の周波数や位相を規定するクロック信号を生成する発振回路（電圧制御発振器）の設定電圧を制御することにより調整制御される。なお、映像信号処理回路５０の詳細な構成及び制御動作については後述する。
【００３８】
（５）マイクロコンピュータ
そして、マイクロコンピュータ６０は、上記映像信号処理回路５０により検出され、送出された輝度信号の信号レベル及びタイミング制御信号の信号タイミングに関する検出信号（シリアルデータ）に対して、例えば、予め規定された目標値（規定値）との大小関係を判定し、該判定結果に基づいて、輝度信号の信号レベル及びタイミング制御信号の信号タイミングが上記目標値になるように調整制御信号（シリアルデータ）を生成して映像信号処理回路５０に送出する。なお、マイクロコンピュータ６０の具体的な処理動作、並びに、上記映像信号処理回路５０との各種データ(シリアルデータや調整制御信号)の通信方式については、後述する映像信号処理回路の実施例において詳しく説明する。
【００３９】
＜映像信号処理回路の第１の実施例＞
次いで、本実施形態に係る表示駆動制御装置に適用可能な映像信号処理回路について、詳しく説明する。
図２は、本実施形態に係る表示駆動制御装置に適用可能な映像信号処理回路の第１の実施例を示す要部構成図である。なお、図２においては、本発明の特徴である、輝度信号の信号レベル及びタイミング制御信号の信号タイミングを調整制御する構成部分のみを図示する。
【００４０】
映像信号処理回路５０Ａは、図２に示すように、概略、ＲＧＢ信号処理部（特性設定検出手段）５１Ａ及びタイミングジェネレータ部（特定状態計測手段）５２Ａを備え、ＲＧＢ信号処理部５１Ａは、輝度信号の信号レベルを検出する出力レベル測定ブロックＯＬＤ、及び、タイミング制御信号の信号タイミングを検出するＰＤ信号測定ブロックＰＳＤ１を備えて構成され、また、タイミングジェネレータ部５２Ａは、上記各ブロックからの検出信号を取り込んで保持するサンプリングブロックＤＳＬ１、及び、映像信号処理回路５０Ａとマイクロコンピュータ６０との各種データや信号の送受を行う通信制御ブロック（通信制御部）ＳＩＦを備えて構成されている。
【００４１】
（出力レベル測定ブロックＯＬＤ）
出力レベル測定ブロックＯＬＤは、図２に示すように、例えば、デジタル−アナログ変換器（以下、「Ｄ／Ａコンバータ」と記す）ＤＡＣ１と、出力バッファＢＦと、ＲＧＢ切換スイッチＳＷrgbと、ローパスフィルタＬＰＦ１と、検波用Ｄ／ＡコンバータＤＡＣ２と、比較器（第１の電圧比較器）ＣＭＰ１と、を備えている。
【００４２】
出力バッファＢＦは、ＲＧＢ信号処理部５１Ａの内部に設けられ、上述したクロマインターフェース回路４０から供給されるデジタルＲＧＢ信号に基づいてＲＧＢ各色のアナログ信号を生成する輝度信号の生成部（図示を省略）により生成された上記各アナログ信号を、所定の信号レベルに増幅して輝度信号（反転ＲＧＢ信号）として、ＲＧＢ各色の出力端子ＯＵＴ介してソースドライバ３０に個別に出力する。なお、図２においては、図示の都合上、ＲＧＢのいずれか一色についての出力バッファＢＦ及び出力端子ＯＵＴのみを示したが、同様の出力経路を３系統備えた構成を有している。
【００４３】
Ｄ／ＡコンバータＤＡＣ１は、後述するマイクロコンピュータ６０からデジタル信号として供給される出力レベル調整データ（調整制御信号）をアナログ変換して、出力バッファＢＦの基準電圧（アナログ信号電圧）として供給する。これにより、出力バッファＢＦは、該基準電圧に基づいて、各色のアナログ信号を所定の信号レベルに増幅処理する。
ＲＧＢ切換スイッチＳＷrgbは、例えば、マイクロコンピュータ６０からの制御命令に基づいて、所定のタイミングで切り換え制御され、上記出力バッファＢＦを介して個別に出力される各色の輝度信号を選択的にローパスフィルタＬＰＦ１に入力する。
【００４４】
ローパスフィルタＬＰＦ１は、上記ＲＧＢ切換スイッチＳＷrgbを介して個別に取込まれたＲＧＢ各色の輝度信号から高周波成分を遮断するフィルタ処理を行う。これにより、輝度信号の高周波帯域に含まれるノイズ成分（高周波ノイズ）が除去されて、比較器ＣＭＰ１の一方の入力端に入力される。
検波用Ｄ／ＡコンバータＤＡＣ２は、マイクロコンピュータ６０から供給されるデジタル信号からなる検波用調整データ（調整制御信号）をアナログ変換して、検波用調整値（第１の基準電圧）として比較器ＣＭＰ１の他方の入力端に入力する。
【００４５】
比較器ＣＭＰ１は、ローパスフィルタＬＰＦを介して入力された輝度信号と、検波用Ｄ／ＡコンバータＤＡＣ２から入力された検波用調整値との電圧値を比較する処理を行う。比較器ＣＭＰ１は、例えば、輝度信号側が検波用調整値よりも大きい場合には、ハイレベルの検出信号Ｓoldを出力し、輝度信号側が小さい場合には、ローレベルの検出信号Ｓoldを出力する。すなわち、比較器ＣＭＰ１から出力される比較結果は、２値レベルからなる検出信号Ｓold（第１の検出信号）として出力される。
【００４６】
このような構成を有する出力レベル測定ブロックＯＬＤにおいて、まず、ＲＧＢ各色ごとの輝度信号（反転ＲＧＢ信号）が個別の出力バッファＢＦ及び出力端子を介して出力され、これらの輝度信号の信号レベル（出力電圧）Ｖｒ、Ｖｇ、Ｖｂが、ＲＧＢ切換スイッチＳＷrgbにより所定のタイミングで選択的に取り込まれ、ＬＰＦ１により高周波ノイズを低減した状態で比較器ＣＭＰ１に入力される。
【００４７】
一方、マイクロコンピュータ６０により、例えば、８ビットのデジタルデータとして供給された調整データは、検波用Ｄ／ＡコンバータＤＡＣ２によりアナログ変換されて検波用調整値として比較器ＣＭＰ１に入力され、定常的に上記輝度信号との信号レベルが比較される。この比較結果（検出信号Ｓold）は、サンプリング切換スイッチＳＷＡを介して検出信号Ｓcmpとして後述するタイミングジェネレータ部５２Ａ（サンプリングブロックＤＳＬ１）に出力される。
【００４８】
ここで、本実施形態において、マイクロコンピュータ６０により比較器ＣＭＰ１に入力される検波用調整値を設定するための調整データ（デジタルデータ）は、例えば、検波用Ｄ／ＡコンバータＤＡＣ２により１６進法を用いて検波用調整値を１〜４Ｖの電圧範囲で設定制御する場合には、調整データ（デジタルデータ）ＨＥＸが“００”のときには電圧値が１Ｖ、調整データＨＥＸが“０Ｆ”のときには電圧値が２．５Ｖ、調整データＨＥＸが“ＦＦ”のときには電圧値が４Ｖに設定されるようにアナログ変換される。
【００４９】
（ＰＤ信号測定ブロックＰＳＤ１）
図３は、本実施例に係る映像信号処理回路に適用可能な位相比較器における位相比較処理の概念を示すタイミングチャートである。
ＰＤ信号測定ブロックＰＳＤ１は、図２に示すように、例えば、Ｄ／ＡコンバータＤＡＣ３と、電圧制御発振器ＶＣＯと、位相比較器ＰＤと、ローパスフィルタＬＰＦ２と、基準電圧設定部ＳＶと、比較器（第２の電圧比較器）ＣＭＰ２と、を備えている。
【００５０】
Ｄ／ＡコンバータＤＡＣ３は、後述するマイクロコンピュータ６０からデジタル信号として供給されるＰＤ設定データ（調整制御信号）をアナログ変換して、電圧制御発振器ＶＣＯの設定電圧（アナログ信号圧）として供給する。
電圧制御発振器ＶＣＯは、入力された上記設定電圧に基づいて、任意の発振周波数（ＰＬＬ発振周波数）を有するクロック信号を生成して出力する。
【００５１】
位相比較器ＰＤは、クロマインターフェース回路４０から供給される水平同期信号Ｈ（基準タイミング信号）と、上記電圧制御発振器ＶＣＯから出力されるクロック信号（もしくは、該クロック信号を分周した内部クロック信号）との位相を比較する処理を行う。具体的には、図３に示すように、上記内部クロック信号の発振周波数及び位相が、水平同期信号Ｈに同期した正常状態にある場合には、位相比較器ＰＤから出力される位相検出信号ＲＰＤの信号レベルは、水平同期信号Ｈとの同期期間内においてハイレベル状態とローレベル状態を示す期間が同一となるので、後述するローパスフィルタＬＰＦ２を通過した位相検出信号ＲＰＤは、電圧制御発振器ＶＣＯの電源電圧Ｖccの１／２の信号レベルを有することになる。このとき、表示パネル１０の水平方向の中心位置と、該表示パネル１０に表示された画像情報（輝度信号）の水平表示位置の中心とは、ほぼ一致した状態となる。なお、上記位相検出信号ＲＰＤの信号レベルは、水平同期信号Ｈの同期期間以外ではハイインピーダンス状態となる。
【００５２】
ローパスフィルタＬＰＦ２は、上記位相比較器ＰＤから出力された位相検出信号ＲＰＤから高周波成分を遮断して、直流信号に変換する処理を行い、比較器ＣＭＰ２の一方の入力端に入力する。ここで、比較器ＣＭＰ２の他方の入力端には、電圧制御発振器ＶＣＯの電源電圧Ｖccの１／２が基準電圧（＝Ｖcc／２；第２の基準電圧）として入力される。
比較器ＣＭＰ２は、ローパスフィルタＬＰＦ２を介して直流信号化された位相検出信号ＲＰＤと、基準電圧Ｖcc／２との電圧値を比較する処理を行う。比較器ＣＭＰ２は、例えば、位相検出信号側が基準電圧よりも大きい場合には、ハイレベルの検出信号Ｓpsdを出力し、位相検出信号側が小さい場合には、ローレベルの検出信号Ｓpsdを出力する。すなわち、比較器ＣＭＰ２から出力される比較結果は、２値レベルからなる検出信号Ｓpsd（第２の検出信号）として出力される。
【００５３】
このような構成を有するＰＤ信号測定ブロックＰＳＤ１において、まず、マイクロコンピュータ６０から出力されるＰＤ設定データをアナログ変換した設定電圧に基づいて、電圧制御発振器ＶＣＯにより所定の発振周波数を有するクロック信号が位相比較器ＰＤに入力され、水平同期信号Ｈとの信号周波数及び位相が比較される。この比較結果である位相検出信号ＲＰＤは、ローパスフィルタＬＰＦ２により高周波成分が遮断され、直流化された状態で比較器ＣＭＰ２に入力され、基準電圧Ｖcc／２の電圧値と比較される。この比較結果（検出信号Ｓpsd）は、サンプリング切換スイッチＳＷＡを介して検出信号Ｓcmpとしてタイミングジェネレータ部５２Ａ（サンプリングブロックＤＳＬ１）に出力される。
【００５４】
ここで、上述した出力レベル測定ブロックＯＬＤと、ＰＤ信号測定ブロックＰＳＤ１から出力される各検出信号Ｓold、Ｓpsdは、例えば、マイクロコンピュータ６０からの切換制御信号に基づいて、サンプリング切換スイッチ（第１のスイッチ）ＳＷＡが所定のタイミングで切り換え制御されることにより、各検出信号Ｓold、Ｓpsdが適宜選択的に（いずれか一方が）取り込まれ、ハイ／ロー時系列信号からなる検出信号Ｓcmpとして、タイミングジェネレータ部５２Ａ（サンプリングブロックＤＳＬ１）に入力される。
【００５５】
（サンプリングブロックＤＳＬ１）
サンプリングブロックＤＳＬ１は、図２に示すように、例えば、サンプルホールド回路（サンプルホールド部）ＳＨＤと、データ演算器（第１のカウンタ部）ＤＰＲと、検出データレジスタ（データレジスタ部）ＤＲ１と、を備えている。
【００５６】
サンプルホールド回路ＳＨＤは、タイミングジェネレータ部５２Ａ内に設けられ、垂直制御信号や水平制御信号等の各種タイミング制御信号を生成するタイミング信号生成部（図示を省略）により生成される、データサンプリング信号に基づく所定のタイミングで、上述した出力レベル測定ブロックＯＬＤ又はＰＤ信号測定ブロックＰＳＤ１から出力され、サンプリング切換スイッチＳＷＡを介して出力される検出信号（時系列信号）Ｓcmpを、取り込み保持するサンプリング・ホールド動作を実行する。ここで、サンプルホールド回路ＳＨＤは、１表示画面（１垂直同期期間）中の所定の出力ラインにおける特定のタイミングでのみ、上記検出信号Ｓcmpのサンプリング・ホールド動作を実行する。
【００５７】
データ演算器ＤＰＲは、上記サンプルホールド回路ＳＨＤに保持された検出信号Ｓcmpの信号レベルを一定周期で複数回検出し、所定の信号レベルを有する状態（例えば、ハイレベル状態の出現回数）をカウントして、該カウント値（計数値）を１表示画面分（１垂直同期期間）ごとにバイナリデータとして、検出データレジスタＤＲ１に出力する。
検出データレジスタＤＲ１は、上記データ演算器ＤＰＲからバイナリデータとして供給されるカウント値を順次取り込み保持し、所定のタイミングで後述する通信制御ブロックＳＩＦを介してシリアルデータ（計測信号）Ｓoutとしてマイクロコンピュータ６０に出力する。なお、検出データレジスタＤＲ１の構成例については後述する。
【００５８】
次いで、本実施例に係るタイミングジェネレータ部における検出信号のサンプリング動作について説明する。
（データサンプリング動作例）
図４は、本実施例に係るタイミングジェネレータ部におけるデータサンプリング動作の第１の実施例を示す概念図であり、図５は、本実施例に係るタイミングジェネレータ部におけるデータサンプリング動作の一例を示すタイミングチャートである。ここでは、上述した映像信号処理回路の構成を適宜参照しながら説明する。
【００５９】
まず、サンプリングブロックＤＳＬ１に設けられたサンプルホールド回路ＳＨＤにより、上述したＲＧＢ信号処理部５１Ａから出力される検出信号（時系列信号）Ｓcmpを所定のタイミングでサンプリング（抽出）する。
ここで、検出信号Ｓcmpのサンプリングタイミングは、１垂直同期期間（１Ｖ期間）内においては、例えば、図４（ａ）、図５（ａ）に示すように、まず、任意の出力ライン（図４（ａ）においては、１表示画面を構成する２２０本の走査ラインのうち、画面上方から５０本目、１１０本目、１７０本目の３ラインを設定した場合を示す）を予め規定し、各出力ラインから数えて最初に極性反転信号ＦＲＰがハイレベルとなるライン（すなわち、非反転映像出力ライン）をサンプリングラインとして、タイミングが設定される。すなわち、各サンプリングラインの検出信号Ｓcmpは、図５（ａ）に示すような垂直サンプリング信号ＶＤＰに基づいて、サンプルホールド回路ＳＨＤに取り込まれるように設定される。
【００６０】
また、１水平同期期間（１Ｈ期間）におけるサンプリングタイミングは、出力レベル測定ブロックＯＬＤ及びＰＤ信号測定ブロックＰＳＤ１に設けられたローパスフィルタＬＰＦ１、ＬＰＦ２の出力が安定化した状態でサンプリング動作を実行するために、例えば、図４（ｂ）、図５（ｂ）に示すように、上記サンプリングラインにおける１水平期間の後半の任意のタイミングに設定される。すなわち、各サンプリングラインの検出信号Ｓcmpは、図５（ｂ）に示すような水平サンプリング信号ＨＤＰに基づいて、サンプルホールド回路ＳＨＤへの取り込みタイミング（サンプリングスタートタイミング）が設定される。
【００６１】
そして、このようなサンプリングタイミングにおける検出信号Ｓcmpのサンプリング動作は、具体的には、ＲＧＢ信号処理部５１Ａ（出力レベル測定ブロックＯＬＤ又はＰＤ信号測定ブロックＰＳＤ１）からサンプリング切換スイッチＳＷＡを介して、サンプルホールド回路ＳＨＤに取り込み保持された検出信号Ｓcmpの信号レベルを、データ演算器ＤＰＲにより所定の周期で所定回数検出する動作を行い、特定の信号レベル（ハイレベル）が検出される回数をカウントして、該カウント値を１垂直同期期間ごとに検出データレジスタＤＲ１に書き込むことにより実行される。
【００６２】
ここで、データ演算器ＤＰＲによる検出信号Ｓcmpのハイレベル状態のカウント動作は、図５（ｂ）に示すように、例えば、各サンプリングラインについて、検出信号Ｓcmpの信号レベルを約０．５μsec間隔で３２回検出し、ハイレベル状態の検出回数をカウントする。これにより、図４（ｃ）に示すように、表示パネル１０の所定の表示領域（特定領域）において、３ライン分のサンプリング動作によって、合計９６回の検出動作が行われ、検出信号Ｓcmpの信号レベル（ハイレベル）に応じて最小０〜最大９６までのカウント値が得られる。
【００６３】
すなわち、出力レベル測定ブロックＯＬＤにおいて、検波用Ｄ／ＡコンバータＤＡＣ２により比較器ＣＭＰ１に設定される検波用調整値に対して、輝度信号に基づくローパスフィルタＬＰＦ１の出力電圧値が高い傾向を示す場合には、上記データ演算器ＤＰＲにおけるカウント値は大きくなり、低い傾向を示す場合にはカウント値が小さくなる。また、ＰＤ信号測定ブロックＰＳＤ１においても、同様に、比較器ＣＭＰ２に設定される基準電圧に対して、位相比較器ＰＤから出力される位相検出信号ＲＰＤに基づくローパスフィルタＬＰＦ２の出力電圧値が高い傾向を示す場合には、上記データ演算器ＤＰＲにおけるカウント値は大きくなり、低い傾向を示す場合にはカウント値が小さくなる。したがって、輝度信号又は位相検出信号ＲＰＤの信号レベルが常に高い状態では、データ演算器ＤＰＲにより常時ハイレベル状態が検出されることになるので、カウント値は最大値である“９６”が得られ、常に低い状態では常時ローレベル状態が検出されて、カウント値は最小値である“０”が得られる。
【００６４】
上記データ演算器ＤＰＲにより得られ、検出データレジスタＤＲ１に書き込み保持されたカウント値は、マイクロコンピュータ６０からの制御命令に基づいて通信制御ブロックＳＩＦに出力され、シリアルデータＳoutとしてマイクロコンピュータ６０に送出される。
マイクロコンピュータ６０は、このシリアルデータＳoutに基づいて、ソースドライバ３０に出力される輝度信号（反転ＲＧＢ信号）の信号レベル、又は、ゲートドライバ２０及びソースドライバ３０に供給されるタイミング制御信号の信号周波数及び位相が、表示パネル等の仕様や表示条件に対して適切であるか否か（出力信号レベルの大小関係）を判断し、適切でない場合には、輝度信号の信号レベル、又は、位相検出信号ＲＰＤの信号レベルを適正化するための出力レベル調整データ及びＰＤ設定データを含む調整制御信号を生成し、シリアルデータＳinとして通信制御ブロックＳＩＦを介して、出力レベル測定ブロックＯＬＤ又はＰＤ信号測定ブロックＰＳＤ１に送出する。
【００６５】
これにより、出力レベル測定ブロックＯＬＤに設けられたＤ／ＡコンバータＤＡＣ１により出力レベル調整データがアナログ変換されて、出力バッファＢＦの基準電圧として設定されるので、各色の輝度信号の信号レベルが適正化されてソースドライバ３０に出力される。また、ＰＤ信号測定ブロックＰＳＤ１に設けられたＤ／ＡコンバータＤＡＣ３によりＰＤ設定データがアナログ変換されて、電圧制御発振器ＶＣＯの設定電圧として設定されるので、タイミング制御信号の信号タイミング（すなわち、電圧制御発振器ＶＣＯの発振周波数及び位相）が適正化されてゲートドライバ２０及びソースドライバ３０に出力される。
【００６６】
ここで、本実施例に係るサンプリング方法に適用される検出データレジスタＤＲ１の構成について簡単に説明する。
図６は、本実施例に係るサンプリング方法に適用される検出データレジスタの一構成例を概念図である。
検出データレジスタＤＲ１は、図６に示すように、例えば、７ビットのバイナリデータを保持するカウンタ部ＢＣＴ０〜ＢＣＴ６を備え、上記特定のサンプリングラインにおける検出信号Ｓcmpから検出されたハイレベル状態のカウント値を取り込み保持し、例えば、１垂直同期信号に同期して保持した７ビット分のカウント値を一括して後述する通制御ブロックＳＩＦに出力する。
【００６７】
また、本実施例に適用可能な検出データレジスタＤＲ１は、図６に示すように、１ビットのエラーフラグ設定部ＥＲＦを備え、上記各サンプリングラインにおけるカウント動作（検出動作）ごとにエラーフラグ（エラー情報）を更新設定する構成を適用するものであってもよい。これにより、検出データレジスタＤＲ１に保持されたカウント値が、各サンプリングライン間で予め設定した規定値以上の差を有している場合（異常範囲に含まれる場合）には、ＰＬＬ（Phase LockedLoop）回路としての機能を有する映像信号処理回路５０Ａがアンロック状態にあるものと判断して、誤判断防止のため、マイクロコンピュータ６０にエラーフラグ"０"を送出し、一方、上記カウント値の差が規定値以下の場合には、正常状態（ロック状態）と判断して、エラーフラグ"１"を送出することができる。したがって、マイクロコンピュータ６０は、検出データレジスタＤＲ１から送出されるエラーフラグに基づいて、映像信号処理回路５０Ａ（ＰＬＬ回路）のロック／アンロック状態に関する情報を容易に取得することができる。
【００６８】
（通信制御ブロックＳＩＦ）
図７は、本実施例に係る映像信号処理回路に適用可能な通信制御ブロックの機能を説明するブロック構成図であり、図８は、本実施例に係る通信制御ブロックにおける通信制御処理を示すタイミングチャートである。
通信制御ブロックＳＩＦは、図７に示すように、例えば、データ設定レジスタＤＳＲと、シフトレジスタＳＲと、データ格納レジスタＤＭＲ１、ＤＭＲ２と、を備えている。ここで、本実施例に係る映像信号処理回路においては、通信制御ブロックＳＩＦと、ＲＧＢ信号処理部５１Ａ（出力レベル測定ブロックＯＬＤ、ＰＤ信号測定ブロックＰＳＤ１）、タイミングジェネレータ部５２Ａ（サンプリングブロックＤＳＬ１）及びマイクロコンピュータ６０の各構成との間の制御データの送受が、単一の入出力端子（接続端子；説明の都合上、「入力端子Ｔsi」、「出力端子Ｔso」と別記するが、単一の端子により構成される）及び入出力信号線（図示を省略）を介して実行される。
【００６９】
データ設定レジスタＤＳＲは、上記タイミングジェネレータ部に設けられた検出データレジスタＤＲ１に保持された複数ビットのカウント値及びエラーフラグを、１垂直同期信号Ｖに同期する所定のタイミング（例えば、立ち上がりタイミング）で一括して取り込み保持し、マイクロコンピュータ６０から供給される通信制御信号ＣＳに同期する所定のタイミング（例えば、立ち下がりタイミング）で後述するシフトレジスタＳＲに一括して出力する。また、データ設定レジスタＤＳＲは、上記通信制御信号ＣＳに同期する所定のタイミング（例えば、立ち上がりタイミング）でシフトレジスタＳＲにおける入出力に関する情報Ｓ０／Ｓ１を取り込み保持する。
【００７０】
シフトレジスタＳＲは、データ設定レジスタＤＳＲに保持された複数ビットのカウント値を、上記通信制御信号ＣＳに同期する所定のタイミング（例えば、立ち下がりタイミング）で一括して取り込み保持するとともに、入力端子Ｔsiを介してマイクロコンピュータ６０から送出される調整制御信号（シリアルデータＳin）を、マイクロコンピュータ６０から供給される通信用シフトクロックＳＣＫに同期する所定のタイミング（例えば、立ち下がりタイミング）で、取り込み保持する。上記取り込み保持されたカウント値（シリアルデータＳout）は、マイクロコンピュータ６０から供給される通信用シフトクロックＳＣＫに同期する所定のタイミング（例えば、立ち下がりタイミング）で、出力端子Ｔsoを介してマイクロコンピュータ６０に順次出力される。また、調整制御信号は、図示を省略したＤ／Ａコンバータ用レジスタを介して、上記ＲＧＢ信号処理部５１Ａを構成する出力レベル測定ブロックＯＬＤ及びＰＤ信号測定ブロックＰＳＤに設けられた各Ｄ／ＡコンバータＤＡＣ１〜ＤＡＣ３に、出力レベル調整データ、検波用調整データ及びＰＤ設定データとして順次出力される。
【００７１】
データ格納レジスタＤＭＲ１、ＤＭＲ２は、上記シフトレジスタＳＲ（通信制御ブロックＳＩＦ）を介して、出力レベル測定ブロックＯＬＤ、ＰＤ信号測定ブロックＰＳＤ１及びサンプリングブロックＤＳＬ１、並びに、マイクロコンピュータ６０との間で送受、又は、入出力される上記複数ビットのカウント値や調整制御信号、その他制御命令等（以下の説明では、「制御データ」と総称する）を、上記通信制御信号ＣＳに同期する所定のタイミング（例えば、立ち上がりタイミング）で一括して取り込み保持する。
【００７２】
上述したような構成を有する通信制御ブロックＳＩＦにおいて、外部（出力レベル測定ブロックＯＬＤ、ＰＤ信号測定ブロックＰＳＤ１、マイクロコンピュータ６０）との制御データは、例えば、マイクロコンピュータ６０から入力端子Ｔsiを介して、タイミングジェネレータ部５２Ａに入力される制御データ（制御命令）として２４ビット、また、ＲＧＢ信号処理部５１Ａに入力される制御データ（調整制御信号）として１６ビットからなる、４０ビット以上のシリアルデータが設定される。制御データは、例えば、タイミングジェネレータ部５２Ａへの制御データ（２４ビット）が先行して入力され、その後、連続的に、ＲＧＢ信号処理部５１Ａへの制御データ（１６ビット）が入力される。
【００７３】
ここで、マイクロコンピュータ６０から入力されたタイミングジェネレータ部５２Ａへの２４ビットの制御データＴ０〜Ｔ２３は、入力端子Ｔsiを介してシフトレジスタＳＲに順次取り込み保持された後、通信制御信号ＣＳの立ち上がりタイミングで一括してデータ格納レジスタＤＭＲ１、ＤＭＲ２に取り込み保持されるとともに、図８に示すように、ＲＧＢ信号処理部５１Ａ（出力レベル測定ブロックＯＬＤ、ＰＤ信号測定ブロックＰＳＤ１）にシリアルデータＳout（図２中、通信制御ブロックＳＩＦからＲＧＢ信号処理部５１Ａに出力されるシリアルデータＳout）として出力される。このとき、制御データＴ０〜Ｔ２３は、ＲＧＢ信号処理部５１Ａに送出されるが、ＲＧＢ信号処理部５１Ａ側では、この制御データＴ０〜Ｔ２３を無視して、該制御動作を実行しない。
【００７４】
また、図８に示すように、制御データＴ０〜Ｔ２３に続いて入力されるＲＧＢ信号処理部５１Ａへの１６ビットの制御データＤ０〜Ｄ１５（シリアルデータＳin）は、通信用シフトクロックＳＣＫの立ち上がりタイミングで入力端子Ｔsiを介してシフトレジスタＳＲに順次取り込み保持され、該通信用シフトクロックＳＣＫにより２４クロック分（すなわち、タイミングジェネレータ部５２Ａへの２４ビットの制御データＴ０〜Ｔ２３の出力期間分）遅延された後、その立ち下がりタイミングで、上記制御データＴ０〜Ｔ２３と同様に、シフトレジスタＳＲからシリアルデータＳoutとしてＲＧＢ信号処理部５１Ａに順次出力される。出力された制御データＤ０〜Ｄ１５は、通信制御信号ＣＳの立ち上がりタイミングで、図示を省略したＤ／Ａコンバータ用レジスタを介して、ＲＧＢ信号処理部５１Ａの各Ｄ／ＡコンバータＤＡＣ１〜ＤＡＣ３に取り込まれ、出力レベル測定ブロックＯＬＤの出力バッファＢＦにおける基準電圧及び検波用Ｄ／ＡコンバータＤＡＣ２における検波用調整値、並びに、ＰＤ信号測定ブロックＰＳＤ１の電圧制御発振器ＶＣＯにおける設定電圧が調整制御される。
【００７５】
このように、本実施例に係る通信制御ブロックＳＩＦにおいては、マイクロコンピュータ６０からタイミングジェネレータ部５２Ａ及びＲＧＢ信号処理部５１Ａへの制御データが、シリアルデータ形式で重畳されて送出されるとともに、各構成に必要な制御データのみが取り込まれ、不要な制御データを無視するように設定されているので、ＲＧＢ信号処理部５１Ａ、タイミングジェネレータ部５２Ａ、マイクロコンピュータ６０間で、制御データの送受のための入出力端子（又は、入出力信号線）を唯一設けた構成を良好に適用することができる。
【００７６】
以上説明したように、本実施形態に係る表示駆動制御装置は、表示制御信号（輝度信号、垂直制御信号、水平制御信号等）の信号レベルやタイミングを適正値に調整制御する機能を、例えば、従来技術（図１２参照）に示したＬＣＤコントローラ内部に備え、上記表示制御信号の信号レベルやタイミングを、表示装置の仕様や種々の表示条件等に応じて、適宜調整することができるので、表示制御信号の調整のための外部専用装置や人手等を必要とすることなく、低コストかつ高い作業効率で、適切な信号レベル及び信号タイミングを有する表示制御信号を自動的に調整して設定することができる。
【００７７】
＜映像信号処理回路の第２の実施例＞
次に、本実施形態に係る表示駆動制御装置に適用可能な映像信号処理回路の第２の実施例について、詳しく説明する。
図９は、本実施形態に係る表示駆動制御装置に適用可能な映像信号処理回路の第２の実施例を示す要部構成図である。なお、図９においても、本発明の特徴である、輝度信号の信号レベル及びタイミング制御信号の信号タイミングを調整制御する構成部分のみを図示する。また、上述した第１の実施例と同等の構成については、同一の符号を付してその説明を簡略化又は省略する。
【００７８】
映像信号処理回路５０Ｂは、図９に示すように、概略、ＲＧＢ信号処理部５１Ｂ及びタイミングジェネレータ部５２Ｂを備え、ＲＧＢ信号処理部５１Ｂは、輝度信号の信号レベルを検出する出力レベル測定ブロックＯＬＤ、及び、タイミング制御信号の信号タイミングを検出するＰＤ信号測定ブロックＰＳＤ２を備えて構成され、また、タイミングジェネレータ部５２Ｂは、上記各ブロックからの検出信号を取り込んで保持するサンプリングブロックＤＳＬ１、ＤＳＬ２、及び、映像信号処理回路５０Ｂとマイクロコンピュータ６０との各種データや信号の送受を行う通信制御ブロックＳＩＦを備えて構成されている。
ここで、出力レベル測定ブロックＯＬＤ、サンプリングブロックＤＳＬ１及び通信制御ブロックＳＩＦは、上述した第１の実施例と同等の構成及び機能を備えているので、具体的な説明を省略する。
【００７９】
（ＰＤ信号測定ブロックＰＳＤ２）
ＰＤ信号測定ブロックＰＳＤ２は、図９に示すように、例えば、上述した第１の実施例と同等の構成を有するＤ／ＡコンバータＤＡＣ３と、電圧制御発振器ＶＣＯと、位相比較器ＰＤと、を備え、マイクロコンピュータ６０から出力されるＰＤ設定データを、Ｄ／ＡコンバータＤＡＣ３によりアナログ変換した設定電圧に基づいて、電圧制御発振器ＶＣＯにより所定の発振周波数を有するクロック信号が位相比較器ＰＤに入力され、水平同期信号Ｈとの信号周波数及び位相が比較される動作が実行される。この比較結果（位相検出信号ＲＰＤ；第２の検出信号）は、後述するタイミングジェネレータ部５２Ｂに設けられたサンプリングブロックＤＳＬ２に出力される。
【００８０】
（サンプリングブロックＤＳＬ２）
図１０は、本実施例に係る映像信号処理回路に適用可能なＶＣＯカウンタにおける位相比較処理の詳細を示すタイミングチャートである。
サンプリングブロックＤＳＬ２は、図９に示すように、例えば、ＶＣＯカウンタ（第２のカウンタ部）ＶＣＴと、検出データレジスタＤＲ２と、を備えている。
【００８１】
上述した第１の実施例において説明したように、位相比較器ＰＤにおける内部クロック信号と水平同期信号Ｈとの同期状態は、水平同期信号Ｈの同期期間内における位相検出信号ＲＰＤの信号レベルがハイレベル状態及びローレベル状態を示す期間が同一であるか否かを検出することにより判定することができる。そこで、本実施例においては、ＶＣＯカウンタＶＣＴを用いて、位相検出信号ＲＰＤの信号レベルの変化タイミングを検出し、該検出結果に基づいて、電圧制御発振器ＶＣＯに供給されるＰＤ設定データを適正化する。
【００８２】
具体的には、ＶＣＯカウンタＶＣＴは、図１０に示すように、水平同期信号Ｈがハイレベルとなる期間（ＰＬＬ回路のアクティブ期間に相当する）における位相検出信号ＲＰＤの信号レベルがローレベル状態となる期間（特定の電圧状態の継続時間）を、基本クロックＭＣＫに基づいてカウントして、該カウント値を１表示画面分（１垂直同期期間）ごとにバイナリデータとして、検出データレジスタＤＲ２に出力する。ここで、基本クロックＭＣＫは、表示駆動制御装置の制御クロックの中で最も高い周波数を有するクロック信号を適用する。
検出データレジスタＤＲ２は、上述した第１の実施例に示した検出データレジスタＤＲ１と同等の構成（図６参照）を有し、ＶＣＯカウンタＶＣＴからバイナリデータとして供給されるカウント値を順次取り込み保持し、所定のタイミングで後述する通信制御ブロックＳＩＦに出力する。
【００８３】
上述したような構成を有する映像信号処理回路５０Ｂにおいて、出力レベル測定ブロックＯＬＤにより、輝度信号の信号レベルと、マイクロコンピュータ６０により設定された検波用調整値が比較され、その比較結果（検出信号Ｓold；第１の検出信号）がサンプリングブロックＤＳＬ１に出力される。サンプリングブロックＤＳＬ１においては、データ演算器ＤＰＲにより、上記検波用調整値に対して輝度信号の信号レベルが高くなる頻度がカウントされ、該カウント値（第１の計数値）が検出データレジスタＤＲ１に保持される。
【００８４】
一方、ＰＤ信号測定ブロックＰＳＤ２においては、水平同期信号と、マイクロコンピュータ６０により設定された電圧制御発振器ＶＣＯの発振周波数が比較され、その比較結果（位相検出信号ＲＰＤ）がサンプリングブロックＤＳＬ２に出力される。サンプリングブロックＤＳＬ２においては、ＶＣＯカウンタＶＣＴにより、水平同期信号Ｈの同期期間中における位相検出信号ＲＰＤがローレベル状態を示す期間がカウントされ、該カウント値（第２の計数値）が検出データレジスタＤＲ２に保持される。
【００８５】
サンプリングブロックＤＳＬ１、ＤＳＬ２の各検出データレジスタＤＲ１１、ＤＲ２に保持されたカウント値は、例えば、マイクロコンピュータ６０からの切換制御信号に基づいて、出力切換スイッチ（第２のスイッチ）ＳＷＢが所定のタイミングで切り換え制御されることにより、いずれか一方のカウント値が適宜選択的に通信制御ブロックＳＩＦに出力され、所定のタイミングでシリアルデータ（計測信号）Ｓoutとしてマイクロコンピュータ６０に送出される。
【００８６】
そして、マイクロコンピュータ６０は、このシリアルデータＳoutに基づいて、ソースドライバ３０に出力される輝度信号（反転ＲＧＢ信号）の信号レベル、又は、ゲートドライバ２０及びソースドライバ３０に供給されるタイミング制御信号の信号周波数及び位相が、表示パネル等の仕様や表示条件に対して適切であるか否かを判断し、適切でない場合には、輝度信号の信号レベル、又は、位相検出信号ＲＰＤの信号レベルを適正化するための出力レベル調整データ及びＰＤ設定データを含む調整制御信号を生成し、シリアルデータＳinとして通信制御ブロックＳＩＦを介して、出力レベル測定ブロックＯＬＤ又はＰＤ信号測定ブロックＰＳＤ１に送出する。
【００８７】
ここで、マイクロコンピュータ６０は、ＰＤ信号測定ブロックＰＳＤ２において検出された位相検出信号ＲＰＤのカウント動作に用いられた基本クロックＭＣＫの最適周波数が、表示パネルのドット数に基づいて予め規定されており、また、水平同期信号の同期期間（ＰＬＬ回路のアクティブ期間）は一定であることから、上記位相検出信号ＲＰＤのカウント値に基づいて、位相検出信号ＲＰＤがローレベル状態を示す期間（信号レベル保持時間＝カウント数×１クロック時間）を算出する。これにより、位相検出信号ＲＰＤがローレベル状態及びハイレベル状態となる期間が同一であり、上記アクティブ期間の中間タイミング（センタ）で位相検出信号ＲＰＤの信号レベルが切り替わっているか否か、すなわち、電圧制御発振器ＶＣＯの発振周波数及び位相が適正であるか否かを検出する。
【００８８】
マイクロコンピュータ６０から通信制御ブロックＳＩＦにシリアルデータＳinとして送出された出力レベル調整データは、出力レベル測定ブロックＯＬＤにおいてアナログ変換されて、出力バッファＢＦの基準電圧として設定されるので、各色の輝度信号の信号レベルが適正化されてソースドライバ３０に出力される。また、シリアルデータＳinとして送出されたＰＤ設定データは、ＰＤ信号測定ブロックＰＳＤ１においてアナログ変換されて、電圧制御発振器ＶＣＯの設定電圧として設定されるので、タイミング制御信号の信号タイミング（すなわち、電圧制御発振器ＶＣＯの発振周波数及び位相）が適正化されてゲートドライバ２０及びソースドライバ３０に出力される。
【００８９】
なお、本実施例に適用されるサンプリングブロックＤＳＬ２において、位相検出信号ＲＰＤの信号レベルの変化タイミングが、水平同期信号の同期期間中に存在し（信号レベルが切り替わり）、映像信号処理回路５０Ｂ（ＰＬＬ回路）がロック状態にある場合について説明したが、例えば、サンプリングブロックＤＳＬ２の検出データレジスタＤＲ２に保持されたカウント値が予め設定した規定値を超過する場合（すなわち、水平同期信号のアクティブ期間を超過する場合）や、カウント値が０の場合には、映像信号処理回路５０Ｂ（ＰＬＬ回路）がアンロック状態にあるものと判断して、誤判断防止のため、図６に示したような検出データレジスタＤＲ２のエラーフラグ設定部ＥＲＦにエラーフラグ“０”を設定し、通信制御ブロックＳＩＦを介して上記カウント値とともにシリアルデータＳoutとして、マイクロコンピュータ６０に送出する。一方、上記カウント値が規定値以下の場合には、正常状態（ロック状態）と判断してエラーフラグ“１”を設定し、通信制御ブロックＳＩＦを介してマイクロコンピュータ６０に送出する。
【００９０】
＜映像信号処理回路の第３の実施例＞
次に、本実施形態に係る表示駆動制御装置に適用可能な映像信号処理回路の第３の実施例について、詳しく説明する。
図１１は、本実施形態に係る表示駆動制御装置に適用可能な映像信号処理回路の第３の実施例を示す要部構成図である。なお、図１１においても、本発明の特徴である、輝度信号の信号レベル及びタイミング制御信号の信号タイミングを調整制御する構成部分のみを図示する。また、上述した第１及び第２の実施例と同等の構成については、同一の符号を付してその説明を簡略化又は省略する。
【００９１】
本実施例に係る映像信号処理回路は、上述した第１の実施例に示した出力レベル測定ブロックにより検出される輝度信号の信号レベルに関する検出信号、及び、ＰＤ信号測定ブロックにより検出される電圧制御発振器ＶＣＯの発振周波数及び位相に関する検出信号を、選択的に取り込んで、該検出信号における特定の信号レベルの検出回数をカウントする信号処理経路と、上述した第２の実施例に示したＰＤ信号測定ブロックにより検出される電圧制御発振器ＶＣＯの発振周波数及び位相に関する検出信号における特定の信号レベル状態を示す期間を規定するクロック数をカウントする信号処理経路と、を備え、これらの２系統の信号処理経路からのカウント値を選択的に取り込み、シリアルデータとしてマイクロコンピュータに送出するように構成されている。
【００９２】
すなわち、図１１に示すように、映像信号処理回路５０Ｃは、概略、ＲＧＢ信号処理部５１Ｃ及びタイミングジェネレータ部５２Ｃを備え、ＲＧＢ信号処理部５１Ｃは、輝度信号の信号レベルを検出する出力レベル測定ブロックＯＬＤ、及び、タイミング制御信号の信号タイミングを検出するＰＤ信号測定ブロックＰＳＤ１を備えて構成され、また、タイミングジェネレータ部５２Ｃは、上記各ブロックＯＬＤ、ＰＳＤ１からの検出信号Ｓold、Ｓpsdを選択的に取り込んで、特定の信号レベルの検出回数をカウントするサンプリングブロックＤＳＬ１、及び、上記ＰＤ信号測定ブロックＰＳＤ１から出力される位相検出信号ＰＤを取り込んで、特定の信号レベルのクロック数をカウントするサンプリングブロックＤＳＬ２、映像信号処理回路５０ＢＣとマイクロコンピュータ６０との各種データや信号の送受を行う通信制御ブロックＳＩＦを備えて構成されている。
【００９３】
ここで、出力レベル測定ブロックＯＬＤからの検出信号Ｓold、及び、ＰＤ信号測定ブロックＰＳＤ１からの検出信号Ｓpsdは、第１の実施例に示した場合と同様に、サンプリング切換スイッチＳＷＡを切り換え制御することにより、サンプリングブロックＤＳＬ１に選択的に取り込まれ、また、サンプリングブロックＤＳＬ１及びＤＳＬ２に保持されたバイナリデータからなる各カウント値は、第２の実施例に示した場合と同様に、出力切換スイッチＳＷＢを切り換え制御することにより、通信制御ブロックＳＩＦに選択的に取り込まれるように構成されている。
【００９４】
なお、出力レベル測定ブロックＯＬＤ、ＰＤ信号測定ブロックＰＳＤ１、サンプリング切換スイッチＳＷＡ、サンプリングブロックＤＳＬ１及び通信制御ブロックＳＩＦは、上述した第１の実施例と同等の構成及び機能を備え、また、サンプリングブロックＤＳＬ２及び出力切換スイッチＳＷＢは、上述した第２の実施例と同等の構成及び機能を備えているので、具体的な説明を省略する。
【００９５】
上述したような構成を有する映像信号処理回路５０Ｃにおいて、出力レベル測定ブロックＯＬＤ、ＰＤ信号測定ブロックＰＳＤ１及びサンプリングブロックＤＳＬ１により、輝度信号の信号レベル及びタイミング制御信号の位相に関する検出信号Ｓcmp（Ｓold、Ｓpsd）が時系列的に取り込まれ、該検出信号Ｓcmpにおける特定の信号レベルの検出回数がカウント値として保持される（第１の実施例参照）。また、ＰＤ信号測定ブロックＰＳＤ１及びサンプリングブロックＤＳＬ２により、タイミング制御信号の位相に関する検出信号（位相検出信号ＲＰＤ）が取り込まれ、該検出信号における特定の信号レベルのクロック数がカウント値として保持される（第２の実施例参照）。そして、各サンプリングブロックＤＳＬ１、ＤＳＬ２に保持されたカウント値は、出力切換スイッチＳＷＢを適宜切り換え制御することにより、選択的に通信制御ブロックＳＩＦに取り込まれ、シリアルデータＳoutとしてマイクロコンピュータ６０に送出される。
【００９６】
マイクロコンピュータ６０は、このシリアルデータＳoutに基づいて、ソースドライバ３０に出力される輝度信号（反転ＲＧＢ信号）の信号レベル、又は、ゲートドライバ２０及びソースドライバ３０に供給されるタイミング制御信号の信号周波数及び位相が、表示パネル等の仕様や表示条件に対して適切であるか否かを判断し、適切でない場合には、輝度信号の信号レベル、又は、位相検出信号ＲＰＤの信号レベルを適正化するための出力レベル調整データ及びＰＤ設定データを含むシリアルデータＳinを生成し、通信制御ブロックＳＩＦを介して、出力レベル測定ブロックＯＬＤ又はＰＤ信号測定ブロックＰＳＤ１に送出する。
【００９７】
すなわち、本実施例においては、タイミング制御信号の信号周波数及び位相を検出する手法として、水平同期信号Ｈと電圧制御発振器ＶＣＯにより出力されるクロック信号との周波数及び位相の比較結果である位相検出信号ＲＰＤを用い、基準電圧（Ｖcc／２）との電圧比較処理に基づく検出信号における特定の信号レベルの検出回数（検出頻度）に基づく処理方法と、上記位相検出信号ＲＰＤにおける特定の信号レベルのクロック数（信号レベル継続時間）に基づく処理方法とを選択的に、もしくは、重合的に適用することができる。
なお、上述した各実施例においては、映像信号処理回路とマイクロコンピュータを、別個の構成として示したが、本発明はこれに限定されるものではなく、例えば、映像信号処理回路及びマイクロコンピュータが単一のＬＣＤコントローラの内部に備えられた構成を有するものであってもよい。
【００９８】
【発明の効果】
本発明に係る表示駆動制御装置及びその信号調整方法によれば、液晶表示装置等の表示装置における、表示パネルに画像情報を適正な状態で表示させるための表示駆動制御装置において、少なくとも、輝度信号の信号レベル及び各種タイミング制御信号の信号タイミングを検出して、検出信号として出力するＲＧＢ信号処理部と、該検出信号の特定の電圧状態を検出してカウント値として出力するタイミングジェネレータ部と、該カウント値を目標値に合致させるための調整制御信号を生成してＲＧＢ信号処理部に出力するマイクロコンピュータと、を備えているので、外部専用装置や人手等を必要とすることなく、低コストかつ高い作業効率で、輝度信号の信号レベル及び各種タイミング制御信号の信号タイミングを適宜検出して、表示パネルの仕様や表示条件等に適した状態に自動的に調整して設定することができる。
【図面の簡単な説明】
【図１】本発明に係る表示駆動制御装置を、液晶表示装置に適用した場合の一実施形態を示す概略ブロック図である。
【図２】本実施形態に係る表示駆動制御装置に適用可能な映像信号処理回路の第１の実施例を示す要部構成図である。
【図３】本実施例に係る映像信号処理回路に適用可能な位相比較器における位相比較処理の概念を示すタイミングチャートである。
【図４】本実施例に係るタイミングジェネレータ部におけるデータサンプリング動作の第１の実施例を示す概念図である。
【図５】本実施例に係るタイミングジェネレータ部におけるデータサンプリング動作の一例を示すタイミングチャートである。
【図６】本実施例に係るサンプリング方法に適用される検出データレジスタの一構成例を概念図である。
【図７】本実施例に係る映像信号処理回路に適用可能な通信制御ブロックの機能を説明するブロック構成図である。
【図８】本実施例に係る通信制御ブロックにおける通信制御処理を示すタイミングチャートである。
【図９】本実施形態に係る表示駆動制御装置に適用可能な映像信号処理回路の第２の実施例を示す要部構成図である。
【図１０】本実施例に係る映像信号処理回路に適用可能なＶＣＯカウンタにおける位相比較処理の詳細を示すタイミングチャートである。
【図１１】本実施形態に係る表示駆動制御装置に適用可能な映像信号処理回路の第３の実施例を示す要部構成図である。
【図１２】従来技術における液晶表示装置を示す概略構成図である。
【符号の説明】
１０ 表示パネル
２０ ゲートドライバ
３０ ソースドライバ
４０ クロマインターフェース回路
５０、５０Ａ〜５０Ｃ 映像信号処理回路
５１Ａ〜５１Ｃ ＲＧＢ信号処理部
５２Ａ〜５２Ｃ タイミングジェネレータ部
６０ マイクロコンピュータ
ＯＬＤ 出力レベル測定ブロック
ＰＳＤ１、ＰＳＤ２ ＰＤ信号測定ブロック
ＤＳＬ１、ＤＳＬ２ サンプリングブロック
ＳＩＦ 通信制御ブロック
Claims (21)
- 少なくとも所定の映像信号に基づいて、輝度信号を含む表示制御信号を生成して、２次元配列された複数の表示画素を備える表示パネルを駆動制御する表示駆動制御装置において、
前記表示駆動制御装置は、少なくとも、
前記表示制御信号の信号特性を設定するとともに、該表示制御信号の信号特性を電圧成分として検出し、検出信号として出力する特性設定検出手段と、
前記検出信号に含まれる特定の電圧状態を所定の周期で検出して計測し、計測信号として出力する特定状態計測手段と、
前記計測信号と予め設定された規定値とを比較し、該比較結果に基づいて、前記表示制御信号における前記信号特性を調整する調整制御信号を生成して、前記特性設定検出手段に出力する特性調整制御手段と、
を備えたことを特徴とする表示駆動制御装置。 - 前記信号特性は、前記表示制御信号における信号電圧であることを特徴とする請求項１記載の表示駆動制御装置。
- 前記信号特性は、前記表示制御信号における信号タイミングであることを特徴とする請求項１記載の表示駆動制御装置。
- 前記特性設定検出手段は、前記表示制御信号における異なる複数の信号特性を個別に設定するとともに、該信号特性を個別の電圧成分として検出し、前記検出信号として出力することを特徴とする請求項１乃至３のいずれかに記載の表示駆動制御装置。
- 前記特性設定検出手段は、前記個別の信号特性を検出して得られた第１の検出信号及び第２の検出信号を選択的に抽出して、前記特定状態計測手段に時系列的に出力する第１のスイッチを備えることを特徴とする請求項４記載の表示駆動制御装置。
- 前記特性設定検出手段は、前記表示制御信号における信号タイミングと予め設定された基準タイミング信号とを位相比較する位相比較器と、該位相比較結果と予め設定された第２の基準電圧とを電圧比較し、該位相比較器による２値レベルからなる電圧比較結果を前記第２の検出信号として出力する第２の電圧比較器と、を備えることを特徴とする請求項５記載の表示駆動制御装置。
- 前記特定状態計測手段は、前記表示パネルの特定領域に配列された前記表示画素群に供給される前記信号電圧に対応する、前記第１の検出信号又は前記第２の検出信号を時系列的に抽出するサンプルホールド部と、該検出信号に含まれる特定の電圧状態の出現回数を計測する第１のカウンタ部と、該計数値を前記計測信号として前記特定調整制御手段に出力するデータレジスタ部と、を備えることを特徴とする請求項５又は６記載の表示駆動制御装置。
- 前記特性設定検出手段は、前記個別の信号特性を検出して得られた第１の検出信号及び第２の検出信号を、前記特定状態計測手段に並列的に出力することを特徴とする請求項４記載の表示駆動制御装置。
- 前記特性設定検出手段は、前記表示制御信号における信号タイミングと予め設定された基準タイミング信号とを位相比較し、２値レベルからなる位相比較結果を前記第２の検出信号として出力する位相比較器を備えることを特徴とする請求項８記載の表示駆動制御装置。
- 前記特定状態計測手段は、前記表示パネルの特定領域に配列された前記表示画素群に供給される前記信号電圧に対応する、前記第１の検出信号を時系列的に抽出するサンプルホールド部と、特定の電圧状態の出現回数を計測する第１のカウンタ部と、前記映像信号に基づく水平同期信号の切り替わり期間内において前記第２の検出信号に含まれる特定の電圧状態の継続時間を計測する第２のカウンタ部と、前記第１のカウンタ部により得られた第１の計数値、及び、前記第２のカウンタ部により得られた第２の計数値を選択的に抽出して、前記計測信号として前記特定調整制御手段に時系列的に出力する第２のスイッチと、を備えることを特徴とする請求項８又は９記載の表示駆動制御装置。
- 前記特性設定検出手段は、前記表示制御信号における信号電圧と予め設定された第１の基準電圧とを電圧比較し、２値レベルからなる電圧比較結果を前記第１の検出信号として出力する第１の電圧比較器を備えることを特徴とする請求項５乃至１０のいずれかに記載の表示駆動制御装置。
- 前記特定状態計測手段は、前記計数値が予め設定した異常範囲に含まれる場合には、前記計測信号にエラー情報を付加して、前記特性調整制御手段に出力することを特徴とする請求項７乃至１１のいずれかに記載の表示駆動制御装置。
- 前記特定状態計測手段は、少なくとも前記計測信号をシリアルデータに変換して、前記計測信号及び前記調整制御信号を含むシリアルデータを、単一の接続端子を介して前記特性調整制御手段との間で時系列的に送受する通信制御部を備えていることを特徴とする請求項１乃至１２のいずれかに記載の表示駆動制御装置。
- 前記表示パネルにおける前記複数の表示画素は、各々、前記輝度信号に基づく信号電圧が印加される個別の画素電極と、所定のコモン電圧が印加される共通の対向電極間に液晶分子が充填された液晶表示画素であることを特徴とする請求項１乃至１３のいずれかに記載の表示駆動制御装置。
- 少なくとも所定の映像信号に基づいて、輝度信号を含む表示制御信号を生成して、２次元配列された複数の表示画素を備える表示パネルを駆動制御する表示駆動制御装置における信号調整方法において、
少なくとも、
前記表示制御信号の信号特性を電圧成分として検出し、検出信号として出力する手順と、
前記検出信号に含まれる特定の電圧状態を所定の周期で検出して計測し、計測信号として出力する手順と、
前記計測信号と予め設定された規定値とを比較し、該比較結果に基づいて、前記表示制御信号における前記信号特性の適否を判定する手順と、
前記判定結果に基づいて、前記表示制御信号における前記信号特性を適正化する調整制御信号を生成する手順と、
前記調整制御信号に基づいて、前記表示制御信号の信号特性を調整、設定する手順と、
を有することを特徴とする表示駆動制御装置の信号調整方法。 - 前記信号特性は、前記表示制御信号における信号電圧であることを特徴とする請求項１５記載の表示駆動制御装置の信号調整方法。
- 前記信号特性は、前記表示制御信号における信号タイミングであることを特徴とする請求項１５記載の表示駆動制御装置の信号調整方法。
- 前記表示制御信号の信号特性を電圧成分として検出する手順は、
前記表示制御信号における信号電圧と予め設定された第１の基準電圧とを電圧比較し、２値レベルからなる電圧比較結果を第１の検出信号として出力する処理と、
前記表示制御信号における信号タイミングと予め設定された基準タイミング信号とを位相比較し、該位相比較結果と予め設定された第２の基準電圧とを比較し、２値レベルからなる電圧比較結果を第２の検出信号として出力する処理と、
前記第１の検出信号及び前記第２の検出信号を選択的に抽出して時系列的に出力する処理と、
を含むことを特徴とする請求項１５乃至１７のいずれかに記載の表示駆動制御装置の信号調整方法。 - 前記検出信号に含まれる特定の電圧状態を検出して計測する手順は、
前記表示パネルの特定領域に配列された前記表示画素群に供給される前記信号電圧に対応する、前記第１の検出信号又は前記第２の検出信号に含まれる特定の電圧状態の出現回数を計測して、該計数値を前記計測信号として出力する処理を含むことを特徴とする請求項１８記載の表示駆動制御装置の信号調整方法。 - 前記表示制御信号の信号特性を電圧成分として検出する手順は、
前記表示制御信号における信号電圧と予め設定された第１の基準電圧とを電圧比較し、２値レベルからなる電圧比較結果を第１の検出信号として出力する処理と、
前記表示制御信号における信号タイミングと予め設定された基準タイミング信号とを位相比較し、２値レベルからなる位相比較結果を第２の検出信号として出力する処理と、
前記第１の検出信号及び前記第２の検出信号を並列的に出力する処理と、
を含むことを特徴とする請求項１５乃至１７のいずれかに記載の表示駆動制御装置の信号調整方法。 - 前記検出信号に含まれる特定の電圧状態を検出して計測する手順は、
前記表示パネルの特定領域に配列された前記表示画素群に供給される前記信号電圧に対応する、前記第１の検出信号に含まれる特定の電圧状態の出現回数を計測して第１の計数値を得る処理と、
前記映像信号に基づく水平同期信号の切り替わり期間内において前記第２の検出信号に含まれる特定の電圧状態の継続時間を計測して第１の計数値を得る処理と、
前記第１の計数値及び前記第２の計数値を選択的に抽出して、前記計測信号として時系列的に出力する処理と、
を含むことを特徴とする請求項２０記載の表示駆動制御装置の信号調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002367832A JP4310679B2 (ja) | 2002-12-19 | 2002-12-19 | 表示駆動制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002367832A JP4310679B2 (ja) | 2002-12-19 | 2002-12-19 | 表示駆動制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004198769A true JP2004198769A (ja) | 2004-07-15 |
| JP4310679B2 JP4310679B2 (ja) | 2009-08-12 |
Family
ID=32764594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002367832A Expired - Fee Related JP4310679B2 (ja) | 2002-12-19 | 2002-12-19 | 表示駆動制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4310679B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7834866B2 (en) | 2005-07-06 | 2010-11-16 | Nec Viewtechnology, Ltd. | Display panel driver and display panel driving method |
| KR20180063928A (ko) * | 2016-12-02 | 2018-06-14 | 엘지디스플레이 주식회사 | 실시간 전압 레벨 모니터링 회로와 이를 포함한 표시장치 |
-
2002
- 2002-12-19 JP JP2002367832A patent/JP4310679B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7834866B2 (en) | 2005-07-06 | 2010-11-16 | Nec Viewtechnology, Ltd. | Display panel driver and display panel driving method |
| KR20180063928A (ko) * | 2016-12-02 | 2018-06-14 | 엘지디스플레이 주식회사 | 실시간 전압 레벨 모니터링 회로와 이를 포함한 표시장치 |
| KR102535176B1 (ko) * | 2016-12-02 | 2023-05-24 | 엘지디스플레이 주식회사 | 실시간 전압 레벨 모니터링 회로와 이를 포함한 표시장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4310679B2 (ja) | 2009-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2531426B2 (ja) | マルチスキャン型液晶ディスプレイ装置 | |
| US6577322B1 (en) | Method and apparatus for converting video signal resolution | |
| KR20100032724A (ko) | 표시 장치 및 이의 구동방법 | |
| MXPA00007414A (es) | Dispositivo de visualizacion de imagen fuera de rango y metodo de monitoreo. | |
| JP3905760B2 (ja) | 表示装置 | |
| US8970631B2 (en) | Video display device | |
| KR20160082402A (ko) | 표시 장치 및 이를 이용한 표시 패널의 구동 방법 | |
| JP4310679B2 (ja) | 表示駆動制御装置 | |
| JP2003241720A (ja) | 液晶駆動装置 | |
| JP2001013931A (ja) | 液晶ディスプレイ装置の利得及びオフセット調整方法 | |
| JP2006295607A (ja) | 映像信号処理装置及びその映像信号処理装置を備えたディスプレイ装置 | |
| US7664979B2 (en) | Method for adjusting monitor clock phase that selects scaler threshold voltage corresponding to period having reference number of pulses | |
| US8587722B1 (en) | System and method for automatically controlling the phase of a clock signal for sampling an HDTV signal | |
| KR100504077B1 (ko) | 표시 영역 조절 기능이 있는 액정 표시장치 | |
| KR100598411B1 (ko) | 액정 디스플레이 장치의 수평동기신호 보상장치 | |
| US20030214495A1 (en) | Display unit with variable noise filter | |
| JPH1023359A (ja) | 表示装置 | |
| JPH07129125A (ja) | 画素配列表示装置 | |
| JP2001265276A (ja) | ドットマトリクス型ディスプレイ用表示調整方法及び表示装置 | |
| JPH05300448A (ja) | 映像表示装置 | |
| US7554519B2 (en) | System and method for automatically adjusting the clock phase of a display in real-time | |
| KR100265705B1 (ko) | 영상 자동 조절 기능을 구비한 평판 디스플레이 장치 및 그의제어 방법 | |
| JP2001013944A (ja) | サンプリングクロック発生装置、及びサンプリングクロックの発生制御プログラムが格納された記憶媒体 | |
| JP2005321535A (ja) | 投射型映像表示装置および投射型映像表示装置の輝度調整システム | |
| JP2001100701A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050729 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090326 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090416 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090429 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |