JP2001013931A - 液晶ディスプレイ装置の利得及びオフセット調整方法 - Google Patents

液晶ディスプレイ装置の利得及びオフセット調整方法

Info

Publication number
JP2001013931A
JP2001013931A JP2000097858A JP2000097858A JP2001013931A JP 2001013931 A JP2001013931 A JP 2001013931A JP 2000097858 A JP2000097858 A JP 2000097858A JP 2000097858 A JP2000097858 A JP 2000097858A JP 2001013931 A JP2001013931 A JP 2001013931A
Authority
JP
Japan
Prior art keywords
data
offset
gain
display device
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000097858A
Other languages
English (en)
Other versions
JP3818569B2 (ja
Inventor
Teishuku Boku
貞淑 朴
Gewon Ryu
ゲウォン リュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2001013931A publication Critical patent/JP2001013931A/ja
Application granted granted Critical
Publication of JP3818569B2 publication Critical patent/JP3818569B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)
  • Processing Of Color Television Signals (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 液晶ディスプレイ装置へ入力されるＲ,Ｇ及
びＢの色信号の利得とオフセットが簡便かつ正確に設定
できる液晶ディスプレイ装置の利得及びオフセット調整
方法を提供する。 【解決手段】 コンピュータシステムから入力される映
像信号の利得は最大にオフセットは最小に初期化し(ス
テップＳ１０)，ブラック領域の安定領域データを読み
出すためにベースアドレスレジスタを設定(ステップＳ
２１)した後，読み出された映像信号のデータが初期化
された最小データになるまでオフセットを減少させて調
整し(ステップＳ２３)，オフセット調整が完了(ステッ
プＳ２４)するとホワイト領域の安定領域データを読み
出すためにベースアドレスレジスタを設定(ステップＳ
３１)した後，読み出された映像信号のデータが初期化
された最大データになるまで利得を増加させ(ステップ
Ｓ３３)調整する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は，液晶ディスプレイ
装置(Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ)
の利得(Ｇａｉｎ)及びオフセット(Ｏｆｆｓｅｔ)調整方
法に関するものである。特に，液晶ディスプレイ装置の
生成過程において，コンピュータシステムから液晶ディ
スプレイ装置へ入力される映像信号の安定領域データを
利用し，映像信号即ち，Ｒ，Ｇ及びＢの色信号の利得
と，画面上にディスプレイされる映像の明るさ(Ｂｒｉ
ｇｈｔｎｅｓｓ)を調節するオフセットを，簡便かつ正
確に設定することができる液晶ディスプレイ装置の利得
及びオフセット調整方法に関したものである。
【０００２】
【従来の技術】一般的に液晶ディスプレイ装置は，陰極
線管モニタとは違って軽量で薄く製造できるだけでな
く，映像が歪まず奇麗に表示できるという長所があるた
め，ノートブック型パソコンを始めとしてその使用範囲
が拡大しつつある。
【０００３】上記のように液晶ディスプレイ装置はコン
ピュータシステムから入力されるＲ,Ｇ,及びＢの色信号
の利得を可変し，ホワイトバランス(Ｗｈｉｔｅ Ｂａ
ｌａｎｃｅ)を調節し，画面の明るい面と暗い面との対
比が明確に現れるように明暗を調節している。
【０００４】液晶ディスプレイ装置は特定範囲の明るさ
を求められるため，ＬＣＤパネルに表示されるＲ,Ｇ及
びＢの色信号のバイアスによってカットオフ(ｃｕｔｏ
ｆｆ)電圧を設定して明るさを調節するとともに，カッ
トオフ電圧を基準とするバイアス電圧を発生させて明る
さを可変する。
【０００５】図１は従来技術による液晶ディスプレイ装
置の構成を示した概略ブロック図である。図１に示した
ように，コンピュータシステム１は液晶ディスプレイ装
置画面上に表示される所定映像信号，即ち，Ｒ,Ｇ及び
Ｂの色信号を出力すると同時に，水平同期信号Ｈ及び垂
直同期信号Ｖを出力する。
【０００６】プリアンプ(Ｐｒｅ―Ａｍｐｌｉｆｉｅｒ)
部２はコンピュータシステム１から出力されるＲ,Ｇ及
びＢの色信号レベルを増幅し，後述されるマイクロコン
ピュータ４から出力された明るさ制御信号によってレベ
ルを可変し出力する。
【０００７】アナログ/デジタル変換部(Ａｎａｌｏｇ
ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ；以下，Ａ
／Ｄ部と略する)３は，後述されるＰＬＬ部５から出力
された分周値によってプリアンプ部２から出力されるア
ナログの映像信号をデジタル信号に変換し出力する。
【０００８】マイクロコンピュータ４は，コンピュータ
システム１から入力される水平同期信号Ｈ及び垂直同期
信号Ｖを検出して分離し，分離された水平同期信号Ｈ及
び垂直同期信号Ｖの周波数によって動作モードを判断
し，判断された動作モードに応じた解像度を認識する。
【０００９】この時，コンピュータシステム１から出力
される水平同期信号Ｈ及び垂直同期信号Ｖの周波数と解
像度はＣＧＡ(Ｃｏｌｏｒ Ｇｒａｐｈｉｃｓ Ａｄａ
ｐｔｅｒ)モード，ＶＧＡ(Ｖｉｄｅｏ Ｇｒａｐｈｉｃ
ｓ Ａｒｒａｙ)モード及びＳＶＧＡ(Ｓｕｐｅｒ Ｖｉ
ｄｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ)モードなど色
々な動作モードによって相異する。
【００１０】例えば，ＣＧＡモードは水平同期信号Ｈの
周波数が１５.７５ＫＨｚであり，垂直同期信号Ｖの周
波数は６０Ｈz，解像度は６４０×３５０である。ま
た，ＶＧＡモードは水平同期信号Ｈの周波数が３１.５
ＫＨｚであり，垂直同期信号Ｖの周波数は６０Ｈz又は
７０Ｈz，解像度は７２０×３５０又は６４０×４８０
である。
【００１１】さらに，ＳＶＧＡモードは水平同期信号Ｈ
の周波数が３５〜３７ＫＨｚであり，垂直同期信号Ｖの
周波数はインタレース(ｉｎｔｅｒｌａｃｅ)であり，解
像度は８００×６００である。
【００１２】したがって，マイクロコンピュータ４は上
記動作モードに応じた解像度を認識した後，分離した水
平同期信号Ｈ及び垂直同期信号Ｖを後述するＰＬＬ部５
とグラフィック制御部６へ出力する。
【００１３】ＰＬＬ(Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏ
ｏｐ)部５は，マイクロコンピュータ４にて認識した解
像度に応じて分周値を可変し，Ａ／Ｄ部３へ出力する。
【００１４】グラフィック制御部６は，上記マイクロコ
ンピュータ４が認識した解像度に応じてＰＬＬ部５から
出力される水平同期信号Ｈを介してＡ／Ｄ部３から出力
されるパルス信号の周波数を調節し，ＬＣＤパネル７に
映像信号が表示できるようにする。
【００１５】ここで，上記プリアンプ部２，Ａ／Ｄ部３
及びＰＬＬ部５は別々に分離し構成することもあるが，
一つのチップ(Ｃｈｉｐ)からなることもある。
【００１６】このように構成された液晶ディスプレイ装
置の利得及びオフセットを調整するためには，先ずプリ
アンプ部２からＡ／Ｄ部３に入力されるアナログのＲ,
Ｇ及びＢの色信号を，Ａ／Ｄ部３の基準レベルに合わせ
なければならない。
【００１７】このようにプリアンプ部２からＡ／Ｄ部３
へ入力されるアナログのＲ,Ｇ及びＢの色信号をＡ／Ｄ
部３の基準レベルに合せるためには，ボトムレベルとト
ップレベルを調整するようになるが，この時，ボトムレ
ベルを設定することをオフセット調整といい，信号幅を
調整しトップレベルを設定することを利得調整という。
【００１８】このような利得及びオフセットを調整する
ために従来は，プリアンプ部２とＡ／Ｄ部３の出力線に
ジグ（Ｊｉｇ)という外部装置を連結し，作業者が目で
入力波形を直接確認してから，利得とオフセットを調整
していた。また，上記のような調整作業をプログラム化
し作業者が直接確認せず，自動で入力波形の利得及びオ
フセットを調整することもあった。
【００１９】この場合，Ａ／Ｄ部３のデジタル出力値を
検出しボトムレベルを‘０×００’に，トップレベルを
‘０×ＦＦ’に設定してオフセットと利得を調整するよ
うになる。
【００２０】しかし，上記のように従来の液晶ディスプ
レイ装置の利得及びオフセット調整方法は作業者が一々
目で確認し手動調整するため，液晶ディスプレイ装置と
外部装置との間に同一環境を構成しなければならない煩
わしさがあった。
【００２１】また，プログラム化し利得とオフセットを
自動調整する方法又はＡ／Ｄ部へ入力される映像信号の
あらゆる領域を参照するために図１のプリアンプ部２か
らＡ／Ｄ部３へ入力される映像信号の波形を示した図２
のように，映像信号のエッジ部分にノイズが発生する現
象(リンギング(ｒｉｎｇｉｎｇ))又はダンピング(ｄａ
ｍｐｉｎｇ)現象）によって利得及びオフセット調整の
際，ノイズに影響され好適の利得及びオフセット値が得
られないという問題があった。
【００２２】
【発明が解決しようとする課題】本発明は，従来の液晶
ディスプレイ装置の利得及びオフセット調整方法が有す
る上記問題点に鑑みてなされたものであり，本発明の目
的は，液晶ディスプレイ装置の生産過程にて，コンピュ
ータシステムから液晶ディスプレイ装置へ入力される映
像信号の領域を示すベースアドレスレジスタを安定領域
に設定した後，安定領域のデータだけを参照することに
よってＲ,Ｇ及びＢの色信号の利得とオフセットが簡便
かつ正確に設定できる液晶ディスプレイ装置の利得及び
オフセット調整方法を提供することである。
【００２３】
【課題を解決するための手段】上記課題を解決するた
め，本発明による液晶ディスプレイ装置の利得及びオフ
セット調整方法は，コンピュータシステムから入力され
る映像信号の利得とオフセットを調整するために利得は
最大に，オフセットは最小に初期化する第１過程と，ブ
ラック領域の安定領域データを読み出すためにベースア
ドレスレジスタを設定した後，ベースアドレスレジスタ
を介して読み出された映像信号のデータと，上記第１過
程を介して初期化された最小データとの比較によってオ
フセットを調整する第２過程と，第２過程のオフセット
調整が完了すると，ホワイト領域の安定領域データを読
み出すためのベースアドレスレジスタを設定した後，ベ
ースアドレスレジスタを介して読み出された映像信号の
データと第１過程を介して初期化された最大データとの
比較によって利得を調整する第３過程とを含むことを特
徴とする液晶ディスプレイ装置の利得及びオフセット調
整方法が提供される。
【００２４】第２過程は，ブラック領域の安定領域デー
タを読み出すためにベースアドレスレジスタを設定する
第１段階と，第１段階で設定されたベースアドレスレジ
スタを介して読み出された映像信号のデータが第１過程
にて初期化された最小データより大きいか否かを判断す
る第２段階と，第２段階の判断の結果，ベースアドレス
レジスタを介して読み出されたデータが最小データより
大きい場合，好適のオフセットが得られるまでオフセッ
トを減少させる第３段階と，第２段階の判断の結果，ベ
ースアドレスレジスタを介して読み出されたデータが最
小データと同一であるか，または小さい場合，現在読み
出されたデータをオフセットに設定しオフセット調整を
完了する第４段階とをさらに含むことを特徴とする液晶
ディスプレイ装置の利得及びオフセット調整方法でもよ
い。
【００２５】また，第３過程は，ホワイト領域の安定領
域データを読み出すためにベースアドレスレジスタを設
定する第５段階と，第５段階で設定されたベースアドレ
スレジスタを介して読み出された映像信号のデータが，
第１過程において初期化された最大データより小さいか
否かを判断する第６段階と，第６段階の判断の結果，ベ
ースアドレスレジスタを介して読み出されたデータが最
大データより小さい場合，好適の利得が得られるまで利
得を増加させる第７段階と，第６段階の判断の結果，ベ
ースアドレスレジスタを介して読み出されたデータが最
大データと同一であるか，または大きい場合，現在読み
出されたデータを利得に設定し利得調整を完了する第８
段階を含むことができる。
【００２６】第１過程にて初期化される最小データは
‘０×００’であり，最大データは‘０×ＦＦ’であっ
てもよい。第２，第３過程にて設定されたベースアドレ
スレジスタを介して読み出される映像信号のデータは，
画素単位であることが望ましい。
【００２７】さらに，安定領域データは，コンピュータ
システムから入力されるＲ，Ｇ及びＢの色信号の，エッ
ジ部分に発生されるノイズのない領域のデータであり，
コンピュータシステムから入力されるＲ，Ｇ及びＢの色
信号のエッジ部分に発生するノイズのない領域のデータ
中，エッジ部分に発生するダンピング領域の２〜３倍に
設定することが可能である。
【００２８】また，利得及びオフセットの調整は，コン
ピュータシステムから入力される映像信号のダンピング
領域データのダンピングレベルを抽出する第１０過程
と，第１０過程で抽出されたダンピング領域データのダ
ンピングレベルとマイクロコンピュータに既に保存され
ているダンピング領域データのダンピングレベルを比較
し一致するデータがあるか否かを判断する第１１過程
と，第１１過程の判断の結果，一致するデータがある場
合，マイクロコンピュータに保存されている該当ダンピ
ングレベルで設定された利得とオフセットデータを，現
在調整中の液晶ディスプレイ装置の利得とオフセットと
して設定する第１２過程と，第１１過程の判断の結果，
一致するデータがない場合，最も近接なダンピングレベ
ルで設定された利得とオフセットを現在調整中の液晶デ
ィスプレイ装置の利得とオフセットとして設定する第１
３過程と，第１２および１３過程で設定された利得とオ
フセットによって利得とオフセットを調整する第１４過
程を有する液晶ディスプレイ装置の利得及びオフセット
調整方法により行うこともできる。
【００２９】このとき第１１過程のマイクロコンピュー
タには，コンピュータシステムから液晶ディスプレイ装
置へ入力される映像信号のダンピング領域データのダン
ピングレベルに対するデータと，該当ダンピングレベル
データの映像信号が入力される時，調整された利得とオ
フセットデータが保存されるようにしてもよい。
【００３０】かかる構成によれば，Ｒ,Ｇ及びＢの色信
号の利得とオフセットが簡便かつ正確に設定可能な液晶
ディスプレイ装置の利得及びオフセット調整方法を提供
することができる。
【００３１】
【発明の実施の形態】以下，添付の図面を参照しつつ本
発明の液晶ディスプレイ装置の利得及びオフセット調整
方法を詳しく説明する。なお，本明細書及び図面におい
て，実質的に同一の機能構成を有する構成要素について
は，同一の符号を付することにより重複説明を省略す
る。
【００３２】図３は本発明にかかる利得及びオフセット
調整方法が適用された液晶ディスプレイ装置の構成を示
した概略ブロック図である。図１と同じ部分は同一符号
を使用し，ここでそれに対する詳細な説明を省く。
【００３３】図３に示されたように，マイクロコンピュ
ータ１０はコンピュータシステム１からプリアンプ部２
へ入力される映像信号，即ち，Ｒ,Ｇ及びＢの色信号の
安定領域データを利用し利得とオフセットを調整するプ
ログラムが内蔵されている。また，ＩＩＣ(Ｉｎｔｅｒ
Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ)に連結され
たプリアンプ部２から出力されるＲ,Ｇ及びＢの色信号
の利得とオフセットを，内蔵されたプログラムにより調
整し，調整されたＲ,Ｇ及びＢの色信号がＡ／Ｄ部３へ
出力できるようにプリアンプ部２を制御する。
【００３４】この時，コンピュータシステム１からプリ
アンプ部２へ入力されるＲ,Ｇ及びＢの色信号の安定領
域は，図２に示されたように，プリアンプ部２へ入力さ
れるＲ,Ｇ及びＢの色信号のエッジ部分で生じるノイズ
のない領域を意味する。
【００３５】そして，安定領域はコンピュータシステム
１から入力されるＲ,Ｇ及びＢの色信号のエッジ部分に
発生するノイズ(ダンピング現象)のない領域のデータの
うち，ダンピング現象が起こる領域の２〜３倍に設定す
ることが最も望ましく，この安定領域はマイクロコンピ
ュータ１０に内臓されている利得とオフセット調整プロ
グラムにより指定される。
【００３６】一方，上記のように利得は最大に，オフセ
ットは最小に設定してから，安定領域のデータと比較し
最適の利得とオフセットを設定する例とは異なり，ダン
ピング現象に対する実験データを参照し強制的に利得と
オフセットを調整することもできる。
【００３７】即ち，液晶ディスプレイ装置を生産するた
びに調整される利得とオフセットデータ等を参照し，コ
ンピュータシステム１から入力される映像信号のダンピ
ング領域データのダンピングレベルに対するデータと，
該当ダンピングレベルデータの映像信号が入力される際
に，調整された利得とオフセットデータをマイクロコン
ピュータ１０に前もって内蔵する。
【００３８】現在生産ラインにて利得とオフセットを調
整すべき液晶ディスプレイ装置へ入力される，映像信号
のダンピング領域データのダンピングレベルを抽出した
後，マイクロコンピュータ１０に既に保存されていたデ
ータと比較し，ダンピングレベルの比較結果によって，
該当ダンピングレベルにて調整された利得とオフセット
データに強制的に利得とオフセットを調整するようにし
た。
【００３９】このように構成された本発明にかかる液晶
ディスプレイ装置の利得及びオフセット調整方法を，図
４と図５を参照しながら説明する。
【００４０】(第１の実施形態)図４は，本実施形態にか
かる液晶ディスプレイ装置の利得及びオフセット調整方
法の流れを示したフローチャートである。コンピュータ
システム１から入力される映像信号，即ち，Ｒ,Ｇ及び
Ｂの色信号の利得とオフセットを調整するために利得は
最大に，オフセットは最小に初期化する(ステップＳ１
０)。即ち，利得は‘０×００’に，オフセットは‘０
×ＦＦ’に初期化するのである。
【００４１】上記のように，利得とオフセットを初期化
した後にはオフセット調整を遂行するために入力される
Ｒ,Ｇ及びＢの色信号のうち，ブラック領域(Ｂｌａｃｋ
Ａｒｅａ)の安定領域データを読み込むためのベース
アドレスレジスタを設定する(ステップＳ２１)。
【００４２】そして，ステップＳ２１で設定されたベー
スアドレスレジスタを介して読み出された映像信号のデ
ータがステップＳ１０にて初期化された最小データより
大きいか否かを判断する(ステップＳ２２)。
【００４３】この時，安定領域はコンピュータ１から入
力されるＲ,Ｇ及びＢの色信号のエッジ部分に発生され
るノイズのない領域のデータであり，ベースアドレスレ
ジスタを介して読み出された映像信号のデータは画素単
位である。
【００４４】ステップＳ２２の判断の結果，ベースアド
レスレジスタを介して読み出されたデータが最小データ
より大きい場合には最適のオフセットが得られるまでオ
フセットを徐々に減少させる(ステップＳ２３)。
【００４５】しかし，判断の結果，ベースアドレスレジ
スタを介して読み出されたデータが最小データと同一で
あるか，または小さい場合には，現在読み出したデータ
を，調整中の液晶ディスプレイ装置のオフセットとして
設定しオフセット調整を完了する(ステップＳ２４)。
【００４６】オフセット調整が完了すると，利得調整を
遂行するために入力されるＲ,Ｇ及びＢの色信号のう
ち，ホワイト領域(Ｗｈｉｔｅ ａｒｅａ)の安定領域デ
ータを読み出すためのベースアドレスレジスタを設定す
る(ステップＳ３１)。
【００４７】ステップＳ３１で設定されたベースアドレ
スレジスタを介して読み出された映像信号のデータがス
テップＳ１０で初期化された最大データより小さいか否
かを判断する(ステップＳ３２)。
【００４８】ステップＳ３２の判断の結果，ベースアド
レスレジスタを介して読み出されたデータが最大データ
と同一であるか，又は大きい場合には，現在読み出した
データを，調整中の液晶ディスプレイ装置の利得として
設定して利得調整を完了する(ステップＳ３４)。
【００４９】以上のように，ブラック領域の安定領域デ
ータを一定値以下になるようにオフセットを，ホワイト
領域の安定領域データを一定値以上になるように利得を
設定することで，液晶ディスプレイ装置の利得及びオフ
セット調整を行うことができる。
【００５０】(第２の実施形態)一方，ダンピング現象に
対する実験データを参照し強制的に利得とオフセットを
調整する方法を，図５を参照ながら説明する。図５は，
本実施形態にかかる液晶ディスプレイ装置の利得及びオ
フセット調整方法の流れを示したフローチャートであ
る。コンピュータシステム１から入力される映像信号，
即ち，Ｒ,Ｇ及びＢの色信号の，ダンピング領域データ
のダンピングレベルを抽出する(ステップＳ１００)。
【００５１】ステップＳ１００にて抽出されたダンピン
グ領域データのダンピングレベルと，マイクロコンピュ
ータ１０に既に保存されているダンピング領域データの
ダンピングレベルを比較し一致するデータがあるか否か
を判断する(ステップＳ１１０)。
【００５２】この時，マイクロコンピュータ１０にはコ
ンピュータシステム１から液晶ディスプレイ装置へ入力
される映像信号のダンピング領域データのダンピングレ
ベルに対するデータ等と，該当ダンピングレベルデータ
の映像信号が入力される時，調整された利得とオフセッ
トデータが保存されている。
【００５３】ステップＳ１１０の判断の結果，ステップ
Ｓ１００から抽出されたダンピング領域データのダンピ
ングレベルと一致するデータがある場合，マイクロコン
ピュータ１０に保存されている該当ダンピングレベルで
設定された利得とオフセットを，調整中の液晶ディスプ
レイ装置の利得とオフセットとして設定する(ステップ
Ｓ１２０)。
【００５４】しかし，ステップＳ１１０の判断の結果，
ステップＳ１００から抽出されたダンピング領域データ
のダンピングレベルと一致するデータがない場合，最も
近接なダンピングレベルで設定された利得とオフセット
データを現在調整中の液晶ディスプレイ装置の利得とオ
フセットとして設定する(ステップＳ１３０)。
【００５５】そして，ステップＳ１２０およびＳ１３０
にて設定された利得とオフセットによって利得とオフセ
ットを強制的に調整することで利得とオフセット調整を
終了する(ステップＳ１４０)。
【００５６】以上のように，入力された映像信号のダン
ピング領域データのダンピングレベルを検出し，既存の
データと比較することで，液晶ディスプレイ装置の利得
及びオフセット調整を行うことができる。
【００５７】以上，添付図面を参照しながら本発明にか
かる液晶ディスプレイ装置の利得及びオフセット調整方
法の好適な実施形態について説明したが，本発明はかか
る例に限定されない。当業者であれば，特許請求の範囲
に記載された技術的思想の範疇内において各種の変更例
または修正例に想到し得ることは明らかであり，それら
についても当然に本発明の技術的範囲に属するものと了
解される。
【００５８】
【発明の効果】以上詳細に説明したとおり，本発明によ
れば，コンピュータシステムから液晶ディスプレイ装置
へ入力される映像信号の領域を表すベースアドレスレジ
スタを安定領域に設定し，その領域のデータだけを利得
及びオフセット調整に活用するために，映像信号のエッ
ジ部分に発生するノイズの影響を最小化した状態で好適
の利得とオフセット値が設定でき，これによってＲＧＢ
間の偏差を減少させる効果を奏する。
【００５９】また，入力された映像信号のダンピング領
域データのダンピングレベルを用いることで，簡便に液
晶ディスプレイ装置の利得及びオフセット調整を行うこ
とができる。
【図面の簡単な説明】
【図１】従来技術における液晶ディスプレイ装置の構成
を示した概略ブロック図である。
【図２】図１のコンピュータシステム１からの入力映像
信号波形を示した図面である。
【図３】本発明にかかる利得及びオフセット調整方法が
適用された液晶ディスプレイ装置の構成を示した概略ブ
ロック図である。
【図４】第１の実施形態にかかる液晶ディスプレイ装置
の利得及びオフセット調整方法を詳しく示したフローチ
ャートである。
【図５】第２の実施形態にかかる液晶ディスプレイ装置
の利得及びオフセット調整方法を詳しく示したフローチ
ャートである。
【符号の説明】
１ コンピュータシステム ２ プリアンプ部 ３ Ａ／Ｄ部 ５ ＰＬＬ部 ６ グラフィック制御部 ７ ＬＣＤパネル １０ マイクロコンピュータ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 9/73 Ｈ０４Ｎ 9/73 Ｂ Ｅ Ｆターム(参考） 2H093 NA41 NA51 NA61 NC21 NC24 NC41 NC50 ND23 ND24 ND56 5C006 AA16 AA22 AC21 AF52 AF81 BB11 BC12 BC16 BF15 FA25 FA26 5C060 BA04 BC01 HB22 HB25 JA14 JA15 5C066 AA03 CA13 EA15 EA17 KA11 KA12 KE08 KE24 KG08 KM13 5C080 AA10 BB05 CC03 DD03 EE29 EE30 FF09 GG02 JJ02 JJ04 JJ07

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 コンピュータシステムから入力される映
    像信号の利得とオフセットを調整するために利得は最大
    に，オフセットは最小に初期化する第１過程と；ブラッ
    ク領域の安定領域データを読み出すためにベースアドレ
    スレジスタを設定した後，ベースアドレスレジスタを介
    して読み出された映像信号のデータと，上記第１過程を
    介して初期化された最小データとの比較によってオフセ
    ットを調整する第２過程と；前記第２過程のオフセット
    調整が完了すると，ホワイト領域の安定領域データを読
    み出すためのベースアドレスレジスタを設定した後，ベ
    ースアドレスレジスタを介して読み出された映像信号の
    データと前記第１過程を介して初期化された最大データ
    との比較によって利得を調整する第３過程と；を含むこ
    とを特徴とする液晶ディスプレイ装置の利得及びオフセ
    ット調整方法。
  2. 【請求項２】 前記第２過程は，ブラック領域の安定領
    域データを読み出すためにベースアドレスレジスタを設
    定する第１段階と；前記第１段階で設定されたベースア
    ドレスレジスタを介して読み出された映像信号のデータ
    が前記第１過程にて初期化された最小データより大きい
    か否かを判断する第２段階と；前記第２段階の判断の結
    果，ベースアドレスレジスタ介して読み出されたデータ
    が最小データより大きい場合，好適のオフセットが得ら
    れるまでオフセットを減少させる第３段階と；前記第２
    段階の判断の結果，ベースアドレスレジスタを介して読
    み出されたデータが最小データと同一であるか，または
    小さい場合，現在読み出されたデータをオフセットに設
    定しオフセット調整を完了する第４段階と；をさらに含
    むことを特徴とする請求項１に記載の液晶ディスプレイ
    装置の利得及びオフセット調整方法。
  3. 【請求項３】 前記第３過程は，ホワイト領域の安定領
    域データを読み出すためにベースアドレスレジスタを設
    定する第５段階と；前記第５段階で設定されたベースア
    ドレスレジスタを介して読み出された映像信号のデータ
    が，前記第１過程において初期化された最大データより
    小さいか否かを判断する第６段階と；前記第６段階の判
    断の結果，ベースアドレスレジスタを介して読み出され
    たデータが最大データより小さい場合，好適の利得が得
    られるまで利得を増加させる第７段階と；前記第６段階
    の判断の結果，ベースアドレスレジスタを介して読み出
    されたデータが最大データと同一であるか，または大き
    い場合，現在読み出されたデータを利得に設定し利得調
    整を完了する第８段階を含むことを特徴とする請求項１
    または２に記載の液晶ディスプレイ装置の利得及びオフ
    セット調整方法。
  4. 【請求項４】 前記第１過程にて初期化される最小デー
    タは‘０×００’であり，最大データは‘０×ＦＦ’で
    あることを特徴とする請求項１，２または３のいずれか
    に記載の液晶ディスプレイ装置の利得及びオフセット調
    整方法。
  5. 【請求項５】 前記第２，第３過程にて設定されたベー
    スアドレスレジスタを介して読み出される映像信号のデ
    ータは，画素(ｐｉｘｅｌ)単位であることを特徴とする
    請求項１，２または３のいずれかに記載の液晶ディスプ
    レイ装置の利得及びオフセット調整方法。
  6. 【請求項６】 前記安定領域データは，コンピュータシ
    ステムから入力されるＲ，Ｇ及びＢの色信号のエッジ部
    分に発生されるノイズのない領域のデータであることを
    特徴とする請求項１，２，３，４または５のいずれかに
    記載の液晶ディスプレイ装置の利得及びオフセット調整
    方法。
  7. 【請求項７】 前記安定領域データは，コンピュータシ
    ステムから入力されるＲ，Ｇ及びＢの色信号のエッジ部
    分に発生するノイズのない領域のデータ中，エッジ部分
    に発生するノイズ領域(ダンピング領域)の２〜３倍に設
    定することを特徴とする請求項１，２，３，４，５，６
    または７のいずれかに記載の液晶ディスプレイ装置の利
    得及びオフセット調整方法。
  8. 【請求項８】 コンピュータシステムから入力される映
    像信号のダンピング領域データのダンピングレベルを抽
    出する第１０過程と；前記第１０過程で抽出されたダン
    ピング領域データのダンピングレベルとマイクロコンピ
    ュータに既に保存されているダンピング領域データのダ
    ンピングレベルを比較し一致するデータがあるか否かを
    判断する第１１過程と；前記第１１過程の判断の結果，
    一致するデータがある場合，マイクロコンピュータに保
    存されている該当ダンピングレベルで設定された利得と
    オフセットデータを，現在調整中の液晶ディスプレイ装
    置の利得とオフセットとして設定する第１２過程と；前
    記第１１過程の判断の結果，一致するデータがない場
    合，最も近接なダンピングレベルで設定された利得とオ
    フセットを現在調整中の液晶ディスプレイ装置の利得と
    オフセットとして設定する第１３過程と；前記第１２お
    よび１３過程で設定された利得とオフセットによって利
    得とオフセットを調整する第１４過程と；を含むことを
    特徴とする液晶ディスプレイ装置の利得及びオフセット
    調整方法。
  9. 【請求項９】 前記第１１過程のマイクロコンピュータ
    には，コンピュータシステムから液晶ディスプレイ装置
    へ入力される映像信号のダンピング領域データのダンピ
    ングレベルに対するデータと，該当ダンピングレベルデ
    ータの映像信号が入力される時，調整された利得とオフ
    セットデータが保存されていることを特徴とする請求項
    ８記載の液晶ディスプレイ装置の利得及び調整方法。
JP2000097858A 1999-06-15 2000-03-30 液晶ディスプレイ装置の利得及びオフセット調整方法 Expired - Fee Related JP3818569B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1999P22398 1999-06-15
KR1019990022398A KR100598123B1 (ko) 1999-06-15 1999-06-15 액정 디스플레이 장치의 이득 및 오프셋 설정방법

Publications (2)

Publication Number Publication Date
JP2001013931A true JP2001013931A (ja) 2001-01-19
JP3818569B2 JP3818569B2 (ja) 2006-09-06

Family

ID=19592596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000097858A Expired - Fee Related JP3818569B2 (ja) 1999-06-15 2000-03-30 液晶ディスプレイ装置の利得及びオフセット調整方法

Country Status (4)

Country Link
US (1) US6414659B1 (ja)
JP (1) JP3818569B2 (ja)
KR (1) KR100598123B1 (ja)
TW (1) TW525109B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6862012B1 (en) 1999-10-18 2005-03-01 International Business Machines Corporation White point adjusting method, color image processing method, white point adjusting apparatus and liquid crystal display device
KR100970957B1 (ko) 2003-10-17 2010-07-20 삼성전자주식회사 액정 표시 장치의 오프셋 전압 및 이득 전압 설정 방법
US8773476B2 (en) 2001-11-27 2014-07-08 NEC—Mitsubishi Electric Visual Systems Corporation Image display system and image display device
JP2022038697A (ja) * 2020-08-27 2022-03-10 セイコーエプソン株式会社 表示装置の制御方法、及び、表示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590529B1 (ko) * 2003-11-04 2006-06-15 삼성전자주식회사 영상의 국부적 휘도 향상 방법 및 장치와 컴퓨터프로그램을 저장하는 컴퓨터로 읽을 수 있는 기록 매체
TWI237497B (en) * 2004-05-07 2005-08-01 Quanta Comp Inc High speed and high accuracy image adjust apparatus and method
TWI262654B (en) * 2005-05-20 2006-09-21 Mstar Semiconductor Inc Dynamic acceleration method and device of A/D converter
CN100440734C (zh) * 2005-05-25 2008-12-03 晨星半导体股份有限公司 模拟/数字转换器的动态加速方法及装置
KR100809347B1 (ko) 2006-07-31 2008-03-05 삼성전자주식회사 쉐도우 영역 보상 방법 및 장치
KR102423769B1 (ko) 2015-10-16 2022-07-21 삼성전자주식회사 수신기의 동작 방법, 소스 드라이버 및 이를 포함하는 디스플레이 구동 회로

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4958139A (en) * 1988-06-23 1990-09-18 Nicolet Instrument Corporation Method and apparatus for automatically calibrating the gain and offset of a time-shifted digitizing channel
JPH02245793A (ja) * 1989-03-20 1990-10-01 Hitachi Ltd マトリックス表示装置
DE4307366C2 (de) * 1993-03-09 1996-10-24 Hagenuk Kmt Kabelmestechnik Gm Vorrichtung zur Anpassung
KR100245921B1 (ko) * 1996-04-23 2000-03-02 가나이 쓰도무 아날로그 인터페이스 액정표시장치와 아날로그 인터페이스 표시 장치
JPH10232655A (ja) * 1997-02-21 1998-09-02 Japan Aviation Electron Ind Ltd Ｌｃｄ画面調整方式
JPH11143379A (ja) * 1997-09-03 1999-05-28 Semiconductor Energy Lab Co Ltd 半導体表示装置補正システムおよび半導体表示装置の補正方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6862012B1 (en) 1999-10-18 2005-03-01 International Business Machines Corporation White point adjusting method, color image processing method, white point adjusting apparatus and liquid crystal display device
US8773476B2 (en) 2001-11-27 2014-07-08 NEC—Mitsubishi Electric Visual Systems Corporation Image display system and image display device
KR100970957B1 (ko) 2003-10-17 2010-07-20 삼성전자주식회사 액정 표시 장치의 오프셋 전압 및 이득 전압 설정 방법
JP2022038697A (ja) * 2020-08-27 2022-03-10 セイコーエプソン株式会社 表示装置の制御方法、及び、表示装置
US11657777B2 (en) 2020-08-27 2023-05-23 Seiko Epson Corporation Control method for display device and display device
JP7342820B2 (ja) 2020-08-27 2023-09-12 セイコーエプソン株式会社 表示装置の制御方法、及び、表示装置

Also Published As

Publication number Publication date
KR100598123B1 (ko) 2006-07-07
JP3818569B2 (ja) 2006-09-06
US6414659B1 (en) 2002-07-02
KR20010002554A (ko) 2001-01-15
TW525109B (en) 2003-03-21

Similar Documents

Publication Publication Date Title
CN1901618B (zh) 影像显示装置
US20050259113A1 (en) Information processing apparatus and display control method
JP2003066940A (ja) ディスプレイ装置で領域のコントラスト及びシャープネスを制御できる装置及び方法
JP2004320632A (ja) 映像信号処理回路、映像表示装置及び映像表示方法
JP2001013931A (ja) 液晶ディスプレイ装置の利得及びオフセット調整方法
KR20010017588A (ko) 모니터의 클럭위상 보상장치 및 방법
JP2001324952A (ja) 映像信号処理装置
JP3505038B2 (ja) ディスプレイ装置およびコンピュータシステム
JP3805668B2 (ja) 画像表示システム及び画像表示装置
JP2000181407A (ja) 液晶表示装置
JP2910883B2 (ja) 映像信号処理装置
KR100207315B1 (ko) 평판 디스플레이 장치
EP1734495B1 (en) Picture signal processing device
JP2002251171A (ja) 映像の階調性改善装置
JP3413740B2 (ja) 自動白バランス補正機能付きマルチ周波数対応ディスプレイ
JPH03231287A (ja) 液晶表示装置
JP2000020045A (ja) 画像表示装置
JPH11305717A (ja) マルチ画面表示システム
KR100265705B1 (ko) 영상 자동 조절 기능을 구비한 평판 디스플레이 장치 및 그의제어 방법
KR19980034756A (ko) Osd(on-screen display) 문자에 대한 색상조정기능을 갖춘 영상재생장치
JPH11177903A (ja) ディスプレイのコントラスト調整方法及び装置
JP3501706B2 (ja) 画像表示装置
JPH0328113B2 (ja)
KR20010002555A (ko) 액정 디스플레이 장치의 수평동기신호 보상장치
JP2000056736A (ja) ディスプレイ装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060609

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090522

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 4

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20090908

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees