KR20010017588A - 모니터의 클럭위상 보상장치 및 방법 - Google Patents

모니터의 클럭위상 보상장치 및 방법 Download PDF

Info

Publication number
KR20010017588A
KR20010017588A KR1019990033172A KR19990033172A KR20010017588A KR 20010017588 A KR20010017588 A KR 20010017588A KR 1019990033172 A KR1019990033172 A KR 1019990033172A KR 19990033172 A KR19990033172 A KR 19990033172A KR 20010017588 A KR20010017588 A KR 20010017588A
Authority
KR
South Korea
Prior art keywords
image data
digital image
converter
memory
output
Prior art date
Application number
KR1019990033172A
Other languages
English (en)
Other versions
KR100323666B1 (ko
Inventor
이재민
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019990033172A priority Critical patent/KR100323666B1/ko
Priority to US09/635,874 priority patent/US6597370B1/en
Priority to GB0019709A priority patent/GB2355571B/en
Priority to CN00123501A priority patent/CN1112632C/zh
Publication of KR20010017588A publication Critical patent/KR20010017588A/ko
Application granted granted Critical
Publication of KR100323666B1 publication Critical patent/KR100323666B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/12Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • G09G5/008Clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005Adapting incoming signals to the display format of the display terminal
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Synchronizing For Television (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

모니터에서, 본체로부터 인가되는 수평 동기신호(H-Sync) 및 수직 동기신호(V-Sync)와 동기된 소정의 샘플링 클럭을 발생시키는 PLL과, 상기 PLL에서 발생되는 샘플링 클럭에 따라 본체로부터 전송되는 R/G/B 영상신호를 샘플링 하여 디지털 영상신호로 변환하는 A/D 컨버터와, 상기 A/D 컨버터에서 출력되는 디지털 영상데이터의 기준 디지털 영상데이터를 저장하기 위한 메모리와, 상기 A/D 컨버터에서 출력되는 디지털 영상데이터를 피드백 받아 상기 메모리에 기 저장된 기준 디지털 영상데이터와 비교한 후 오차 발생시 이를 보상하여 정상적인 영상데이터가 출력되도록 상기 PLL을 제어하는 마이컴 포함하여 구성된 것으로 사용자가 설정해 놓은 클럭 위상이 주변환경에 따라 영향을 받게되어 변경되었을 경우 이를 감지하여 자동으로 보상해 줌으로써 항상 정상적인 화면상태를 유지할 수 있어 사용자에게 제품에 대한 신뢰감을 향상시킬 수 있는 효과가 있다.

Description

모니터의 클럭위상 보상장치 및 방법{Method and apparatus for compensating clock phase of monitor}
본 발명은 모니터에 관한 것으로서, 특히 모니터의 클럭 페이스 보상장치 및 방법에 관한 것이다.
일반적으로 모니터는 연계 구성된 본체 즉, PC 또는 워크 스테이션의 비디오 카드로부터 전송되는 SVGA(800×600), XGA(1024×768), SXGA(1280×1024) 등과 같은 영상모드의 영상신호를 일련의 신호처리를 거쳐 화면상에 디스플레이하는 장치이다.
또한, 음극선관을 사용하는 모니터로 출발하여 현대기술의 발전에 따른 표시기기의 대형화 추세에 따라 대형 모니터에 적합한 대표적인 평판 표시소자로서, LCD를 사용하는 디지털 방식 모니터가 상용화되어 가는 실정이다.
종래의 기술에 따른 모니터는 도 1에 도시된 바와 같이, 본체로부터 전송되는 수평 및 수직 동기신호 주파수에 따라 영상모드를 판별하고 그 영상모드에 따른 신호처리동작이 이루어지도록 제어신호를 출력하는 마이컴(1)과, 상기 마이컴(1)의 제어신호에 따른 클럭 펄스를 생성하는 PLL(Phase Locked Loop)(2)과, 상기 PLL(2)에서 공급되는 클럭 펄스에 따라 본체에서 전송되는 R/G/B 영상신호를 샘플링하여 디지털로 변환하는 A/D 컨버터(3)와, 상기 PLL(2)에서 공급되는 클럭펄스를 이용하여 상기 마이컴(1)의 제어신호에 따라 상기 A/D 컨버터(3)에서 출력된 디지털 R/G/B 영상신호를 프레임(Frame) 단위로 크기 조정을 수행하는 스케일러(4)와, 상기 스케일러(4)의 출력을 저장하기 위한 프레임 버퍼 메모리(5)와, 상기 프레임 버퍼 메모리(5)에 저장된 영상신호를 출력하기 위한 LCD 모듈(6)을 포함하여 구성된다.
이와 같이 구성된 종래 기술에 따른 모니터의 동작을 설명하면 다음과 같다.
먼저, 상기 마이컴(1)은 본체로부터 전송된 수평/수직 동기신호의 주파수에 따른 샘플링 클럭이 상기 A/D 컨버터(3) 및 스케일러(4)에 공급될 수 있도록 상기 PLL(2)에 제어신호를 출력한다.
이어서, 상기 PLL(2)은 상기 마이컴(1)의 제어신호에 의해 설정된 클럭펄스를 생성하여 상기 A/D 컨버터(3) 및 스케일러(4)에 공급한다.
그리고, 상기 A/D 컨버터(3)는 상기 PLL(2)에서 공급된 샘플링 클럭에 따라 본체로부터 전송되는 R/G/B 영상신호를 샘플링하여 디지털 영상신호로 변환하고 상기 스케일러(4)로 출력한다.
이어서, 상기 스케일러(4)는 상기 마이컴(1)의 제어신호에 따라 A/D 컨버터(3)의 출력을 프레임 단위로 크기를 조정하여 상기 프레임 버퍼 메모리(5)에 저장시키며, 상기 프레임 버퍼 메모리(5)에 저장된 디지털 영상신호는 상기 LCD 모듈(6)등의 디스플레이 모듈을 통해 디스플레이된다.
종래의 기술에 따른 모니터는 다음과 같은 문제점이 있었다.
첫째, 모니터가 설치되는 장소의 온도변화에 따라 클럭 페이스가 왜곡되는 경우가 발생된다.
둘째, 온도변화에 따라 발생되는 클럭 페이스의 왜곡현상을 보상하기 위해서 사용자가 이를 수동으로 재 설정해야 되는 번거로움이 있다.
따라서 본 발명은 상기한 종래의 문제점을 해결하기 위하여 안출한 것으로서, 모니터가 설치된 주변환경에 따라 클럭 위상의 왜곡현상을 보상함으로써 정상화면이 디스플레이 될 수 있도록 한 모니터의 클럭 위상 보상장치 및 방법을 제공하는데 그 목적이 있다.
도 1은 종래 기술에 따른 모니터를 개략적으로 나타낸 도면
도 2는 본 발명에 따른 모니터의 클럭위상 보상장치를 나타낸 도면
도 3은 본 발명에 따른 모니터의 클럭위상 보상방법을 나타낸 플로우 차트
도면의 주요부분에 대한 부호의 설명
10 : 마이컴 20 : 이이피롬
30 : PLL 40 : A/D 컨버터
50 : 스케일러 60 : 프레임 버퍼 메모리
70 : LCD 모듈
이와 같은 목적을 달성하기 위한 본 발명은 모니터에서, 수평 동기신호(H-Sync) 및 수직 동기신호(V-Sync)와 동기된 소정의 샘플링 클럭을 발생시키는 PLL과, 상기 PLL에서 발생되는 샘플링 클럭에 따라 본체로부터 전송되는 R/G/B 영상신호를 샘플링 하여 디지털 영상신호로 변환하는 A/D 컨버터와, 상기 A/D 컨버터에서 출력되는 디지털 영상데이터의 기준 디지털 영상데이터를 저장하기 위한 메모리와, 상기 A/D 컨버터에서 출력되는 디지털 영상데이터를 피드백 받아 상기 메모리에 기 저장된 기준 디지털 영상데이터와 비교한 후 오차 발생시 이를 보상하여 정상적인 영상데이터가 출력되도록 상기 PLL을 제어하는 마이컴을 포함하여 구성되는데 그 특징이 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 모니터의 클럭위상 보상장치 및 방법을 보다 더 상세히 설명하면 다음과 같다.
도 2는 본 발명에 따른 모니터의 클럭위상 보상장치를 나타낸 도면이고, 도 3은 본 발명에 따른 모니터의 클럭위상 보상방법을 나타낸 플로우 차트이다.
도 2에 도시된 바와 같이, 본 발명에 따른 모니터의 클럭위상 보상장치는 클럭 펄스를 생성하는 PLL(Phase Locked Loop)(30)과, 상기 PLL(30)에서 공급되는 클럭 펄스에 따라 본체에서 전송되는 R/G/B 영상신호를 샘플링하여 디지털 영상신호로 변환하는 A/D 컨버터(40)와, 상기 A/D 컨버터(40)에서 출력되는 디지털 영상데이터의 기준값을 저장하기 위한 EEPROM(20)과, 상기 A/D 컨버터(40)에서 출력되는 디지털 영상데이터를 피드백 받아 상기 EEPROM(20)에 저장된 기준 디지털 영상데이터와 비교한 후 오차 발생시 상기 PLL(30)을 제어하는 마이컴(10)과, 상기 PLL(30)에서 공급되는 클럭 펄스를 이용하여 상기 마이컴(10)의 제어신호에 따라 상기 A/D 컨버터(40)에서 출력된 디지털 R/G/B 영상신호를 프레임(Frame) 단위로 크기 조정을 수행하는 스케일러(50)와, 상기 스케일러(50)의 출력을 저장하기 위한 프레임 버퍼 메모리(60)와, 상기 스케일러(50)의 조정을 통해 상기 프레임 버퍼 메모리(60)에 저장된 영상신호를 디스플레이하는 LCD 모듈(70)로 구성된다.
이와 같이 구성된 모니터의 클럭 위상 조정장치의 동작을 설명하면 다음과 같다.
먼저, 상기 마이컴(10)은 본체로부터 전송된 수평/수직 동기신호의 주파수에 따른 샘플링 클럭이 상기 A/D 컨버터(40)에 공급될 수 있도록 상기 PLL(30)에 제어신호를 출력한다.
이어서, 상기 PLL(30)은 상기 마이컴(10)의 제어신호에 의해 설정된 클럭펄스를 생성하여 상기 A/D 컨버터(40)에 공급한다.
그리고, 상기 A/D 컨버터(40)는 상기 PLL(30)에서 공급된 샘플링 클럭에 따라 본체로부터 전송되는 R/G/B 영상신호를 샘플링하여 디지털 영상신호로 변환하고 상기 스케일러(50)로 출력한다.
여기서, 상기 A/D 컨버터(40)에서 출력되는 디지털 영상신호는 상기 마이컴(10)으로 피드백되어, 상기 이이피롬(20)에 기 저장된 기준 디지털 영상신호와 비교함으로써 클럭위상의 이상발생 여부를 판단하게 된다.
이어서 상기 마이컴(10)은 상기 이이피롬(20)에 기 저장된 기준 디지털 영상신호가 현재 검출된 디지털 영상신호보다 큰 값을 갖는지 여부를 판단하여 이하일 경우 이를 보상하게 된다.
즉, 클럭 위상이 이상적이고 정상적인 화면이 디스플레이되려면 최대가 될 경우이므로 현재 검출된 디지털 영상신호가 기 저장된 기준 디지털 영상데이터보다 적은값을 갖으면 클럭 위상이 틀어져 있는 상태로 판단한다.
따라서, 상기 마이컴(10)은 상기 PLL(30)을 제어하여 즉, PLL 가변값을 1씩 증가시켜 PLL 위상을 가변함으로써 상기 A/D 컨버터(40)에서 출력되는 디지털 영상데이터가 가변되며, 이 가변된 디지털 영상데이터를 상기 기준 디지털 영상데이터와 비교함으로써 클럭위상을 보상하게 된다.
상기 스케일러(50)는 상기 마이컴(10)의 제어신호에 따라 가변되는 상기 A/D 컨버터(40)의 출력을 프레임 단위로 크기로 상기 프레임 버퍼 메모리(60)에 저장한 후 상기 LCD 모듈(70)을 통해 디스플레이한다.
이와 같이 구성된 본 발명에 따른 모니터의 클럭 위상 보상장치의 동작을 도 3을 참조하여 설명하면 다음과 같다.
도 3을 참조하면 먼저, 사용자가 수동으로 조정하여 재 조정한 데이터를 통하여 기준 디지털 영상데이터(Vram)를 설정한다(S1).
이어서 기 설정된 소정시간이 경과되었는지 여부를 판단한다(S2).
상기 판단 결과(S2), 소정시간이 경과되었으면 현재 디스플레이되는 화면의 디지털 영상데이터(A)를 추출한다(S3).
그리고, 상기 추출된 디지털 영상데이터(A)가 메모리에 기 저장된 기준 디지털 영상데이터(Vram) 이하인지 여부를 판단한다(S4).
상기 판단 결과(S4), 추출된 디지털 영상데이터(A)가 메모리에 기 저장된 기준 디지털 영상데이터(Vram) 이하이면 클럭 위상의 이상이 발생된 것으로 판단하여 위상 가변값을 1씩 증가시켜가며 PLL을 제어한다(S5).
이어서, 상기 PLL 제어에 의해 조정된 디지털 영상데이터(B)를 추출한다(S6).
그리고, 상기 조정된 디지털 영상데이터(B)가 메모리에 기 저장된 디지털 영상데이터(Vram)와 동일한 값을 갖는지 여부를 판단한다(S7).
이어서 상기 판단 결과(S7), 상기 조정된 디지털 영상데이터(B)가 기 저장된 기준 디지털 영상데이터(Vram)와 동일한 값을 갖으면 상기 조정된 디지털 영상데이터(B)를 기준 디지털 영상데이터(Vram)로 갱신시킨다(S8).
상기 갱신된 디지털 영상데이터(B)에 상응하는 위상 가변값을 이용하여 OSD 데이터를 변경시킨다(S9).
마지막으로 전원이 오프되었는지 여부를 판단하여 상기 루틴을 종료시킨다(S10).
상술한 바와 같이, 본 발명에 따른 모니터의 클럭위상 보상장치 및 방법은 사용자가 신호를 입력하여 최상의 화면상태로 클럭위상 조정을 완료하면 이때의 조정된 상태의 디지털 영상데이터를 기준 디지털 영상데이터(Vram)로 설정하고, 주위환경에 따라 클럭 위상이 틀어져 있는지 여부를 판단한다.
즉, 주위 환경의 영향으로 클럭 위상이 틀어져 있으면 현재 화면상에 디스플레이되는 디지털 영상데이터가 상기 기준 디지털 영상데이터가 될 때까지 위상을 가변시키고 이에 따라 화면상에 표시되는 OSD도 변경시켜 디스플레이 한다.
본 발명에 따른 모니터의 클럭위상 보상장치 및 방법은 사용자가 설정해 놓은 클럭 위상이 주변환경에 따라 영향을 받게되어 변경되었을 경우 이를 감지하여 자동으로 보상해 줌으로써 항상 정상적인 화면상태를 유지할 수 있어 사용자에게 제품에 대한 신뢰감을 향상시킬 수 있는 효과가 있다.

Claims (6)

  1. 모니터에서,
    기준 디지털 영상데이터를 저장하기 위한 메모리;
    본체로부터 인가되는 수평 동기신호(H-Sync) 및 수직 동기신호(V-Sync)와 동기된 소정의 샘플링 클럭을 발생시키는 PLL;
    상기 PLL에서 발생되는 샘플링 클럭에 따라 본체로부터 전송되는 R/G/B 영상신호를 샘플링 하여 디지털 영상신호로 변환하는 A/D 컨버터; 그리고,
    상기 A/D 컨버터에서 출력되는 디지털 영상데이터를 피드백 받아 상기 메모리에 기 저장된 기준 디지털 영상데이터와 비교하여 정상적인 영상데이터가 출력되도록 상기 PLL을 제어하는 마이컴을 포함하여 구성됨을 특징으로 하는 모니터의 화면보정장치.
  2. 제 1 항에 있어서,
    상기 메모리는 이이피롬임을 특징으로 하는 모니터의 화면보정장치.
  3. 제 1 항에 있어서,
    상기 마이컴에서 보상된 정상적인 영상데이터는 상기 메모리에 기 저장된 기준 영상데이터를 갱신시킴을 특징으로 하는 모니터의 화면보정장치.
  4. 마이컴, A/D 컨버터, 메모리 및 PLL을 구비한 모니터의 화면 보정 방법에 있어서,
    상기 A/D 컨버터에서 출력되는 디지털 영상데이터(A)가 상기 메모리에 기 저장된 기준 디지털 영상데이터(Vram)와 동일하지 않으면 상기 PLL을 제어하여 클럭 펄스의 출력 위상을 조정하는 단계와,
    상기 단계에서 조정된 클럭 펄스의 출력 위상에 따라 상기 A/D 컨버터에서 출력되는 디지털 영상데이터(B)가 상기 기준 디지털 영상데이터(Vram)와 동일하면 상기 조정된 디지털 영상데이터(B)로 상기 메모리에 저장된 기준 디지털 영상데이터(Vram)를 갱신시키는 단계를 포함하여 이루어짐을 특징으로 하는 모니터의 화면조정방법.
  5. 제 4 항에 있어서, 상기 클럭펄스의 출력 위상을 조정하는 단계는
    기 설정된 소정시간이 경과되면 상기 A/D 컨버터에서 출력되는 디지털 영상데이터(A)를 추출하는 단계와,
    상기 추출된 디지털 영상데이터(A)가 상기 메모리에 기 저장된 기준 디지털 영상데이터(Vram) 미만인지 여부를 판단하는 단계와,
    상기 추출된 디지털 영상데이터(A)가 상기 메모리에 기 저장된 기준 디지털 영상데이터(Vram) 미만이면 상기 PLL 위상 가변값을 순차적으로 증가시키는 단계로 이루어짐을 특징으로 하는 모니터의 화면조정방법.
  6. 제 4 항에 있어서, 상기 기준 디지털 영상데이터(Vram)을 갱신시키는 단계는
    상기 PLL 위상 가변값을 순차적으로 증가시키면서 상기 A/D 컨버터에서 출력되는 디지털 영상데이터(B)와 상기 메모리에 기 저장된 기준 영상데이터(Vram)가 일치되는 시점을 파악하는 단계와,
    상기 A/D 컨버터에서 출력되는 디지털 영상데이터(B)와 상기 메모리에 기 저장된 기준 영상데이터(Vram)가 일치하면 상기 기준 디지털 영상데이터(Vram)를 상기 조정된 디지털 영상데이터(B)로 갱신시키는 단계와,
    상기 조정된 PLL 위상 가변값을 OSD 형태로 디스플레이하는 단계로 이루어짐을 특징으로 하는 모니터의 화면조정방법.
KR1019990033172A 1999-08-12 1999-08-12 모니터의 클럭위상 보상장치 및 방법 KR100323666B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019990033172A KR100323666B1 (ko) 1999-08-12 1999-08-12 모니터의 클럭위상 보상장치 및 방법
US09/635,874 US6597370B1 (en) 1999-08-12 2000-08-10 Apparatus and method for compensating clock phase of monitor
GB0019709A GB2355571B (en) 1999-08-12 2000-08-10 Apparatus and method for compensating a clock phase of a monitor
CN00123501A CN1112632C (zh) 1999-08-12 2000-08-11 补偿监视器时钟相位的装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990033172A KR100323666B1 (ko) 1999-08-12 1999-08-12 모니터의 클럭위상 보상장치 및 방법

Publications (2)

Publication Number Publication Date
KR20010017588A true KR20010017588A (ko) 2001-03-05
KR100323666B1 KR100323666B1 (ko) 2002-02-07

Family

ID=19606991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990033172A KR100323666B1 (ko) 1999-08-12 1999-08-12 모니터의 클럭위상 보상장치 및 방법

Country Status (4)

Country Link
US (1) US6597370B1 (ko)
KR (1) KR100323666B1 (ko)
CN (1) CN1112632C (ko)
GB (1) GB2355571B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030027385A (ko) * 2001-09-28 2003-04-07 삼성전자주식회사 보상 제어 장치 및 방법
KR100481504B1 (ko) * 2002-11-12 2005-04-07 삼성전자주식회사 디지털 디스플레이 장치의 샘플링 위치 조정 장치 및 조정방법
KR100654769B1 (ko) * 2004-12-14 2006-12-08 삼성전자주식회사 디스플레이장치 및 그 제어방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100341919B1 (ko) * 2000-08-11 2002-06-26 구자홍 액정 표시 장치에 있어서 영상 신호의 자기 진단 장치
KR100418703B1 (ko) * 2001-08-29 2004-02-11 삼성전자주식회사 디스플레이장치 및 그 제어방법
EP1446910B1 (en) 2001-10-22 2010-08-11 Rambus Inc. Phase adjustment apparatus and method for a memory device signaling system
JP2003316341A (ja) * 2002-04-22 2003-11-07 Ekibika Kk ウェブターミナルモニター
DE10260595A1 (de) * 2002-12-23 2004-07-01 Siemens Ag Verfahren zur Einstellung der Abtastfrequenz und/oder-phase eines digitalen Bildwiedergabegerätes
CN100379258C (zh) * 2003-05-26 2008-04-02 台达电子工业股份有限公司 视频信号模拟数字转换的相位调整方法
KR100497725B1 (ko) * 2003-08-22 2005-06-23 삼성전자주식회사 디스플레이용 신호 처리 장치 및 그 방법
US8542258B2 (en) * 2004-05-05 2013-09-24 Mstar Semiconductor, Inc. Apparatus and method for increasing pixel resolution of image using coherent sampling
KR100610364B1 (ko) * 2005-02-14 2006-08-09 삼성전자주식회사 자동조정기능을 구비한 영상표시장치 및 자동조정방법
TWI262654B (en) * 2005-05-20 2006-09-21 Mstar Semiconductor Inc Dynamic acceleration method and device of A/D converter
TWI309131B (en) * 2005-12-23 2009-04-21 Innolux Display Corp Clock phase adjusting method of monitor
WO2013150852A1 (ja) 2012-04-04 2013-10-10 三菱電機株式会社 デジタルデータ配信装置及び方法、及びデジタルデータ再生装置及び方法、同期再生システム、プログラム、並びに記録媒体
CN107995974A (zh) * 2016-09-28 2018-05-04 深圳市柔宇科技有限公司 系统性能提升方法、系统性能提升装置及显示装置
KR102592124B1 (ko) 2018-09-21 2023-10-20 삼성전자주식회사 수평 동기화 신호에 기반하여 업 스케일링을 수행하는 시간 구간을 확장하기 위한 전자 장치 및 방법
CN112653924A (zh) * 2020-12-15 2021-04-13 上海安路信息科技有限公司 Hdmi接收方法及装置
CN117490838B (zh) * 2024-01-03 2024-03-19 成都善思微科技有限公司 一种高可靠性的平板探测器数据采集方法、系统及计算机

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841430A (en) * 1992-01-30 1998-11-24 Icl Personal Systems Oy Digital video display having analog interface with clock and video signals synchronized to reduce image flicker
US5821918A (en) 1993-07-29 1998-10-13 S3 Incorporated Video processing apparatus, systems and methods
JP3360769B2 (ja) * 1994-07-19 2002-12-24 富士写真フイルム株式会社 ビデオ信号処理回路
KR0159426B1 (ko) * 1995-02-15 1999-01-15 배순훈 투사형 화상표시시스템의 화면비대칭 보정장치
JP3673303B2 (ja) * 1995-07-27 2005-07-20 株式会社日立製作所 映像信号処理装置
KR0174918B1 (ko) * 1995-10-31 1999-03-20 배순훈 투사형 화상 표시 장치에 사용되는 픽셀 보정 데이타 로딩 장치
JP3823420B2 (ja) * 1996-02-22 2006-09-20 セイコーエプソン株式会社 ドットクロック信号を調整するための方法及び装置
US5917461A (en) * 1996-04-26 1999-06-29 Matsushita Electric Industrial Co., Ltd. Video adapter and digital image display apparatus
JP3487119B2 (ja) * 1996-05-07 2004-01-13 松下電器産業株式会社 ドットクロック再生装置
JPH1042276A (ja) * 1996-07-23 1998-02-13 Nitsuko Corp 画像監視システムにおける伝送方法
US5790096A (en) * 1996-09-03 1998-08-04 Allus Technology Corporation Automated flat panel display control system for accomodating broad range of video types and formats
AU5435898A (en) 1996-11-18 1998-06-10 Sage, Inc. Adapter circuit for a flat panel display monitor
JP2950261B2 (ja) * 1996-11-28 1999-09-20 日本電気株式会社 液晶表示装置
US5796392A (en) * 1997-02-24 1998-08-18 Paradise Electronics, Inc. Method and apparatus for clock recovery in a digital display unit
US6023522A (en) * 1997-05-05 2000-02-08 Draganoff; Georgi H. Inexpensive adaptive fingerprint image acquisition framegrabber
FR2778044B1 (fr) * 1998-04-23 2000-06-16 Thomson Multimedia Sa Procede de recuperation d'horloge lors de l'echantillonnage des signaux de type informatique

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030027385A (ko) * 2001-09-28 2003-04-07 삼성전자주식회사 보상 제어 장치 및 방법
KR100481504B1 (ko) * 2002-11-12 2005-04-07 삼성전자주식회사 디지털 디스플레이 장치의 샘플링 위치 조정 장치 및 조정방법
KR100654769B1 (ko) * 2004-12-14 2006-12-08 삼성전자주식회사 디스플레이장치 및 그 제어방법

Also Published As

Publication number Publication date
GB2355571B (en) 2001-11-14
CN1112632C (zh) 2003-06-25
KR100323666B1 (ko) 2002-02-07
CN1284672A (zh) 2001-02-21
GB0019709D0 (en) 2000-09-27
GB2355571A (en) 2001-04-25
US6597370B1 (en) 2003-07-22

Similar Documents

Publication Publication Date Title
KR20010017588A (ko) 모니터의 클럭위상 보상장치 및 방법
US5917461A (en) Video adapter and digital image display apparatus
US20060114275A1 (en) Display apparatus and control method thereof
KR20050020354A (ko) 디스플레이용 신호 처리 장치 및 그 방법
KR20010017944A (ko) 평판형 영상표시기기의 화면보호 장치 및 방법
JP2001042841A (ja) 液晶ディスプレイの画面自動調整装置及びその方法
KR100304899B1 (ko) 모니터의 허용범위 초과 영상 표시장치 및 방법
US6563484B1 (en) Apparatus and method for processing synchronizing signal of monitor
KR20030006022A (ko) Out-of 레인지 모드 디스플레이 장치 및 방법
EP1787190B1 (en) Display apparatus and control method thereof
JP3214820B2 (ja) デジタル画像表示装置
KR20010097994A (ko) Lcd 모니터의 osd 제어장치 및 방법
KR100308050B1 (ko) Lcd 모니터의 신호처리장치
TW538627B (en) Apparatus and method for compensating clock phase of monitor
JPH10319913A (ja) 表示装置
KR20000007611A (ko) 샘플링 주파수 및 샘플링 위치 조정장치와 조정방법
KR100262650B1 (ko) 엘씨디(lcd) 모니터의 화면 자동 제어장치 및 그 방법
KR100357149B1 (ko) 모니터의 화면조정 장치 및 방법
KR100299591B1 (ko) 영상 크기를 자동으로 조정할 수 있는 평판디스플레이 장치 및 그의 조정방법
KR20010060463A (ko) Lcd 모니터의 화면조정장치 및 방법
KR100654769B1 (ko) 디스플레이장치 및 그 제어방법
KR100379417B1 (ko) Lcd 모니터의 입력신호 선택 제어장치 및 방법
KR100404216B1 (ko) 영상표시기기의 화면 보상장치 및 그 방법
KR20010081557A (ko) 평면 모니터의 동기신호 안정화장치
KR100299845B1 (ko) 엘씨디모니터의자동미세조정시자동코스설정방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee