KR100323666B1

KR100323666B1 - 모니터의 클럭위상 보상장치 및 방법

Info

Publication number: KR100323666B1
Application number: KR1019990033172A
Authority: KR
Inventors: 이재민
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 1999-08-12
Filing date: 1999-08-12
Publication date: 2002-02-07
Also published as: CN1112632C; US6597370B1; KR20010017588A; CN1284672A; GB2355571B; GB0019709D0; GB2355571A

Abstract

모니터에서, 기준 디지털 데이터(Vram)를 저장하기 위한 제 1 메모리와, 본체로부터 인가되는 수평 동기신호(H-Sync) 및 수직 동기신호(V-Sync)와 동기된 소정의 샘플링 클럭을 발생시키는 PLL과, 상기 PLL에서 발생되는 샘플링 클럭에 따라 본체로부터 전송되는 아날로그 영상신호를 샘플링 하여 디지털 영상 신호로 변환하는 A/D 컨버터와, 상기 A/D 컨버터에서 출력되는 디지털 영상신호를 프레임(Frame) 단위로 임시저장하기 위한 제 2 메모리와, 상기 A/D 변환기에서 출력되는 디지털 영상신호가 하나의 프레임을 구성하도록 상기 제 2 메모리에 저장한 후 디스플레이 모듈의 신호입력 타이밍에 맞도록 전송하는 스케일러와, 상기 스케일러에서 출력되는 디지털 영상신호에서 디지털 데이터를 추출하여 상기 제 1 메모리에 기 저장된 기준 데이터와 일치하는지 여부에 따라 상기 PLL을 제어하는 마이컴을 포함하여 구성된 것으로 사용자가 설정해 놓은 클럭 위상이 주변환경에 따라 영향을 받게되어 변경되었을 경우 이를 감지하여 자동으로 보상해 줌으로써 항상 정상적인 화면상태를 유지할 수 있어 사용자에게 제품에 대한 신뢰감을 향상시킬 수 있는 효과가 있다.

Description

모니터의 클럭위상 보상장치 및 방법{Method and apparatus for compensating clock phase of monitor}

본 발명은 모니터에 관한 것으로서, 특히 주변환경에 따라 틀어진 클럭위상을 보상할 수 있도록 한 모니터의 클럭 위상 보상장치 및 방법에 관한 것이다.

일반적으로 모니터는 연계 구성된 본체 즉, PC 또는 워크 스테이션의 비디오 카드로부터 전송되는 SVGA(800×600), XGA(1024×768), SXGA(1280×1024) 등과 같은 영상모드의 영상신호를 일련의 신호처리를 거쳐 화면상에 디스플레이하는 장치이다.

또한, 음극선관을 사용하는 모니터로 출발하여 현대 기술의 발전에 따른 표시기기의 대형화 추세에 따라 대형 모니터에 적합한 대표적인 평판 표시소자로서, LCD를 사용하는 디지털 방식 모니터가 상용화되어 가는 실정이다.이하, 첨부된 도면을 참조하여 종래 기술에 따른 모니터의 구성을 설명하면 다음과 같다.도 1은 종래 기술에 따른 모니터의 개략적인 구성을 나타낸 블록도이다.

종래의 기술에 따른 모니터는 도 1에 도시된 바와 같이, 본체로부터 전송되는 수평 및 수직 동기신호 주파수에 따라 영상모드를 판별하고 그 영상모드에 따른 신호처리 동작이 이루어지도록 제어신호를 출력하는 마이컴(1)과, 상기 마이컴(1)의 제어신호에 따른 클럭 펄스를 생성하는 PLL(Phase Locked Loop)(2)과, 상기 PLL(2)에서 공급되는 클럭 펄스에 따라 본체에서 전송되는 R/G/B 영상신호를 샘플링하여 디지털 신호로 변환하는 A/D 컨버터(3)와, 상기 PLL(2)에서 공급되는 클럭펄스를 이용하여 상기 마이컴(1)의 제어신호에 따라 상기 A/D 컨버터(3)에서 출력된 디지털 R/G/B 영상신호를 프레임(Frame) 단위로 크기 조정을 수행하는 스케일러 (4)와, 상기 스케일러(4)의 출력을 저장하기 위한 프레임 버퍼 메모리(5)와, 상기 마이컴(1)의 제어신호에 따라 상기 프레임 버퍼 메모리(5)에 저장된 영상신호를 출력하기 위한 LCD 모듈(6)을 포함하여 구성된다.

이와 같이 구성된 종래 기술에 따른 모니터의 동작을 설명하면 다음과 같다.

먼저, 상기 마이컴(1)은 본체로부터 전송된 수평/수직 동기신호의 주파수에 따른 샘플링 클럭이 상기 A/D 컨버터(3) 및 스케일러(4)에 공급될 수 있도록 상기 PLL(2)에 제어신호를 출력한다.

이어서, 상기 PLL(2)은 상기 마이컴(1)의 제어신호에 의해 설정된 클럭펄스를 생성하여 상기 A/D 컨버터(3) 및 스케일러(4)에 공급한다.

그리고, 상기 A/D 컨버터(3)는 상기 PLL(2)에서 공급된 샘플링 클럭에 따라 본체로부터 전송되는 R/G/B 영상신호를 샘플링하여 디지털 영상신호로 변환하고 상기 스케일러(4)로 출력한다.

이어서, 상기 스케일러(4)는 상기 마이컴(1)의 제어신호에 따라 A/D 컨버터 (3)의 출력을 프레임 단위로 크기를 조정하여 상기 프레임 버퍼 메모리(5)에 저장시킨다.그리고, 상기 프레임 버퍼 메모리(5)에 저장된 디지털 영상신호는 상기 LCD 모듈(6)등의 디스플레이 모듈을 통해 디스플레이된다.

종래의 기술에 따른 모니터는 다음과 같은 문제점이 있었다.

첫째, 모니터가 설치되는 장소의 온도변화에 따라 클럭 위상이 왜곡되어 화면 상태가 틀어지는 경우가 발생된다.

둘째, 온도변화에 따라 발생되는 클럭 위상의 왜곡 현상을 보상하기 위해 사용자가 수동으로 재 설정해야 되는 번거로움이 있다.

따라서 본 발명은 상기한 종래의 문제점을 해결하기 위하여 안출한 것으로, 디스플레이 되는 영상 데이터를 기 설정된 기준 데이터와 비교하여 클럭 위상의 왜 곡 발생시 이를 자동으로 보상하여 정상화면이 디스플레이 될 수 있도록 한 모니터의 클럭 위상 보상장치 및 방법을 제공하는데 그 목적이 있다.

도 1은 종래 기술에 따른 모니터를 개략적으로 나타낸 도면

도 2는 본 발명에 따른 모니터의 클럭위상 보상장치를 나타낸 도면

도 3은 본 발명에 따른 모니터의 클럭위상 보상방법을 나타낸 플로우 차트

도면의 주요부분에 대한 부호의 설명

10 : 마이컴 20 : 이이피롬

30 : PLL 40 : A/D 컨버터

50 : 스케일러 60 : 프레임 버퍼 메모리

70 : LCD 모듈

이와 같은 목적을 달성하기 위한 본 발명에 따른 모니터의 클럭 위상 보상장치는 모니터에서, 기준 디지털 데이터(Vram)를 저장하기 위한 제 1 메모리와, 본체로부터 인가되는 수평 동기신호(H-Sync) 및 수직 동기신호(V-Sync)와 동기된 소정의 샘플링 클럭을 발생시키는 PLL과, 상기 PLL에서 발생되는 샘플링 클럭에 따라 본체로부터 전송되는 아날로그 영상신호를 샘플링 하여 디지털 영상 신호로 변환하는 A/D 컨버터와, 상기 A/D 컨버터에서 출력되는 디지털 영상신호를 프레임(Frame) 단위로 임시저장하기 위한 제 2 메모리와, 상기 A/D 변환기에서 출력되는 디지털 영상신호가 하나의 프레임을 구성하도록 상기 제 2 메모리에 저장한 후 디스플레이 모듈의 신호입력 타이밍에 맞도록 전송하는 스케일러와, 상기 스케일러에서 출력되는 디지털 영상신호에서 디지털 데이터를 추출하여 상기 제 1 메모리에 기 저장된 기준 데이터와 일치하는지 여부를 따라 상기 PLL을 제어하는 마이컴을 포함하여 구성되는데 그 특징이 있다.상기 목적을 달성하기 위한 본 발명에 따른 모니터의 클럭 위상 보상방법은 PLL을 구비한 모니터에서, 기준 디지털 데이터를 설정하는 단계와, 상기 설정된 기준 디지털 데이터에 해당되는 클럭 위상 조정바를 OSD 상에 디스플레이 하는 단계와, 기 설정된 소정시간이 경과되면 현재 화면상에 디스플레이 되는 디지털 데이터(A)를 추출하는 단계와, 상기 기준 디지털 데이터가 현재 화면상에 디스플레이 되는 디지털 데이터(A)와 일치하는지 여부를 판단하여 상기 기준 디지털 데이터와 현재 화면상에 디스플레이 되는 디지털 데이터(A)가 동일한 값을 갖도록 상기 PLL을 제어하여 클럭 펄스의 출력 위상을 조정하는 단계와, 상기 조정된 디지털 데이터(A)가 상기 기 설정된 기준 디지털 데이터와 일치하면 조정된 클럭 위상값을 저장하는 단계를 포함하여 이루어지는데 그 특징이 있다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 모니터의 클럭위상 보상장치 및 방법을 보다 더 상세히 설명하면 다음과 같다.

도 2는 본 발명에 따른 모니터의 클럭 위상 보상장치를 나타낸 도면이고, 도 3은 본 발명에 따른 모니터의 클럭 위상 보상방법을 나타낸 플로우 차트이다.

도 2에 도시된 바와 같이, 본 발명에 따른 모니터의 클럭위상 보상장치는 클럭 펄스를 생성하는 PLL(Phase Locked Loop)(30)과, 상기 PLL(30)에서 공급되는 클럭 펄스에 따라 본체에서 전송되는 R/G/B 영상신호를 샘플링하여 디지털 영상신호로 변환하는 A/D 컨버터(40)와, 상기 A/D 컨버터(40)에서 출력되는 디지털 영상데이터의 기준값을 저장하기 위한 제 1 메모리(EEPROM)(20)과, 상기 A/D 컨버터 (40)에서 출력되는 디지털 영상데이터를 피드백 받아 상기 제 1 메모리EEPROM(20)에 저장된 기준 디지털 영상데이터와 비교한 후 오차 발생시 상기 PLL(30)을 제어하는 마이컴(10)과, 상기 PLL(30)에서 공급되는 클럭 펄스를 이용하여 상기 마이컴(10)의 제어신호에 따라 상기 A/D 컨버터(40)에서 출력된 디지털 R/G/B 영상신호를 프레임(Frame) 단위로 크기 조정을 수행하는 스케일러(50)와, 상기 스케일러(50)의 출력을 저장하기 위한 제 2 메모리(60)와, 상기 스케일러(50)의 조정을 통해 상기 제 2 메모리(60)에 저장된 영상신호를 디스플레이 하는 LCD 모듈(70)로 구성된다.여기서 상기 제 1 메모리(20)는 EEPROM 이고, 제 2 메모리(60)는 프레임 버퍼 메모리로 구성된다.

이와 같이 구성된 모니터의 클럭 위상 조정장치의 동작을 설명하면 다음과 같다.

먼저, 상기 마이컴(10)은 본체로부터 전송된 수평/수직 동기신호의 주파수에 따른 샘플링 클럭이 상기 A/D 컨버터(40)에 공급될 수 있도록 상기 PLL(30)에 제어신호를 출력한다.

이어서, 상기 PLL(30)은 상기 마이컴(10)의 제어신호에 의해 설정된 클럭펄스를 생성하여 상기 A/D 컨버터(40)에 공급한다.

그리고, 상기 A/D 컨버터(40)는 상기 PLL(30)에서 공급된 샘플링 클럭에 따라 본체로부터 전송되는 R/G/B 영상신호를 샘플링하여 디지털 영상신호로 변환하고 상기 스케일러(50)로 출력한다.

여기서, 상기 스케일러(50)에서 출력되는 디지털 영상신호는 상기 마이컴 (10)으로 피드백되고, 상기 마이컴(10)은 입력되는 디지털 영상신호의 소정영역을 추출하여 해당 클럭 펄스수를 검출한다.상기 검출된 클럭 펄스수를 상기 제 1 메모리(20)에 기 저장된 기준 디지털 데이터와 비교함으로서 클럭 위상의 이상발생 여부를 판단하게 된다.

즉, 상기 마이컴(10)은 상기 제 1 메모리(20)에 기 저장된 기준 디지털 데이터가 현재 검출된 디지털 데이터와 일치하는지 여부를 판단하여, 상기 제 1 메모리 (20)에 기 저장된 디지털 데이터보다 크거나 작은 값을 갖으면 클럭 위상의 이상발생으로 판단한다.

그러면 상기 마이컴(10)은 상기 PLL(30)에 제어신호를 출력하여 즉, PLL 가변값을 증가시키거나, 감소시켜 PLL 위상을 가변함으로서 상기 A/D 컨버터(40)에서 출력되는 디지털 영상데이터가 가변시킨다.이와 같이 가변된 디지털 영상데이터를 상기 기준 디지털 영상데이터와 비교함으로서 클럭 위상을 보상하게 된다.

상기 스케일러(50)는 상기 마이컴(10)의 제어신호에 따라 가변되는 상기 A/D 컨버터(40)의 출력을 프레임 단위로 크기로 상기 제 2 메모리(60)에 저장한 후 상기 LCD 모듈(70)을 통해 디스플레이한다.

이와 같이 구성된 본 발명에 따른 모니터의 클럭 위상 보상장치의 동작을 도 3을 참조하여 설명하면 다음과 같다.

도 3을 참조하면 먼저, 사용자가 수동으로 조정하여 재 조정한 데이터를 통하여 기준 디지털 영상데이터(Vram)를 설정하고, 상기 기준 디지털 영상데이터 (Vram)에 해당하는 OSD상의 위치를 표시한다(S1).

이어서 기 설정된 소정시간이 경과되었는지 여부를 판단한다(S2).

상기 판단 결과(S2), 소정시간이 경과되었으면 현재 디스플레이 되는 화면의 디지털 데이터(A)를 추출한다(S3).

그리고, 상기 추출된 디지털 데이터(A)가 제 1 메모리에 기 저장된 기준 디지털 영상데이터(Vram)와 일치하는지 여부를 판단한다(S4).이어서 상기 판단 결과(S4), 상기 추출된 디지털 데이터(A)가 상기 제 1 메모리에 기 저장된 기준 디지털 데이터(Vram)와 일치하지 않으면 상기 추출된 디지털 데이터(A)가 기 저장된 기준 디지털 데이터(Vram)보다 작은값을 갖는지 여부를 판단한다(S5).

상기 판단 결과(S5), 상기 추출된 디지털 데이터(A)가 상기 제 1 메모리에 기 저장된 기준 디지털 데이터(Vram)보다 작은 값을 갖으면 클럭 위상의 이상이 발생된 것으로 판단하여 OSD 상에 디스플레이 되는 위상 가변단계를 순차적으로 증가시켜가며 PLL을 제어하여 클럭 위상을 조정한다(S6).이어서, 상기 PLL 제어에 의해 조정된 디지털 영상데이터(B)를 추출한다 (S7).

그리고, 상기 조정된 디지털 데이터(B)가 메모리에 기 저장된 디지털 데이터 (Vram)와 동일한 값을 갖는지 여부를 판단한다(S8).

이어서 상기 판단 결과(S8), 상기 조정된 디지털 데이터(B)가 기 저장된 기준 디지털 데이터(Vram)와 동일한 값을 갖으면 상기 조정된 디지털 영상데이터 (B)에 상응하는 클럭 위상 가변값 저장한다(S9).

그리고 상기 저장된 클럭 위상 가변값에 해당되는 OSD상의 바의 위치를 변경시킨다(S10).

마지막으로 전원이 오프되었는지 여부를 판단하여 상기 루틴을 종료시킨다 (S11).한편 상기 판단 결과(S5), 상기 추출한 디지털 데이터(A)가 기 설정된 기준 디지털 데이터(Vram) 보다 큰 값을 갖으면 위상 가변값을 1씩 감소시켜가며 PLL을 제어한다(S12).그리고 상기 PLL 제어에 의해 출력되는 디지털 데이터(C)를 추출한다(S13).이어서 상기 추출된 디지털 데이터(C)가 기 저장된 기준 디지털 데이터 (Vram)와 일치하는지 여부를 판단한다(S14).상기 판단 결과(S14), 상기 추출된 디지털(C)가 기 저장된 디지털 데이터 (Vram)와 일치하면 조정된 클럭값을 상기 제 1 메모리에 저장한다(S15).그리고 조정된 클럭값에 해당되도록 OSD바의 위치를 변경한다(S16).

상술한 바와 같이, 본 발명에 따른 모니터의 클럭위상 보상장치 및 방법은 사용자가 신호를 입력하여 최상의 화면상태로 클럭 위상 조정을 완료하면 이때의 조정된 상태의 디지털 영상데이터에서 소정 영역의 디지털 데이터를 스캐닝하고, 샘플링한 클럭 펄스의 수를 기준 디지털 데이터(Vram)로 설정하고, 주위환경에 따라 클럭 위상이 틀어져 있는지 여부를 판단한다.

즉, 주위 환경의 영향으로 현재 화면상에 디스플레이되는 디지털 데이터가 기 설정된 기준 디지털 데이터에 미치지 않으면 클럭 위상이 틀어져 있는 것으로 판단한다.그리고, 현재 화면상에 디스플레이 되는 디지털 데이터가 상기 기준 디지털 데이터와 일치할 때까지 클럭 위상을 가변시켜 상기 가변된 클럭 위상에 해다하는 OSD상의 클럭 위상 조정바의 위치도 이동시켜 디스플레이 한다.

본 발명에 따른 모니터의 클럭 위상 보상장치 및 방법은 사용자가 설정해 놓은 일정주기로 화면의 이상여부를 감지하여 이상 발생시 이를 자동으로 보상해 줌으로서 항상 정상적인 화면 상태를 유지할 수 있으므로 사용자에게 제품에 대한 신뢰감을 향상시킬 수 있는 효과가 있다.

Claims

모니터에서,

기준 디지털 데이터(Vram)를 저장하기 위한 제 1 메모리;

본체로부터 인가되는 수평 동기신호(H-Sync) 및 수직 동기신호(V-Sync)와 동기된 소정의 샘플링 클럭을 발생시키는 PLL;

상기 PLL에서 발생되는 샘플링 클럭에 따라 본체로부터 전송되는 아날로그 영상신호를 샘플링 하여 디지털 영상신호로 변환하는 A/D 컨버터;

상기 A/D 컨버터에서 출력되는 디지털 영상신호를 프레임(Frame) 단위로 임시저장하기 위한 제 2 메모리;

상기 A/D 컨버터에서 출력되는 디지털 영상신호가 하나의 프레임을 구성하도록 상기 제 2 메모리에 저장한 후 디스플레이 모듈의 신호입력 타이밍에 맞도록 전송하는 스케일러; 그리고

상기 스케일러에서 출력되는 디지털 영상신호에서 디지털 데이터를 추출하여 상기 제 1 메모리에 기 저장된 기준 디지털 데이터(Vram)와 일치하는지 여부에 따라 상기 PLL을 제어하는 마이컴을 포함하여 구성됨을 특징으로 하는 모니터의 클럭 위상 보상장치.
제 1 항에 있어서,

상기 제 1 메모리는 이이피롬(EEPROM)임을 특징으로 하는 모니터의 클럭 위상 보상장치.
제 1 항에 있어서,

상기 기준 디지털 데이터는

상기 스케일러에서 출력되는 디지털 영상신호에서 소정 영역을 스캐닝하여 샘플링 한 클럭 펄스수임을 특징으로 하는 모니터의 클럭 위상 보상장치.
제 1항에 있어서,

상기 제 2 메모리는 프레임 버퍼 메모리임을 특징으로 하는 모니터의 클럭 위상 보상장치.
PLL을 구비한 모니터에서,

기준 디지털 데이터를 설정하는 단계;

상기 설정된 기준 디지털 데이터에 해당되는 클럭위상 조정바를 OSD 상에 디스플레이 하는 단계;

기 설정된 소정시간이 경과되면 현재 화면상에 디스플레이 되는 디지털 데이터(A)를 추출하는 단계;

상기 기준 디지털 데이터가 현재 화면상에 디스플레이 되는 디지털 영상데이터(A)와 일치하는지 여부를 판단하여 상기 기준 디지털 데이터와 현재 화면상에 디스플레이 되는 디지털 데이터(A)가 동일한 값을 갖도록 상기 PLL을 제어하여 클럭 펄스의 출력 위상을 조정하는 단계; 그리고,

상기 조정된 디지털 데이터(A)가 상기 기 설정된 기준 디지털 데이터(Vram)와 일치하면 조정된 클럭 위상값을 저장하는 단계를 포함하여 이루어짐을 특징으로 하는 모니터의 클럭 위상 보상방법.
제 5 항에 있어서,

상기 클럭 펄스의 출력 위상을 조정하는 단계는

기 설정된 소정시간이 경과되면 현재 화면상에 디스플레이 되는 디지털 영상신호의 소정영역을 스캐닝 하여 디지털 데이터(A)를 추출하는 단계와,

상기 추출된 디지털 데이터(A)가 기 설정된 기준 디지털 데이터 미만인지 여부를 판단하는 단계와,

상기 추출된 디지털 데이터(A)가 상기 기 설정된 기준 디지털 데이터 미만이면 상기 PLL 위상 가변값을 순차적으로 증가시켜 상기 기 설정된 기준 디지털 데이터와 일치되는 시점을 파악하는 단계로 이루어짐을 특징으로 하는 모니터의 클럭 위상 보상방법.
제 5 항에 있어서,

상기 클럭펄스의 위상을 조정하는 단계는

기 설정된 소정시간이 경과되면 현재 화면상에 디스플레이 되는 디지털 영상신호의 소정영역을 스캐닝 하여 디지털 데이터(A)를 추출하는 단계와,

상기 추출된 디지털 데이터(A)가 기 설정된 기준 디지털 데이터 초과인지 여부를 판단하는 단계와,

상기 추출된 디지털 데이터(A)가 상기 기 설정된 기준 디지털 데이터보다 큰 값을 갖으면 상기 PLL 위상 가변값을 순차적으로 감소시켜 상기 기 설정된 기준 디지털 데이터와 일치되는 시점을 파악하는 단계로 이루어짐을 특징으로 하는 모니터의 클럭 위상 보상방법.
제 5 항에 있어서,

상기 추출된 디지털 데이터(A)가 기 설정된 기준 디지털 데이터와 일치하면

상기 기 설정된 소정시간 경과 후 디지털 데이터를 재 추출하는 단계로 이루어짐을 특징으로 하는 모니터의 클럭 위상 보상방법.
제 5 항에 있어서,

상기 OSD 상에 디스플레이 된 클럭 위상 조정바는 상기 조정된 클럭위상에 따라 이동됨을 특징으로 하는 모니터의 클럭 위상 보상방법.
제 5 항에 있어서,

상기 화면상에 디스플레이 되는 디지털 영상데이터를 추출하는 단계는 기 설정된 소정시간 단위로 주기적으로 검출하는 단계임을 특징으로 하는 모니터의 클럭위상 보상방법.