KR100609056B1 - 디스플레이장치 및 그 제어방법 - Google Patents

디스플레이장치 및 그 제어방법 Download PDF

Info

Publication number
KR100609056B1
KR100609056B1 KR1020040100030A KR20040100030A KR100609056B1 KR 100609056 B1 KR100609056 B1 KR 100609056B1 KR 1020040100030 A KR1020040100030 A KR 1020040100030A KR 20040100030 A KR20040100030 A KR 20040100030A KR 100609056 B1 KR100609056 B1 KR 100609056B1
Authority
KR
South Korea
Prior art keywords
pixel clock
signal
frequency
resolution
video signal
Prior art date
Application number
KR1020040100030A
Other languages
English (en)
Other versions
KR20060061137A (ko
Inventor
김진헌
김영찬
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040100030A priority Critical patent/KR100609056B1/ko
Priority to US11/288,314 priority patent/US20060114275A1/en
Priority to CNB2005800414631A priority patent/CN100481169C/zh
Priority to PCT/KR2005/004063 priority patent/WO2006059869A1/en
Priority to EP05819083A priority patent/EP1817763A4/en
Publication of KR20060061137A publication Critical patent/KR20060061137A/ko
Application granted granted Critical
Publication of KR100609056B1 publication Critical patent/KR100609056B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0421—Horizontal resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 디스플레이장치 및 그 제어방법에 관한 것이다. 본 발명에 따른 디스플레이패널을 갖는 디스플레이장치에 있어서, 영상신호의 해상도를 조정하며 영상신호 및 픽셀클럭신호를 출력하는 해상도조정부와; 상기 해상도조절부로부터 출력된 상기 픽셀클럭신호의 주파수를 가변시키는 주파수조정부와; 상기 영상신호의 한 프레임 동안 상기 해상도조정부에서 출력되는 상기 픽셀클럭신호의 개수를 기설정된 개수와 일치시키기 위해, 상기 영상신호의 블랭킹구간에서 상기 픽셀클럭신호의 주파수가 조정되도록 상기 주파수조정부를 제어하는 제어부를 포함한다. 이에 의해, 외부장치에서 입력된 영상신호의 해상도를 조절한 후 해상도에 따른 픽셀클럭신호의 개수를 기설정된 개수와 일치시키기 위해 블랭킹구간에서 픽셀클럭신호의 주파수를 조정하는 디스플레이장치를 제공하는 것이다.

Description

디스플레이장치 및 그 제어방법{Display Apparatus And Control Method Thereof}
도 1은 본 발명의 일 실시예에 따른 디스플레이장치의 제어블럭도이고,
도 2는 본 발명의 일실시에에 따른 영상신호 및 픽셀클럭신호의 파형도이고,
도 3은 본 발명의 일 실시예에 따른 디스플레이장치의 제어흐름도이다.
* 도면의 주요 부분에 대한 부호의 설명
10 : I/O 커넥터 20 : A/D 컨버터
30 : 해상도조정부 50 : 주파수조정부
70 : 디스플레이패널 90 : 제어부
본 발명은 디스플레이장치 및 그 제어방법에 관한 것으로서, 보다 상세하게는, 픽셀클럭신호의 개수를 기설정된 개수와 일치시키는 디스플레이장치 및 그 제어방법에 관한 것이다.
일반적으로 디스플레이장치는 컴퓨터나 TV 방송시스템 등의 영상신호원으로부터 입력되는 일정 디스플레이 모드의 영상신호를 입력받아 화면 상에 표시한다. 이러한, 디스플레이장치는 종래의 CRT(Cathode Ray Tube)를 사용하는 디스플레이장치로부터 LCD(Liquid Crystal Display), PDP(Plasma Display Panel) 등과 같은 평판 디스플레이장치로 점진적으로 변화되어 가는 추세이다.
평판 디스플레이장치는 CRT 방식의 디스플레이장치와는 달리 영상신호원으로부터 아날로그 영상신호를 입력받고, 입력된 아날로그 영상신호를 디지털 영상신호로 변환하여 영상을 표시한다. 여기서, 아날로그 영상신호는 평판 디스플레이장치에 구비된 아날로그-디지털 컨버터(A/D Converter)에 의해 디지털 영상신호로 변환된다. 그리고, 컨버터를 통해 변환된 디지털 영상신호는 미리 설정된 신호처리 과정을 거쳐 LCD 패널이나 PDP 패널로 제공되어 화면 상에 각기 대응하는 단위 화소(Pixel)가 구동됨으로써, 영상이 표시된다.
컴퓨터 등의 영상신호원으로부터 제공되는 영상신호의 디스플레이 모드는 그 해상도가 640*480, 800*600, 1024*768, 1600*1200 및 1920*1200 등과 같이 다양할 수 있다. 여기서, 디스플레이장치에 설정된 해상도가 1024*768 인데, 해상도가 640*480 인 영상신호가 영상신호원으로부터 입력되는 경우 디스플레이장치 내의 스케일러를 사용하여 해상도를 조절할 수 있다.
종래의 디스플레이장치가 스케일러를 사용하여 해상도를 조절하는 경우, 조정된 입력신호의 라인수(V-TOTAL)가 디스플레이장치의 출력규격에 적합한 라인수(V-TOTAL)와 일치하지 않는 경우가 발생한다.
조정된 입력신호의 V-TOTAL이 기설정된 출력신호의 V-TOTAL을 초과하는 경우, 디스플레이패널의 출력규격에 맞추기 위해 출력신호의 V-TOTAL을 조절하면 화 면이 풀스크린이 되지 않는 문제가 발생한다. 또는, 입력신호의 라인수는 디스플레이장치의 출력규격에 적합하지만, 적어도 하나의 라인이 설정된 길이보다 짧게 출력되는 숏라인 문제가 발생한다. 숏라인 문제가 발생하면 화면이 떨리거나, 화면에 점, 또는 하얀 줄이 나오는 등의 현상이 발생한다.
구체적으로, 외부장치에서 640*480 75HZ인 영상신호가 입력되고, 입력되는 영상신호가 1280*1024 75HZ인 영상신호로 조정된 후 디스플레이패널에 출력되는 경우 문제가 발생할 수 있다. 640*480 75HZ인 영상신호는 50라인의 V-TOTAL 값을 갖는다. 이 때, 해상도조정부에서 조정된 영상신호의 V-TOTAL은 1066.66라인을 갖게 된다. 이 경우, 영상신호는 1067라인으로 출력되어야 하기 때문에 문제가 발생할 수 있다.
이러한 문제점을 해결하기 위하여, FRC(Frame Rate Converter)를 이용하여 라인수를 조정하는 방법이 있다. 그러나, FRC는 비용이 비싸서 디스플레이장치에 사용하기에 문제점이 있다.
따라서, 본 발명의 목적은 외부장치에서 입력된 영상신호의 해상도를 조절한 후 해상도에 따른 픽셀클럭신호와 수평동기신호의 개수를 기설정된 개수와 일치시키기 위해 블랭킹구간에서 픽셀클럭신호의 주파수를 조정하는 디스플레이장치를 제공하는 것이다.
상기 목적은, 본 발명에 따라, 디스플레이장치에 있어서, 영상신호의 해상도 를 조정하며 영상신호 및 픽셀클럭신호를 출력하는 해상도조정부와; 상기 해상도조정부로부터 출력된 상기 픽셀클럭신호의 주파수를 가변시키는 주파수조정부와; 상기 영상신호의 하나의 프레임 동안 상기 해상도조정부에서 출력되는 상기 픽셀클럭신호의 개수를 기설정된 개수와 일치시키기 위해, 상기 영상신호의 블랭킹구간에서 상기 픽셀클럭신호의 주파수가 조정되도록 상기 주파수조정부를 제어하는 제어부를 포함하는 것을 특징으로 하는 디스플레이장치에 의해 달성된다.
여기서, 상기 기설정된 개수는 상기 디스플레이패널의 출력규격에 적합한 개수일 수 있다.
그리고, 상기 주파수조정부는 상기 픽셀클럭신호에 대응하여 상기 수평동기신호의 주파수를 조정할 수 있으며, 상기 주파수조정부는 PLL일 수 있다.
또한, 상기 제어부는 상기 해상도조정부에서 출력된 상기 픽셀클럭신호의 개수가 상기 기설정된 개수와 일치하는 경우 상기 주파수조정부가 상기 픽셀클럭신호를 바이패스하도록 제어할 수 있다.
한편, 상기 목적은, 본 발명에 따라, 디스플레이장치에 있어서, 영상신호의 해상도를 조정하는 단계와; 조정된 상기 영상신호에 대응하는 픽셀클럭신호의 개수가 기설정된 개수와 일치하는지 판단하는 단계와; 상기 픽셀클럭신호의 개수가 기설정된 개수와 일치하도록 상기 영상신호의 블랭킹구간에서 상기 픽셀클럭신호의 주파수를 조정하는 단계를 포함하는 것을 특징으로 하는 디스플레이장치의 제어방법에 의해 달성된다.
여기서, 상기 기설정된 개수는 상기 디스플레이패널의 출력규격에 적합할 수 있다.
여기서, 상기 블랭킹구간이 시작되면 상기 픽셀클럭신호의 개수가 상기 기설정된 개수와 일치하도록 상기 픽셀클럭신호의 주파수를 조정하는 단계와; 상기 블랭킹구간이 끝나면 상기 픽셀클럭신호는 조정되기 전의 주파수로 재조정되는 단계를 더 포함할 수 있다.
그리고, 상기 픽셀클럭신호의 개수가 기설정된 개수와 일치하는 경우, 상기 픽셀클럭신호의 주파수를 조정하지 않고 바이패스할 수 있다.
또한, 상기 픽셀클럭신호에 대응하여 상기 영상신호의 수평동기신호의 주파수를 조정하는 단계를 더 포함할 수 있다.
한편, 상기 목적은, 본 발명에 따라, 영상신호를 입력받아 디스플레이패널에 출력신호를 공급하는 디바이스에 있어서, 영상신호의 해상도를 조정하며 조정된 영상신호 및 픽셀클럭신호를 출력하는 해상도조정부와; 상기 해상도조절부로부터 출력된 상기 픽셀클럭신호의 주파수를 가변시키는 주파수조정부와; 상기 조정된 영상신호의 한 프레임 동안 상기 해상도조정부에서 출력되는 상기 픽셀클럭신호의 개수를 기설정된 개수와 일치시키기 위해, 상기 영상신호의 블랭킹구간에서 상기 픽셀클럭신호의 주파수가 조정되도록 상기 주파수조정부를 제어하는 제어부를 포함하는 것을 특징으로 하는 디바이스에 의해 달성된다.
여기서, 상기 기설정된 개수는 상기 디스플레이패널의 출력규격에 적합한 개수 일 수 있다.
한편, 상기 목적은, 본 발명에 따라, 영상신호를 입력받아 디스플레이패널에 출력신호를 공급하는 디바이스에 있어서, 영상신호의 해상도를 조정하는 단계와; 조정된 상기 영상신호에 대응하는 픽셀클럭신호의 개수가 기설정된 개수와 일치하는지 판단하는 단계와; 상기 픽셀클럭신호의 개수가 기설정된 개수와 일치하도록 상기 영상신호의 블랭킹구간에서 상기 픽셀클럭신호의 주파수를 조정하는 단계를 포함하는 것을 특징으로 하는 디바이스의 제어방법에 의해 달성된다.
여기서, 상기 기설정된 개수는 상기 디스플레이패널의 출력규격에 적합할 수 있다.
이하에서는 첨부도면을 참조하여 본 발명에 대해 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 디스플레이장치의 제어블록도이다.
도1에 도시된 바와 같이, 본 발명에 따른 디스플레이장치는 외부장치로부터 아날로그 영상신호가 입력되는 I/O 커넥터부(10)와, I/O 커넥터부(10)를 통해 입력된 아날로그 영상신호를 디지털신호로 변환하는 A/D 컨버터(20)와, 영상신호에 따른 이미지를 표시하는 디스플레이패널(70)을 포함할 수 있다. 또한, 디지털 영상신호의 해상도를 조절하는 해상도조정부(30)와, 해상도조정부(30)에서 출력된 영상신호의 주파수를 조정할 수 있는 주파수조정부(50)와, 제어부(90)를 포함할 수 있다.
I/O 커넥터부(10)는 컴퓨터나 TV 방송시스템 등의 영상신호원으로부터 제공되는 아날로그 영상신호를 입력받는다. 아날로그 영상신호는 아날로그 영상데이터, 수평 동기신호 및 수직 동기신호를 포함한다.
여기서, I/O 커넥터부(10)는 다양한 포맷의 영상신호가 입력 가능하도록 다양한 형태의 커넥터부를 포함하는 것이 바람직하다. 예컨대, I/O 커넥터부(10)는 아날로그 영상신호를 입력받기 위한 D-Sub 커넥터, CVBS(Composite Video Broadcast Signal) 커넥터, S-비디오 커넥터나 컴포넌트 커넥터 중 적어도 어느 하나를 포함할 수 있다.
A/D 컨버터(20)는 I/O 커넥터부(10)를 통해 입력되는 아날로그 영상신호를 디지털 영상신호로 변환하여 출력한다. 그리고, A/D 컨버터(20)는 일정한 주파수를 갖는 픽셀클럭신호와 수평동기신호, 디스플레이패널(70)에 이미지가 표시되는 구간의 기준이 되는 데이터인에이블신호 및 데이터신호 등을 출력한다. 수평동기신호는 별도로 발생되지 않고, 데이터인에이블 신호가 수평동기신호에 대한 정보를 포함할 수 있다.
디스플레이패널(70)은 해상도조정부(30)를 통해 해상도가 조정된 디지털 영상신호에 기초하여 화면에 이미지를 표시한다. 본 발명에 따른 디스플레이패널(70)은 LCD(Liquid Crystal Display) 패널이나, PDP(Plasma Display Panel) 패널과 같이 디지털 영상신호에 기초하여 영상을 표시할 수 있는 다양한 형태로 마련될 수 있다.
디스플레이패널(70)에 입력되는 영상신호는 액티브구간과 블랭크구간을 포함한다. 구체적으로, 데이터인에이블신호가 1의 값을 갖는 구간, 즉, 디스플레이패널(70)에 이미지가 표시되는 구간을 액티브구간이라 하며, 데이터인에이블신호가 0의 값을 갖는 구간, 즉, 디스플레이패널(70)에 이미지가 표시되지 않는 구간을 블랭크구간이라 한다.
해상도조정부(30)에는 A/D 컨버터(20)에서 출력되는 픽셀클럭신호와 수평동 기신호, 데이터신호, 및 디스플레이패널(70)에 이미지가 표시되는 구간의 기준이 되는 데이터인에이블신호 등이 입력된다. 입력되는 영상신호가 디스플레이패널(70)의 출력규격에 적합하지 않는 경우 해상도조정부(30)는 영상신호의 해상도를 조절하며, 이에 따라 픽셀클럭신호를 조정한다. 외부장치에서 입력되는 영상신호는 640*480, 720*400, 800*600, 1024*768, 1280*1024, 1400*1024, 1600*1200 등 다양한 해상도를 가질 수 있다. 만약, 외부장치에서 입력되는 영상신호가 640*480의 해상도를 가지는 경우 해상도조정부(30)는 디스플레이패널(70)의 출력규격에 적합하도록 영상신호를 1280*1024의 해상도로 조정할 수 있다. 해상도조정부(30)에서 영상신호의 해상도가 조정되면서, 픽셀클럭신호도 함께 조정된다.
주파수조정부(50)에는 해상도조정부(30)에서 출력되는 영상신호 및 픽셀클럭신호 등이 입력된다. 한 프레임에 해당하는 상기 픽셀클럭신호의 개수가 기설정된 소정의 개수와 일치하지 않는다고 판단되는 경우, 주파수조정부(50)는 영상신호의 블랭킹구간에서 픽셀클럭신호의 주파수를 조정한다. 픽셀클럭신호의 기설정된 개수는 디스플레이패널(70)의 출력규격에 적합한 개수일 수 있다.
주파수조정부(50)는 픽셀클럭신호의 개수가 기설정된 개수보다 많은 경우, 블랭크구간에 입력되는 픽셀클럭신호의 개수를 줄이기 위해 픽셀클럭신호의 주파수를 줄일 수 있다. 예를 들어, 영상신호에 따른 픽셀클럭신호의 수가 디스플레이패널(70)의 사양을 초과하는 경우 픽셀클럭신호의 주파수를 줄일 수 있다. 소정의 픽셀클럭신호의 수에 따라 영상신호의 H-TOTAL(라인), 즉 하나의 수평동기신호가 발생한다. 프레임의 1주기 동안 출력되는 H-TOTAL의 수가 V-TOTAL인 것을 고려하 여, 픽셀클럭신호의 수가 디스플레이패널(70)의 사양을 초과하면 영상신호의 V-TOTAL이 디스플레이패널(70)의 사양을 초과하게 된다.
예를 들어, 디스플레이패널(70)에서 영상신호의 V-TOTAL이 1220~1225 라인을 지원하는 경우, 해상도조정부(30)에서 출력된 영상신호에 대응하는 라인수가 1250일 수 있다. 이 경우 디스플레이패널(70)에 이미지가 표시되는 액티브구간에 1200 라인이 출력될 수 있고, 블랭크구간에 나머지 라인, 즉 50라인이 출력되어야 한다. 이 경우, 1 픽셀클럭의 주파수가 100MHz라면, 주파수조정부(50)에서 1 픽셀클럭의 주파수를 50MHz로 조정할 수 있다. 그러면, 동일한 블랭크구간동안 25라인이 출력되어 디스플레이패널(70)스펙에 적합하게 된다.
주파수조정부(50)는 픽셀클럭신호의 개수가 기설정된 개수보다 적은 경우 픽셀클럭신호의 주파수를 크게 조정할 수 있다. 예를 들어, 영상신호의 마지막 라인에서 H-TOTAL 값이 디스플레이패널(70)의 사양을 초과하는 경우 픽셀클럭신호의 주파수를 크게 조정한다. 영상신호의 블랭킹구간이 10μsec일 수 있다. 이 경우, 픽셀클럭신호의 주기가 0.11μsec이고, 이에 따른 수평동기신호의 주기가 1.1μsec이고, 블랭킹구간에서 수평동기신호가 10개가 입력되어야 할 수 있다. 이 경우 종래의 픽셀클럭신호가 일정한 디스플레이장치에서는 9개의 신호가 입력된 후, 나머지 하나의 신호는 비정상적으로 짧게 입력되는 문제점이 있다. 그러나, 본 발명에 따른 디스플레이장치는 주파수조정부(50)를 사용하여 블랭킹구간에서 입력되는 픽셀클럭신호의 주파수를 1μsec로 조정할 수 있다. 그렇게 되면, 블랭킹구간에서 10개의 수평동기신호가 모두 정상적으로 출력될 수 있다.
제어부(90)는 해상도조정부(30)에 입력되는 영상신호가 디스플레이패널(70)의 출력규격에 적합한지 여부를 판단한다. 판단결과 해상도조정부(30)에 입력되는 영상신호의 해상도가 디스플레이 사양에 적합하지 않은 경우, 제어부(90)는 영상신호의 해상도가 조절되도록 해상도조정부(30)를 제어한다.
제어부(90)는 해상도조정부(30)에서 출력되는 영상신호에 의해 숏라인문제 또는 영상신호의 V-TOTAL 값이 디스플레이패널(70)의 출력규격보다 큰 문제가 발생하는지 여부를 판단한다. 즉, 한 프레임동안 제어부(90)는 수평 및 수직동기신호의 수 또는 수평 및 수직동기신호의 길이가 기설정된 값과 일치하는지 여부를 판단한다. 일치하지 않다고 판단되는 경우 제어부(90)는 주파수조정부(50)에서 조정해야 할 픽셀클럭신호의 주파수를 계산한다. 제어부(90)는 수평동기신호가 별도로 주파수조정부(50)에 입력되는 경우에는 수평동기신호의 주파수도 계산한다. 그러나, 수평동기신호의 주파수는 픽셀클럭신호의 주파수에 비례하기 때문에 제어부(90)는 수평동기신호의 주파수를 별도로 계산하지 않을 수도 있다.
제어부(90)는 영상신호의 블랭킹구간이 시작된다고 감지되는 경우 주파수조정부(50)를 제어하여 계산한 픽셀클럭신호의 주파수와 일치하도록 픽셀클럭신호의 주파수를 조정한다. 수평동기신호가 별도로 주파수조정부(50)에 입력되는 경우에는 수평동기신호의 주파수도 조정할 수 있다. 제어부(90)는 블랭킹구간이 종료된다고 감지되는 경우 주파수조정부(50)를 제어하여 픽셀클럭신호의 주파수를 블랭킹구간이 시작되기 전의 주파수로 재조정한다.
제어부(90)가 라인의 수 및/또는 라인의 길이가 기설정된 값과 일치하는지 여부를 판단하여, 일치하는 경우에는 제어부(90)는 해상도조정부(30)에서 출력되는 영상신호 및/또는 픽셀클럭신호가 주파수조정부(50)를 바이패스하도록 제어한다.
도 2는 본 발명의 일실시에에 따른 영상신호 및 픽셀클럭신호의 파형도이다.
도시된 바와 같이, 영상신호는 데이터인에이블신호와 수평동기신호를 포함할 수 있다. 데이터인에이블신호의 1주기는 디스플레이패널(70)에 표시되는 하나의 프레임이 되고, 수평동기신호의 1주기는 디스플레이부에 표시되는 하나의 라인이 된다. 그리고, 데이터인에이블신호의 1주기 동안 입력되는 영상신호의 라인수, 즉, 수평동기신호의 주기의 수는 V-TOTAL이라고 할 수 있다.
도시된 바와 같이 제어부(90)는 블랭킹구간이 시작된다고 판단되면 픽셀클럭신호 및 수평동기신호의 주파수를 조정한다. 그 후, 영상신호의 블랭킹구간이 끝나고 액티브구간이 시작되어, 새로운 프레임이 디스플레이패널(70)에 표시되면, 픽셀클럭신호 및 수평동기신호의 주파수는 블랭킹구간이 시작되기 전의 주파수로 재조정된다.
도 3은 본 발명의 일실시예에 따른 디스플레이장치의 제어흐름도이다.
외부 데이터전송장치에서 출력되는 아날로그 영상신호는 I/O 커넥터부(10)에 입력되고, I/O 커넥터부(10)에 입력된 영상신호는 A/D 컨버터(20)에 입력된다. A/D 컨버터(20)는 아날로그 영상신호를 디지털 영상신호로 변환하고, 소정의 주기를 갖는 픽셀클럭신호를 발생한다. A/D 컨버터(20)는 해상도조정부(30)에 데이터인에이블신호, 수평동기신호 및 픽셀클럭신호를 출력한다. 해상도조정부(30)는 입력된 영상신호의 해상도를 변경한다(S1). 제어부(90)는 해상도조정부(30)에서 출력되는 영 상신호의 V-TOTAL이 디스플레이패널(70)의 출력규격을 벗어나거나, 수평동기신호의 길이가 짧아지는 숏라인 문제가 발생하는지 여부를 판단한다. 즉, 해상도조정부(30)에서 출력된 픽셀클럭신호의 개수가 소정의 기설정된 개수인지 여부를 판단하고(S2), 기설정된 개수가 아니면 픽셀클럭신호의 개수가 기설정된 개수보다 큰지 여부를 판단한다(S3). 픽셀클럭신호의 개수가 기설정된 개수보다 큰 경우 영상신호의 블랭킹구간이 시작된다고 감지되면(S4), 픽셀클럭신호의 주파수를 작게 조절한다(S5). 이 때, 수평동기신호의 주파수도 함께 줄일 수 있다. 그 후, 블랭킹구간이 종료된다고 감지되면(S6), 블랭킹구간이 시작하기 전과 동일하게 픽셀클럭신호의 주파수는 재조정된다(S10). 픽셀클럭신호의 개수가 기설정된 개수보다 작은 경우(S3) 영상신호의 블랭킹구간이 시작된다고 감지되면(S7), 픽셀클럭신호의 주파수를 크게 조절한다(S8). 그 후, 블랭킹구간이 종료된다고 감지되면(S9), 블랭킹구간이 시작하기 전과 동일하게 픽셀클럭신호의 주파수는 재조정된다(S10). 해상도조정부(30)에 입력된 픽셀클럭신호가 기설정된 픽셀클럭신호와 일치하는 경우, 픽셀클럭신호의 주파수는 조정되지 않고 디스플레이패널(70)로 바이패스 될 수 있다.
본 발명에 따른 주파수조정부(50)와 해상도조정부(30)는 디스플레이장치에 마련될 수 있으며, 또는 별도의 디바이스에 마련될 수 있다. 또한, 주파수조정부(50) 및 해상도조정부(30)는 물론 제어부(90)도 함께 별도의 디바이스에 마련될 수도 있다. 이와 같이 주파수조정부(50) 및 해상도조정부(30)는 영상신호를 입력받아 디스플레이패널(70)에 출력신호를 공급할 수 있는 디바이스라면 범위가 한정되지 않고 마련될 수 있다. 그리고, 제어부(90)도 동일한 또는 별도의 디바이스에 마련 될 수 있다. 별도의 디바이스는 디스플레이장치 내에 마련되는 것이 바람직하나, 외장형으로 마련될 수도 있다.
전술한 바와 같이, 본 발명에 따른 디스플레이장치는 외부장치에서 입력된 영상신호의 해상도를 조절한 후 픽셀클럭신호 및 수평동기신호의 주파수를 조정함으로써, 숏라인 문제가 발생하거나 또는 이미지가 풀스크린이 되지 않는 문제가 발생하는 것을 방지하였다.
비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명에 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
이상 설명한 바와 같이, 본 발명에 따르면, 외부장치에서 입력된 영상신호의 해상도를 조절한 후 해상도에 따른 픽셀클럭신호의 개수를 기설정된 개수와 일치시키기 위해 블랭킹구간에서 픽셀클럭신호의 주파수를 조정하는 디스플레이장치를 제공하는 것이다.

Claims (14)

  1. 디스플레이패널을 갖는 디스플레이장치에 있어서,
    영상신호의 해상도를 조정하며 조정된 영상신호 및 픽셀클럭신호를 출력하는 해상도조정부와;
    상기 해상도조절부로부터 출력된 상기 픽셀클럭신호의 주파수를 가변시키는 주파수조정부와;
    상기 조정된 영상신호의 한 프레임 동안 상기 해상도조정부에서 출력되는 상기 픽셀클럭신호의 개수를 기설정된 개수와 일치시키기 위해, 상기 영상신호의 블랭킹구간에서 상기 픽셀클럭신호의 주파수가 조정되도록 상기 주파수조정부를 제어하는 제어부를 포함하는 것을 특징으로 하는 디스플레이장치.
  2. 제1항에 있어서,
    상기 기설정된 개수는 상기 디스플레이패널의 출력규격에 적합한 것을 특징으로 하는 디스플레이장치.
  3. 제1항 또는 제2항에 있어서,
    상기 주파수조정부는 상기 픽셀클럭신호에 대응하여 상기 수평동기신호의 주파수를 조정하는 것을 특징으로 하는 디스플레이장치.
  4. 제1항 또는 제2항에 있어서,
    상기 주파수조정부는 PLL인 것을 특징으로 하는 디스플레이장치.
  5. 제1항 또는 제2항에 있어서,
    상기 제어부는 상기 해상도조정부에서 출력된 상기 픽셀클럭신호의 개수가 기설정된 개수와 일치하는 경우 상기 주파수조정부가 상기 픽셀클럭신호를 바이패스하도록 제어하는 것을 특징으로 하는 디스플레이장치.
  6. 디스플레이장치에 있어서,
    영상신호의 해상도를 조정하는 단계와;
    조정된 상기 영상신호에 대응하는 픽셀클럭신호의 개수가 기설정된 개수와 일치하는지 판단하는 단계와;
    상기 픽셀클럭신호의 개수가 기설정된 개수와 일치하도록 상기 영상신호의 블랭킹구간에서 상기 픽셀클럭신호의 주파수를 조정하는 단계를 포함하는 것을 특징으로 하는 디스플레이장치의 제어방법.
  7. 제6항에 있어서,
    상기 기설정된 개수는 상기 디스플레이패널의 출력규격에 적합한 것을 특징으로 하는 디스플레이장치의 제어방법.
  8. 제6항 또는 제7항에 있어서,
    상기 블랭킹구간이 시작되면 상기 픽셀클럭신호의 개수가 상기 기설정된 개수와 일치하도록 상기 픽셀클럭신호의 주파수를 조정하는 단계와;
    상기 블랭킹구간이 종료되면 상기 픽셀클럭신호는 조정되기 전의 주파수로 재조정되는 단계를 더 포함하는 것을 특징을 하는 디스플레이장치의 제어방법.
  9. 제8항에 있어서,
    상기 픽셀클럭신호의 개수가 기설정된 개수와 일치하는 경우, 상기 픽셀클럭신호의 주파수를 조정하지 않고 바이패스하는 단계를 더 포함하는 것을 특징으로 하는 디스플레이장치의 제어방법.
  10. 제6항 또는 제7항에 있어서,
    상기 픽셀클럭신호에 대응하여 상기 영상신호의 수평동기신호 주파수를 조정하는 단계를 더 포함하는 것을 특징으로 하는 디스플레이장치의 제어방법.
  11. 영상신호를 입력받아 디스플레이패널에 출력신호를 공급하는 디바이스에 있어서,
    영상신호의 해상도를 조정하며 조정된 영상신호 및 픽셀클럭신호를 출력하는 해상도조정부와;
    상기 해상도조절부로부터 출력된 상기 픽셀클럭신호의 주파수를 가변시키는 주파수조정부와;
    상기 조정된 영상신호의 한 프레임 동안 상기 해상도조정부에서 출력되는 상기 픽셀클럭신호의 개수를 기설정된 개수와 일치시키기 위해, 상기 영상신호의 블랭킹구간에서 상기 픽셀클럭신호의 주파수가 조정되도록 상기 주파수조정부를 제어하는 제어부를 포함하는 것을 특징으로 하는 디바이스.
  12. 제11항에 있어서,
    상기 기설정된 개수는 상기 디스플레이패널의 출력규격에 적합한 것을 특징으로 하는 디바이스.
  13. 영상신호를 입력받아 디스플레이패널에 출력신호를 공급하는 디바이스의 제어방법에 있어서,
    영상신호의 해상도를 조정하는 단계와;
    조정된 상기 영상신호에 대응하는 픽셀클럭신호의 개수가 기설정된 개수와 일치하는지 판단하는 단계와;
    상기 픽셀클럭신호의 개수가 기설정된 개수와 일치하도록 상기 영상신호의 블랭킹구간에서 상기 픽셀클럭신호의 주파수를 조정하는 단계를 포함하는 것을 특징으로 하는 디바이스의 제어방법.
  14. 제13항에 있어서,
    상기 기설정된 개수는 상기 디스플레이패널의 출력규격에 적합한 것을 특징으로 하는 디바이스의 제어방법.
KR1020040100030A 2004-12-01 2004-12-01 디스플레이장치 및 그 제어방법 KR100609056B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040100030A KR100609056B1 (ko) 2004-12-01 2004-12-01 디스플레이장치 및 그 제어방법
US11/288,314 US20060114275A1 (en) 2004-12-01 2005-11-29 Display apparatus and control method thereof
CNB2005800414631A CN100481169C (zh) 2004-12-01 2005-11-30 显示设备及其控制方法
PCT/KR2005/004063 WO2006059869A1 (en) 2004-12-01 2005-11-30 Display apparatus and control method thereof
EP05819083A EP1817763A4 (en) 2004-12-01 2005-11-30 DISPLAY DEVICE AND CONTROL PROCEDURE THEREFOR

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040100030A KR100609056B1 (ko) 2004-12-01 2004-12-01 디스플레이장치 및 그 제어방법

Publications (2)

Publication Number Publication Date
KR20060061137A KR20060061137A (ko) 2006-06-07
KR100609056B1 true KR100609056B1 (ko) 2006-08-09

Family

ID=36565285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040100030A KR100609056B1 (ko) 2004-12-01 2004-12-01 디스플레이장치 및 그 제어방법

Country Status (5)

Country Link
US (1) US20060114275A1 (ko)
EP (1) EP1817763A4 (ko)
KR (1) KR100609056B1 (ko)
CN (1) CN100481169C (ko)
WO (1) WO2006059869A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522070B2 (en) 2016-11-03 2019-12-31 Samsung Display Co., Ltd. Converter and display apparatus including the same
KR20200002052A (ko) * 2018-06-28 2020-01-08 삼성디스플레이 주식회사 프레임 주파수를 변경할 수 있는 표시 장치 및 그것의 구동 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7239355B2 (en) * 2004-05-17 2007-07-03 Mstar Semiconductor, Inc. Method of frame synchronization when scaling video and video scaling apparatus thereof
KR100665060B1 (ko) * 2004-12-21 2007-01-09 삼성전자주식회사 디스플레이장치 및 그 제어방법과 영상신호 처리 디바이스
JP4849885B2 (ja) * 2005-12-20 2012-01-11 株式会社ソニー・コンピュータエンタテインメント ビデオエンコード装置、ビデオエンコード方法ならびにそれを用いた電子機器
TWI339810B (en) * 2006-03-08 2011-04-01 Sony Corp Image display apparatus and image display method
KR20080039160A (ko) * 2006-10-31 2008-05-07 삼성전자주식회사 디스플레이장치 및 그 제어방법
JP5288579B2 (ja) * 2006-12-13 2013-09-11 ルネサスエレクトロニクス株式会社 表示装置及び、コントローラドライバ
KR101367134B1 (ko) 2007-01-04 2014-03-14 삼성디스플레이 주식회사 표시 장치의 구동 장치
JP4450014B2 (ja) * 2007-05-30 2010-04-14 セイコーエプソン株式会社 プロジェクタ、画像表示装置、および、画像処理装置
JP2010147542A (ja) * 2008-12-16 2010-07-01 Panasonic Corp データ送信回路
CN102368373B (zh) * 2011-11-09 2014-06-25 冠捷显示科技(武汉)有限公司 动态设定显示设备输出参数的方法
CN102905056B (zh) * 2012-10-18 2015-09-02 利亚德光电股份有限公司 视频图像处理方法及装置
JP6034703B2 (ja) * 2013-01-21 2016-11-30 サターン ライセンシング エルエルシーＳａｔｕｒｎ Ｌｉｃｅｎｓｉｎｇ ＬＬＣ 変換回路、画像処理装置および変換方法
KR102198250B1 (ko) 2014-01-20 2021-01-05 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법
KR101427552B1 (ko) * 2014-03-31 2014-08-07 (주) 넥스트칩 영상 신호 전송 방법 및 장치
CN104932659B (zh) * 2015-07-15 2020-01-07 京东方科技集团股份有限公司 图像显示方法及显示系统
CN115171622A (zh) * 2022-08-04 2022-10-11 广西显沛光电科技有限公司 一种液晶显示器同步信号处理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH114406A (ja) 1997-06-13 1999-01-06 Canon Inc 画像処理装置、画像メモリの読み出し方法及びコンピュータ読み取り可能な記録媒体
JP2001188503A (ja) 1999-10-18 2001-07-10 Canon Inc 画像表示装置、水平有効画素数検出装置および画像表示方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5926174A (en) * 1995-05-29 1999-07-20 Canon Kabushiki Kaisha Display apparatus capable of image display for video signals of plural kinds
JP2776313B2 (ja) * 1995-08-23 1998-07-16 日本電気株式会社 液晶表示装置
US5929924A (en) * 1997-03-10 1999-07-27 Neomagic Corp. Portable PC simultaneously displaying on a flat-panel display and on an external NTSC/PAL TV using line buffer with variable horizontal-line rate during vertical blanking period
JP3586369B2 (ja) * 1998-03-20 2004-11-10 インターナショナル・ビジネス・マシーンズ・コーポレーション ビデオ・クロックの周波数を下げる方法及びコンピュータ
TW417080B (en) * 1998-12-21 2001-01-01 Acer Comm & Multimedia Inc Display with automatic resolution adjustment
US7057667B1 (en) * 1999-02-26 2006-06-06 Canon Kabushiki Kaisha Image display control system and method allowing connection of various kinds of image displays to one supply source
JP3671721B2 (ja) * 1999-03-04 2005-07-13 セイコーエプソン株式会社 画像表示装置
JP3647338B2 (ja) * 1999-11-11 2005-05-11 富士通株式会社 画像信号解像度変換方法及び装置
WO2003036605A1 (fr) * 2001-10-23 2003-05-01 Matsushita Electric Industrial Co., Ltd. Ecran a cristaux liquides et procede de commande
JP4121351B2 (ja) * 2001-10-23 2008-07-23 松下電器産業株式会社 液晶表示装置およびその駆動方法
US7343508B2 (en) * 2004-03-05 2008-03-11 Ati Technologies Inc. Dynamic clock control circuit for graphics engine clock and memory clock and method
US7827424B2 (en) * 2004-07-29 2010-11-02 Ati Technologies Ulc Dynamic clock control circuit and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH114406A (ja) 1997-06-13 1999-01-06 Canon Inc 画像処理装置、画像メモリの読み出し方法及びコンピュータ読み取り可能な記録媒体
JP2001188503A (ja) 1999-10-18 2001-07-10 Canon Inc 画像表示装置、水平有効画素数検出装置および画像表示方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522070B2 (en) 2016-11-03 2019-12-31 Samsung Display Co., Ltd. Converter and display apparatus including the same
US10796624B2 (en) 2016-11-03 2020-10-06 Samsung Display Co., Ltd. Converter and display apparatus including the same
KR20200002052A (ko) * 2018-06-28 2020-01-08 삼성디스플레이 주식회사 프레임 주파수를 변경할 수 있는 표시 장치 및 그것의 구동 방법
KR102521898B1 (ko) 2018-06-28 2023-04-18 삼성디스플레이 주식회사 프레임 주파수를 변경할 수 있는 표시 장치 및 그것의 구동 방법

Also Published As

Publication number Publication date
CN100481169C (zh) 2009-04-22
EP1817763A1 (en) 2007-08-15
EP1817763A4 (en) 2009-09-16
KR20060061137A (ko) 2006-06-07
US20060114275A1 (en) 2006-06-01
CN101069223A (zh) 2007-11-07
WO2006059869A1 (en) 2006-06-08

Similar Documents

Publication Publication Date Title
KR100609056B1 (ko) 디스플레이장치 및 그 제어방법
US9082332B2 (en) Mode detecting circuit and method thereof
KR20050020354A (ko) 디스플레이용 신호 처리 장치 및 그 방법
US20140028722A1 (en) Display apparatus and control method thereof
JP2000330542A (ja) 表示装置及び表示装置の制御方法
KR100323666B1 (ko) 모니터의 클럭위상 보상장치 및 방법
KR20040028798A (ko) 모니터
US8379149B2 (en) Display apparatus and control method thereof
US7738004B2 (en) Display apparatus to display a picture according to an input video signal and control method thereof
JP3474120B2 (ja) スキャンコンバータ及びスキャンコンバート方法
EP1787190A1 (en) Display apparatus and control method thereof
US20090086090A1 (en) Picture signal processing apparatus and picture signal processing method
KR100665060B1 (ko) 디스플레이장치 및 그 제어방법과 영상신호 처리 디바이스
KR100654771B1 (ko) 디스플레이장치 및 그 제어방법
KR100744526B1 (ko) 스케일 팩터에 따른 샤프니스 조정 방법 및 그 장치
JP4446527B2 (ja) スキャンコンバータ及びそのパラメータ設定方法
KR20080016221A (ko) 디스플레이장치 및 그 제어방법
KR20060106187A (ko) 디스플레이장치
KR100654769B1 (ko) 디스플레이장치 및 그 제어방법
KR100404216B1 (ko) 영상표시기기의 화면 보상장치 및 그 방법
JPH10319913A (ja) 表示装置
US8049745B2 (en) Display apparatus and control method thereof
KR100710083B1 (ko) 디스플레이장치 및 그 제어방법
JP3501706B2 (ja) 画像表示装置
EP1926315A2 (en) Display apparatus and control method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130627

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140627

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee