JPH10232655A - Ｌｃｄ画面調整方式 - Google Patents
Ｌｃｄ画面調整方式Info
- Publication number
- JPH10232655A JPH10232655A JP5396097A JP5396097A JPH10232655A JP H10232655 A JPH10232655 A JP H10232655A JP 5396097 A JP5396097 A JP 5396097A JP 5396097 A JP5396097 A JP 5396097A JP H10232655 A JPH10232655 A JP H10232655A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- screen
- adjustment
- lcd
- lcd screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 LCD に表示するパソコン出力に対する画質調
整の自動化による改善。 【解決手段】 コンピュータ10からアナログRGB 出力信
号101 と同期信号103 のほか、LCD 画面の画質調整用の
標準調整画面信号104 が送出される。A-D コンバータ1a
はCPU3a の制御の下に、PLL 回路2aから出力するクロッ
ク201 で入力にディジタル変換を施し、変換された出力
をLCD4に表示せしめるとともに変換出力をフレームメモ
リ５にファイルする。標準調整画面信号104 はディジタ
ル変換によって、例えば1,0,1,0,……というような所定
の変換データ列としてフレームメモリ５にファイルされ
る。クロック201 によるA-D 変換のタイミングずれがあ
る場合には変換データ列における符号配列が変るので、
これが正常な状態になるようにCPU3a によってPLL 回路
2aを制御して画質調整を行う。
整の自動化による改善。 【解決手段】 コンピュータ10からアナログRGB 出力信
号101 と同期信号103 のほか、LCD 画面の画質調整用の
標準調整画面信号104 が送出される。A-D コンバータ1a
はCPU3a の制御の下に、PLL 回路2aから出力するクロッ
ク201 で入力にディジタル変換を施し、変換された出力
をLCD4に表示せしめるとともに変換出力をフレームメモ
リ５にファイルする。標準調整画面信号104 はディジタ
ル変換によって、例えば1,0,1,0,……というような所定
の変換データ列としてフレームメモリ５にファイルされ
る。クロック201 によるA-D 変換のタイミングずれがあ
る場合には変換データ列における符号配列が変るので、
これが正常な状態になるようにCPU3a によってPLL 回路
2aを制御して画質調整を行う。
Description
【０００１】
【発明の属する技術分野】本発明はＬＣＤ画面調整方式
に関し、特にパーソナルコンピュータ（以後パソコンと
略称する）等の可搬・携帯型電子計算機のカラー表示画
面として供するＬＣＤ（Liquid Crystal Display，液晶
ディスプレイ）の表示画面における「にじみ」、「ちら
つき」等の不具合を自動的かつ正確に調整することを可
能としたＬＣＤ画面調整方式に関する。
に関し、特にパーソナルコンピュータ（以後パソコンと
略称する）等の可搬・携帯型電子計算機のカラー表示画
面として供するＬＣＤ（Liquid Crystal Display，液晶
ディスプレイ）の表示画面における「にじみ」、「ちら
つき」等の不具合を自動的かつ正確に調整することを可
能としたＬＣＤ画面調整方式に関する。
【０００２】
【従来の技術】いわゆるデスクトップ形式の可搬型や、
ラップトップ形式などの携帯型で運用されるパソコンの
表示画面ではカラー表示化が進み、かつカラー表示デバ
イスとしてはＬＣＤが多用されている。
ラップトップ形式などの携帯型で運用されるパソコンの
表示画面ではカラー表示化が進み、かつカラー表示デバ
イスとしてはＬＣＤが多用されている。
【０００３】ＬＣＤに表示すべき入力は、パソコン本体
のアナログＲＧＢ（Red Green Blue）出力信号を所定の
ビット数でＡ−Ｄ変換したものが利用される。この場
合、アナログＲＧＢ出力信号をＬＣＤ入力としてのディ
ジタルＲＧＢ出力信号に変換すべく、パソコン本体とＬ
ＣＤとの間に介在せしめるものとしてＬＣＤ入力生成方
式が存在する。
のアナログＲＧＢ（Red Green Blue）出力信号を所定の
ビット数でＡ−Ｄ変換したものが利用される。この場
合、アナログＲＧＢ出力信号をＬＣＤ入力としてのディ
ジタルＲＧＢ出力信号に変換すべく、パソコン本体とＬ
ＣＤとの間に介在せしめるものとしてＬＣＤ入力生成方
式が存在する。
【０００４】アナログＲＧＢ出力信号は、図６のａに示
すように、ＬＣＤの水平方向の走査（時間（ｔ))に対し
て連続的に電圧レベル（電圧（ｖ))が表示画像の内容に
対応して変化する特性を有し、電圧（ｖ）が高い程ＬＣ
Ｄにおける表示輝度の状態が明るくなる。
すように、ＬＣＤの水平方向の走査（時間（ｔ))に対し
て連続的に電圧レベル（電圧（ｖ))が表示画像の内容に
対応して変化する特性を有し、電圧（ｖ）が高い程ＬＣ
Ｄにおける表示輝度の状態が明るくなる。
【０００５】図６に、状態として示す明は表示輝度が明
るく、暗は表示輝度が暗い部分であり、また中間は凡そ
明と暗の中間の表示輝度状態となる。図６に示すアナロ
グＲＧＢ出力信号ａは、所定の量子化ステップ、通常は
ＲＧＢそれぞれ４〜６ビットで表示輝度が設定される。
４〜６ビットのいずれを指定するかは、パソコンの構成
規模等に基づいて決定される。
るく、暗は表示輝度が暗い部分であり、また中間は凡そ
明と暗の中間の表示輝度状態となる。図６に示すアナロ
グＲＧＢ出力信号ａは、所定の量子化ステップ、通常は
ＲＧＢそれぞれ４〜６ビットで表示輝度が設定される。
４〜６ビットのいずれを指定するかは、パソコンの構成
規模等に基づいて決定される。
【０００６】図７は、図６に示すアナログＲＧＢ出力信
号ａを４ビットの量子化ステップでディジタル化した場
合のＬＣＤ入力信号ｂを示す。図７は、図６のアナログ
ＲＧＢ出力信号ａの明状態が、２値の論理値の「１」レ
ベルとしてビット位０（ＭＳＢ）ないしビット位３（Ｌ
ＳＢ）が指定され、暗状態はビット位０からビット位３
までがすべて２値の論理値「０」レベルとして指定さ
れ、中間状態ではＭＳＢのビット位０のみが論理値
「１」レベルとして指定される割当例を示している。
号ａを４ビットの量子化ステップでディジタル化した場
合のＬＣＤ入力信号ｂを示す。図７は、図６のアナログ
ＲＧＢ出力信号ａの明状態が、２値の論理値の「１」レ
ベルとしてビット位０（ＭＳＢ）ないしビット位３（Ｌ
ＳＢ）が指定され、暗状態はビット位０からビット位３
までがすべて２値の論理値「０」レベルとして指定さ
れ、中間状態ではＭＳＢのビット位０のみが論理値
「１」レベルとして指定される割当例を示している。
【０００７】このように、従来のＬＣＤ入力生成回路で
は、パソコンの出力するアナログＲＧＢ出力信号を所定
の割当ビット数でＡ−Ｄ変換してＬＣＤの入力としてい
た。このＡ−Ｄ変換には、ディジタル変換処理を実行す
るためのクロックが必要となるが、アナログＲＧＢ出力
信号それ自体はクロックを持ってないので、このクロッ
クを生成する回路が必要となり、さらに生成したクロッ
クとＲＧＢ出力信号との同期を確保することも必要とな
り、このためＰＬＬ（Phase Locked Loop)回路が利用さ
れている。
は、パソコンの出力するアナログＲＧＢ出力信号を所定
の割当ビット数でＡ−Ｄ変換してＬＣＤの入力としてい
た。このＡ−Ｄ変換には、ディジタル変換処理を実行す
るためのクロックが必要となるが、アナログＲＧＢ出力
信号それ自体はクロックを持ってないので、このクロッ
クを生成する回路が必要となり、さらに生成したクロッ
クとＲＧＢ出力信号との同期を確保することも必要とな
り、このためＰＬＬ（Phase Locked Loop)回路が利用さ
れている。
【０００８】図５は従来のＬＣＤ入力生成回路の構成を
示すブロック図であり、パソコン本体から提供されるア
ナログＲＧＢ出力信号101 をＡ−Ｄ変換してディジタル
ＲＧＢ出力信号102 とするＡ−Ｄコンバータ１と、Ａ−
Ｄコンバータ１のＡ−Ｄ変換に必要なクロック201 と、
ＬＣＤ４に表示すべきディジタルＲＧＢ出力信号102の
表示同期を確保するための同期信号202 とを送出するＰ
ＬＬ回路２と、所定の制御プログラムを内蔵し、ＰＬＬ
回路２を含む全体の動作を制御するＣＰＵ３と、ＬＣＤ
４とを備え、図１には尚パソコンとしてのコンピュータ
１０を併記して示す。
示すブロック図であり、パソコン本体から提供されるア
ナログＲＧＢ出力信号101 をＡ−Ｄ変換してディジタル
ＲＧＢ出力信号102 とするＡ−Ｄコンバータ１と、Ａ−
Ｄコンバータ１のＡ−Ｄ変換に必要なクロック201 と、
ＬＣＤ４に表示すべきディジタルＲＧＢ出力信号102の
表示同期を確保するための同期信号202 とを送出するＰ
ＬＬ回路２と、所定の制御プログラムを内蔵し、ＰＬＬ
回路２を含む全体の動作を制御するＣＰＵ３と、ＬＣＤ
４とを備え、図１には尚パソコンとしてのコンピュータ
１０を併記して示す。
【０００９】次に、従来のＬＣＤ入力生成回路の動作に
ついて説明する。ＰＬＬ回路２は、位相比較器と電圧制
御発振器（ＶＣＯ）とを備え、ＶＣＯを位相比較器の位
相比較出力で制御することにより所望の周波数のクロッ
ク201 と、クロック201 を所定の逓減比で逓減した周波
数を持つ同期信号202 とを出力する。
ついて説明する。ＰＬＬ回路２は、位相比較器と電圧制
御発振器（ＶＣＯ）とを備え、ＶＣＯを位相比較器の位
相比較出力で制御することにより所望の周波数のクロッ
ク201 と、クロック201 を所定の逓減比で逓減した周波
数を持つ同期信号202 とを出力する。
【００１０】ＰＬＬ回路２での位相比較は、コンピュー
タ１０から提供されるアナログＲＧＢ出力信号101 の水
平及び垂直同期信号としての同期信号103 を入力し、例
えば水平同期信号を利用する同期信号103 とＶＣＯの発
振出力との位相差を求めることによって行われる。
タ１０から提供されるアナログＲＧＢ出力信号101 の水
平及び垂直同期信号としての同期信号103 を入力し、例
えば水平同期信号を利用する同期信号103 とＶＣＯの発
振出力との位相差を求めることによって行われる。
【００１１】また、ＬＣＤ４上に画面を表示する場合の
同期確保用の同期信号202 は、クロック201 の逓減処理
に基づいて生成する。こうして、ＬＣＤ４上にディジタ
ルＲＧＢ出力信号102 を表示している。
同期確保用の同期信号202 は、クロック201 の逓減処理
に基づいて生成する。こうして、ＬＣＤ４上にディジタ
ルＲＧＢ出力信号102 を表示している。
【００１２】
【発明が解決しようとする課題】しかしながら、上述し
た従来のＬＣＤ入力生成回路でＬＣＤ上に表示した画面
には、Ａ−Ｄコンバータ１におけるディジタル変換を処
理するクロック201 の最適値からのずれによってもたら
される画面表示のタイミングのずれによる画面の「にじ
み」や「ちらつき」等の不具合が発生し、このような
「にじみ」や「ちらつき」は肉眼で判断して処理してい
た。
た従来のＬＣＤ入力生成回路でＬＣＤ上に表示した画面
には、Ａ−Ｄコンバータ１におけるディジタル変換を処
理するクロック201 の最適値からのずれによってもたら
される画面表示のタイミングのずれによる画面の「にじ
み」や「ちらつき」等の不具合が発生し、このような
「にじみ」や「ちらつき」は肉眼で判断して処理してい
た。
【００１３】かかる「にじみ」や「ちらつき」を回避す
るためには、図５のＣＰＵ３にコンピュータ１０からプ
ログラム構成の外部信号301 を入力し、このプログラム
の制御の下にＰＬＬ回路２に対してクロック201 、従っ
て同期信号202 の発生タイミングを調整するタイミング
調整を施して「にじみ」や「ちらつき」を抑圧する画質
調整をマニュアル（手動）操作するという、調整者の訓
練を含む操作で行っていた。
るためには、図５のＣＰＵ３にコンピュータ１０からプ
ログラム構成の外部信号301 を入力し、このプログラム
の制御の下にＰＬＬ回路２に対してクロック201 、従っ
て同期信号202 の発生タイミングを調整するタイミング
調整を施して「にじみ」や「ちらつき」を抑圧する画質
調整をマニュアル（手動）操作するという、調整者の訓
練を含む操作で行っていた。
【００１４】画質調整のためのこのようなマニュアル操
作は、人間の肉眼で判断した「にじみ」や「ちらつき」
の確認に基づいて行われるので、見落としを含む個人差
が排除できないという問題点があり、また調整時間も多
く要し、かつ調整要領習得のための訓練を必要とする問
題点があった。
作は、人間の肉眼で判断した「にじみ」や「ちらつき」
の確認に基づいて行われるので、見落としを含む個人差
が排除できないという問題点があり、また調整時間も多
く要し、かつ調整要領習得のための訓練を必要とする問
題点があった。
【００１５】本発明の目的は、上述した問題点を解決
し、表示画像の「にじみ」や「ちらつき」の自動調整が
可能となって調整者の訓練を含む調整時間の大幅な短縮
が図れ、かつ調整者の個人差を根本的に排除しうるＬＣ
Ｄ画面調整方式を提供することにある。
し、表示画像の「にじみ」や「ちらつき」の自動調整が
可能となって調整者の訓練を含む調整時間の大幅な短縮
が図れ、かつ調整者の個人差を根本的に排除しうるＬＣ
Ｄ画面調整方式を提供することにある。
【００１６】
【課題を解決するための手段】上述した目的を達成する
ため、本発明は次の手段構成を有する。即ち、本発明の
ＬＣＤ画面調整方式は、パーソナルコンピュータのカラ
ー表示用のアナログＲＧＢ出力信号をディジタル化し、
同期信号に基づいて液晶ディスプレイに表示したＬＣＤ
画面に生ずる前記ディジタル化におけるタイミングずれ
に起因して生起するＬＣＤ画面のにじみ、ちらつき等不
具合を自動的に補正するＬＣＤ画面調整方式であって、
前記アナログＲＧＢ信号に代えて前記ＬＣＤ画面に生起
する前記不具合の補正に供するアナログ形式の調整画面
信号を専用ソフトウェアにより随時出力可能なパーソナ
ルコンピュータと、外部から提供されるクロックで駆動
し前記アナログＲＧＢ出力信号もしくは前記調整画面信
号をディジタル化して前記液晶ディスプレイに出力する
Ａ−Ｄコンバータと、前記同期信号のタイミングで前記
クロックを発生して前記Ａ−Ｄコンバータ並びに前記液
晶ディスプレイに供給するとともに、発生した前記クロ
ックに基づいて前記液晶ディスプレイにおける画面表示
のタイミングを設定する同期信号を出力するＰＬＬ回路
と、前記ＰＬＬ回路の出力するクロックにより前記Ａ−
Ｄコンバータの出力をフレーム単位かつＲ，Ｇ及びＢ各
成分ごとに格納するフレームメモリと、ＬＣＤ画面を表
示するＬＣＤと、制御プログラムを内蔵し全体の動作シ
ーケンスを制御するＣＰＵとを備える。
ため、本発明は次の手段構成を有する。即ち、本発明の
ＬＣＤ画面調整方式は、パーソナルコンピュータのカラ
ー表示用のアナログＲＧＢ出力信号をディジタル化し、
同期信号に基づいて液晶ディスプレイに表示したＬＣＤ
画面に生ずる前記ディジタル化におけるタイミングずれ
に起因して生起するＬＣＤ画面のにじみ、ちらつき等不
具合を自動的に補正するＬＣＤ画面調整方式であって、
前記アナログＲＧＢ信号に代えて前記ＬＣＤ画面に生起
する前記不具合の補正に供するアナログ形式の調整画面
信号を専用ソフトウェアにより随時出力可能なパーソナ
ルコンピュータと、外部から提供されるクロックで駆動
し前記アナログＲＧＢ出力信号もしくは前記調整画面信
号をディジタル化して前記液晶ディスプレイに出力する
Ａ−Ｄコンバータと、前記同期信号のタイミングで前記
クロックを発生して前記Ａ−Ｄコンバータ並びに前記液
晶ディスプレイに供給するとともに、発生した前記クロ
ックに基づいて前記液晶ディスプレイにおける画面表示
のタイミングを設定する同期信号を出力するＰＬＬ回路
と、前記ＰＬＬ回路の出力するクロックにより前記Ａ−
Ｄコンバータの出力をフレーム単位かつＲ，Ｇ及びＢ各
成分ごとに格納するフレームメモリと、ＬＣＤ画面を表
示するＬＣＤと、制御プログラムを内蔵し全体の動作シ
ーケンスを制御するＣＰＵとを備える。
【００１７】また、本発明のＬＣＤ画面調整方式は、パ
ーソナルコンピュータの送出する前記調整画面信号が、
白と黒の表示領域をそれぞれ前記液晶ディスプレイの１
ドット対応で交互に形成する縦縞模様として表現したも
のであり、かつ前記Ａ−Ｄコンバータによるディジタル
変換で前記縦縞模様の白と黒とがそれぞれ、２値の論理
値「１」と「０」とに変換されるものとした構成を有す
る。
ーソナルコンピュータの送出する前記調整画面信号が、
白と黒の表示領域をそれぞれ前記液晶ディスプレイの１
ドット対応で交互に形成する縦縞模様として表現したも
のであり、かつ前記Ａ−Ｄコンバータによるディジタル
変換で前記縦縞模様の白と黒とがそれぞれ、２値の論理
値「１」と「０」とに変換されるものとした構成を有す
る。
【００１８】さらに、本発明のＬＣＤ画面調整方式は、
前記フレームメモリに格納される前記Ａ−Ｄコンバータ
の出力のＲ，Ｇ及びＢ成分の含む信号の強弱と、前記Ｌ
ＣＤ上の白色表示とに基づいて、白色表示において等し
かるべき前記Ｒ，Ｇ及びＢ成分のレベルを同一のものに
補正するホワイトバランス調整を施すことを可能とした
構成を有する。
前記フレームメモリに格納される前記Ａ−Ｄコンバータ
の出力のＲ，Ｇ及びＢ成分の含む信号の強弱と、前記Ｌ
ＣＤ上の白色表示とに基づいて、白色表示において等し
かるべき前記Ｒ，Ｇ及びＢ成分のレベルを同一のものに
補正するホワイトバランス調整を施すことを可能とした
構成を有する。
【００１９】
【発明の実施の形態】パソコンの出力をカラー表示する
ＬＣＤにあっては、パソコンから出力されるアナログＲ
ＧＢ出力信号をＡ−Ｄ変換して表示している。このＡ−
Ｄ変換では、Ａ−Ｄ変換のためのクロックの発生と、発
生したクロックとディジタルＲＧＢ出力信号との同期確
保が必要となる。
ＬＣＤにあっては、パソコンから出力されるアナログＲ
ＧＢ出力信号をＡ−Ｄ変換して表示している。このＡ−
Ｄ変換では、Ａ−Ｄ変換のためのクロックの発生と、発
生したクロックとディジタルＲＧＢ出力信号との同期確
保が必要となる。
【００２０】クロックの発生はＰＬＬ回路により、また
ＬＣＤ画面表示における同期確保に必要な同期信号は、
クロックの周波数逓減に基づいて生成される。このＰＬ
Ｌ回路から出力されるクロックの生成タイミングの調整
が正しく行われ、Ａ−Ｄ変換のタイミング調整が正しく
設定されていないと、表示画面に「にじみ」や「ちらつ
き」などの不具合が発生する。
ＬＣＤ画面表示における同期確保に必要な同期信号は、
クロックの周波数逓減に基づいて生成される。このＰＬ
Ｌ回路から出力されるクロックの生成タイミングの調整
が正しく行われ、Ａ−Ｄ変換のタイミング調整が正しく
設定されていないと、表示画面に「にじみ」や「ちらつ
き」などの不具合が発生する。
【００２１】従来、このような不具合を避けるクロック
のタイミング調整は、ＬＣＤ画面を目視しつつ行うＰＬ
Ｌ回路の調整者によるマニュアルコントロールで行われ
ていたので、調整者を訓練して処理していたが、画面の
肉眼観察に基づいて行っているので調整者の主観的ばら
つきが入り込み、また見落としも避けられず、調整時間
も長大化することが避けられなかった。
のタイミング調整は、ＬＣＤ画面を目視しつつ行うＰＬ
Ｌ回路の調整者によるマニュアルコントロールで行われ
ていたので、調整者を訓練して処理していたが、画面の
肉眼観察に基づいて行っているので調整者の主観的ばら
つきが入り込み、また見落としも避けられず、調整時間
も長大化することが避けられなかった。
【００２２】本発明においては図１に示す如く、Ａ−Ｄ
コンバータ１ａの出力をフレーム単位で格納するフレー
ムメモリ５を配置し、またパソコン本体からは、Ａ−Ｄ
変換により所定の論理値データ列を得るタイミング調整
専用の標準調整画面信号104を送出し、この信号のＡ−
Ｄコンバータ１ａによるＡ−Ｄ変換出力としての論理値
データ列をフレームメモリ５に格納して、論理値データ
列の正常性の有無をＣＰＵ３ａで判断してＰＬＬ回路２
ａのクロック発生のタイミングを調整することにより、
調整者ごとのばらつきのない自動的かつ正確なタイミン
グ調整を可能とすることを発明の実施の形態としてい
る。
コンバータ１ａの出力をフレーム単位で格納するフレー
ムメモリ５を配置し、またパソコン本体からは、Ａ−Ｄ
変換により所定の論理値データ列を得るタイミング調整
専用の標準調整画面信号104を送出し、この信号のＡ−
Ｄコンバータ１ａによるＡ−Ｄ変換出力としての論理値
データ列をフレームメモリ５に格納して、論理値データ
列の正常性の有無をＣＰＵ３ａで判断してＰＬＬ回路２
ａのクロック発生のタイミングを調整することにより、
調整者ごとのばらつきのない自動的かつ正確なタイミン
グ調整を可能とすることを発明の実施の形態としてい
る。
【００２３】
【実施例】次に、本発明について図面を参照して説明す
る。図１は、本発明の一実施例の構成を示すブロック図
である。図１に示す実施例は、アナログＲＧＢ出力信号
101 をディジタル化し、ディジタルＲＧＢ出力信号102
ａとして送出するほか、パソコン本体からＬＣＤ画面調
整の都度受ける標準調整画面信号104 をディジタル化す
るＡ−Ｄコンバータ１ａと、Ａ−Ｄコンバータ１ａのＡ
−Ｄ変換に必要なクロック201 と、ディジタルＲＧＢ出
力信号 102ａの表示に必要な同期信号202 とを出力する
ＰＬＬ回路２ａと、全体の動作を制御するＣＰＵ３ａ
と、ＬＣＤ４のほか、Ａ−Ｄコンバータ１ａの出力をフ
レーム単位で、かつ通常Ｒ，Ｇ，Ｂ成分ごとに格納可能
なフレームメモリ５とを備え、図１には尚、パソコン本
体としてのコンピュータ１０を併記して示す。
る。図１は、本発明の一実施例の構成を示すブロック図
である。図１に示す実施例は、アナログＲＧＢ出力信号
101 をディジタル化し、ディジタルＲＧＢ出力信号102
ａとして送出するほか、パソコン本体からＬＣＤ画面調
整の都度受ける標準調整画面信号104 をディジタル化す
るＡ−Ｄコンバータ１ａと、Ａ−Ｄコンバータ１ａのＡ
−Ｄ変換に必要なクロック201 と、ディジタルＲＧＢ出
力信号 102ａの表示に必要な同期信号202 とを出力する
ＰＬＬ回路２ａと、全体の動作を制御するＣＰＵ３ａ
と、ＬＣＤ４のほか、Ａ−Ｄコンバータ１ａの出力をフ
レーム単位で、かつ通常Ｒ，Ｇ，Ｂ成分ごとに格納可能
なフレームメモリ５とを備え、図１には尚、パソコン本
体としてのコンピュータ１０を併記して示す。
【００２４】次に、本実施例の動作について説明する。
Ａ−Ｄコンバータ１ａは、通常の動作時にあっては、ア
ナログＲＧＢ出力信号101 をディジタル変換してディジ
タルＲＧＢ出力信号 102ａとなし、ＣＰＵ３ａの制御の
下に、これをＬＣＤ４に表示せしめる。
Ａ−Ｄコンバータ１ａは、通常の動作時にあっては、ア
ナログＲＧＢ出力信号101 をディジタル変換してディジ
タルＲＧＢ出力信号 102ａとなし、ＣＰＵ３ａの制御の
下に、これをＬＣＤ４に表示せしめる。
【００２５】ＬＣＤ４上に表示される画面の「にじみ」
や「ちらつき」等の画質的な不具合を抑止するために行
う画質調整時には、Ａ−Ｄコンバータ１ａには標準調整
画面信号104 が、コンピュータ１０から供給される。上
述した画質調整時においては、コンピュータ１０に対し
て調整専用のソフトウェアが搭載される。このソフトウ
ェアは、例えばフロッピーディスク形式で所定の標準調
整画面データが関連プログラムとともに格納されたもの
として随時搭載される運用形式で処理される。
や「ちらつき」等の画質的な不具合を抑止するために行
う画質調整時には、Ａ−Ｄコンバータ１ａには標準調整
画面信号104 が、コンピュータ１０から供給される。上
述した画質調整時においては、コンピュータ１０に対し
て調整専用のソフトウェアが搭載される。このソフトウ
ェアは、例えばフロッピーディスク形式で所定の標準調
整画面データが関連プログラムとともに格納されたもの
として随時搭載される運用形式で処理される。
【００２６】図２は、標準調整画面を模式的に示した図
であり、標準調整画面は、白と黒の領域を、表示画面の
１ドットずつに対応させ、それぞれ交互に設定したもの
であり、画面全体としては縦縞模様として表現されるよ
うに構成される。
であり、標準調整画面は、白と黒の領域を、表示画面の
１ドットずつに対応させ、それぞれ交互に設定したもの
であり、画面全体としては縦縞模様として表現されるよ
うに構成される。
【００２７】このようにして、調整専用のソフトウェア
搭載による標準調整画面信号104 がＡ−Ｄコンバータ１
ａに入力すると、これによって出力されるディジタル変
換出力は、図３に示す標準調整画面信号 102ａのディジ
タル変換値として、図２の白、黒領域に対応した論理値
「１」、「０」の論理値のデータ列として表現されるデ
ィジタル標準調整画面信号 102ａとなる。
搭載による標準調整画面信号104 がＡ−Ｄコンバータ１
ａに入力すると、これによって出力されるディジタル変
換出力は、図３に示す標準調整画面信号 102ａのディジ
タル変換値として、図２の白、黒領域に対応した論理値
「１」、「０」の論理値のデータ列として表現されるデ
ィジタル標準調整画面信号 102ａとなる。
【００２８】この変換出力は、ＣＰＵ３ａの制御の下に
フレームメモリ５に格納される。Ａ−Ｄ変換におけるク
ロックのタイミングが正しく保たれていれば、標準調整
画面信号104 によるＡ−Ｄ変換出力のディジタル標準調
整画面信号 102ａは、このように、例えば「１０１０１
０……」として、図２の縦縞模様に対応した論理値デー
タ列となる。
フレームメモリ５に格納される。Ａ−Ｄ変換におけるク
ロックのタイミングが正しく保たれていれば、標準調整
画面信号104 によるＡ−Ｄ変換出力のディジタル標準調
整画面信号 102ａは、このように、例えば「１０１０１
０……」として、図２の縦縞模様に対応した論理値デー
タ列となる。
【００２９】しかしながら、クロック201 の発生タイミ
ングがずれ、Ａ−Ｄ変換のタイミングがずれていると、
ディジタル変換出力の論理値データ列は、例えば、「１
００１０１１０……」などの如く乱れたものとなる。こ
の状態を図４に示す。
ングがずれ、Ａ−Ｄ変換のタイミングがずれていると、
ディジタル変換出力の論理値データ列は、例えば、「１
００１０１１０……」などの如く乱れたものとなる。こ
の状態を図４に示す。
【００３０】ＣＰＵ３ａの読出し信号501 によってフレ
ームメモリ５の内容を読出して、標準調整画面信号104
によるＡ−Ｄ変換出力が「１０１０１０……」（もしく
は、０１０１０１……）の正常な論理値データ列として
得られない場合には、正常な論理値データ列が得られる
ようにＰＬＬ回路２ａによるクロック201 、従って同期
信号202 の発生タイミング制御をＡ−Ｄ変換出力が正常
論理値データ列となるまで行ってタイミングずれを補正
し、これによりＬＣＤ画面の「にじみ」や「ちらつき」
等の画質不具合を補正する。
ームメモリ５の内容を読出して、標準調整画面信号104
によるＡ−Ｄ変換出力が「１０１０１０……」（もしく
は、０１０１０１……）の正常な論理値データ列として
得られない場合には、正常な論理値データ列が得られる
ようにＰＬＬ回路２ａによるクロック201 、従って同期
信号202 の発生タイミング制御をＡ−Ｄ変換出力が正常
論理値データ列となるまで行ってタイミングずれを補正
し、これによりＬＣＤ画面の「にじみ」や「ちらつき」
等の画質不具合を補正する。
【００３１】このようにして、Ａ−Ｄ変換処理における
変換タイミングずれを自動的かつ正確に補正し、画面の
「にじみ」や「ちらつき」等による画質不全を自動的に
改善することができる。尚、フレームメモリ５に格納さ
れるデータは、通常はアナログＲＧＢ出力信号101 で、
画質調整時は標準調整画面信号104 のＡ−Ｄ変換出力で
あるが、これらはフレーム単位で、かつ通常はＲ，Ｇ及
びＢの各成分ごとに格納される。こうして格納されるデ
ータは、画質調整時にあっては前述した正しい論理値配
列との照合で画質補正が可能となるが、格納データは、
この他に信号の強弱、つまり明るさも示しているので、
この結果を利用してＬＣＤ画面の白レベルを正しいもの
に調整する、いわゆるホワイトバランス調整も可能とな
る。
変換タイミングずれを自動的かつ正確に補正し、画面の
「にじみ」や「ちらつき」等による画質不全を自動的に
改善することができる。尚、フレームメモリ５に格納さ
れるデータは、通常はアナログＲＧＢ出力信号101 で、
画質調整時は標準調整画面信号104 のＡ−Ｄ変換出力で
あるが、これらはフレーム単位で、かつ通常はＲ，Ｇ及
びＢの各成分ごとに格納される。こうして格納されるデ
ータは、画質調整時にあっては前述した正しい論理値配
列との照合で画質補正が可能となるが、格納データは、
この他に信号の強弱、つまり明るさも示しているので、
この結果を利用してＬＣＤ画面の白レベルを正しいもの
に調整する、いわゆるホワイトバランス調整も可能とな
る。
【００３２】つまり、フレームメモリ５には通常、フレ
ームごとのディジタルＲＧＢ出力信号が、それぞれ独立
的に格納されるが、Ｒ，Ｇ，及びＢ成分が同一レベルと
なるべき「白」の画面データの場合のＲ，Ｇ及びＢ成分
間のレベル差に基づいて生ずる白色からの色相のずれ
を、レベルバランスにより補正するホワイトバランス調
整も容易に実施しうることは明らかである。
ームごとのディジタルＲＧＢ出力信号が、それぞれ独立
的に格納されるが、Ｒ，Ｇ，及びＢ成分が同一レベルと
なるべき「白」の画面データの場合のＲ，Ｇ及びＢ成分
間のレベル差に基づいて生ずる白色からの色相のずれ
を、レベルバランスにより補正するホワイトバランス調
整も容易に実施しうることは明らかである。
【００３３】
【発明の効果】以上説明したように本発明によれば、Ｌ
ＣＤにおける表示画像のディジタル変換処理のタイミン
グずれによる「にじみ」や「ちらつき」を自動的に補正
することを可能とすることにより「にじみ」や「ちらつ
き」の画面調整に要する時間を調整者の訓練も不要とし
て著しく圧縮し、かつ調整者の主観によるばらつきを排
除することができるＬＣＤ画面調整方式が実現できる効
果を有する。
ＣＤにおける表示画像のディジタル変換処理のタイミン
グずれによる「にじみ」や「ちらつき」を自動的に補正
することを可能とすることにより「にじみ」や「ちらつ
き」の画面調整に要する時間を調整者の訓練も不要とし
て著しく圧縮し、かつ調整者の主観によるばらつきを排
除することができるＬＣＤ画面調整方式が実現できる効
果を有する。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】本発明の一実施例のＬＣＤ画質調整における標
準調整画面を模式的に示す図である。
準調整画面を模式的に示す図である。
【図３】標準調整画面信号と、そのＡ−Ｄ変換出力信号
とを示す図である。
とを示す図である。
【図４】図３の標準調整画面のＡ−Ｄ変換のタイミング
にずれを含む場合のディジタル変換出力信号の一例を示
す図である。
にずれを含む場合のディジタル変換出力信号の一例を示
す図である。
【図５】従来のＬＣＤ入力生成回路の構成を示すブロッ
ク図である。
ク図である。
【図６】パソコンのアナログＲＧＢ出力信号の一例を示
す電圧対時間特性図である。
す電圧対時間特性図である。
【図７】従来のＬＣＤ入力生成回路による図６のアナロ
グＲＧＢ出力信号のＡ−Ｄ変換におけるビット割当の一
例を示す図である。
グＲＧＢ出力信号のＡ−Ｄ変換におけるビット割当の一
例を示す図である。
１，１ａ Ａ−Ｄコンバータ ２，２ａ ＰＬＬ回路 ３，３ａ ＣＰＵ ４ ＬＣＤ ５ フレームメモリ １０ コンピュータ
Claims (3)
- 【請求項１】 パーソナルコンピュータのカラー表示用
のアナログＲＧＢ出力信号をディジタル化し、同期信号
に基づいて液晶ディスプレイに表示したＬＣＤ画面に生
ずる前記ディジタル化におけるタイミングずれに起因し
て生起するＬＣＤ画面のにじみ、ちらつき等不具合を自
動的に補正するＬＣＤ画面調整方式であって、前記アナ
ログＲＧＢ信号に代えて前記ＬＣＤ画面に生起する前記
不具合の補正に供するアナログ形式の調整画面信号を専
用ソフトウェアにより随時出力可能なパーソナルコンピ
ュータと、外部から提供されるクロックで駆動し前記ア
ナログＲＧＢ出力信号もしくは前記調整画面信号をディ
ジタル化して前記液晶ディスプレイに出力するＡ−Ｄコ
ンバータと、前記同期信号のタイミングで前記クロック
を発生して前記Ａ−Ｄコンバータ並びに前記液晶ディス
プレイに供給するとともに、発生した前記クロックに基
づいて前記液晶ディスプレイにおける画面表示のタイミ
ングを設定する同期信号を出力するＰＬＬ回路と、前記
ＰＬＬ回路の出力するクロックにより前記Ａ−Ｄコンバ
ータの出力をフレーム単位かつＲ，Ｇ及びＢ各成分ごと
に格納するフレームメモリと、ＬＣＤ画面を表示するＬ
ＣＤと、制御プログラムを内蔵し全体の動作シーケンス
を制御するＣＰＵとを備えることを特徴とするＬＣＤ画
面調整方式。 - 【請求項２】 パーソナルコンピュータの送出する前記
調整画面信号が、白と黒の表示領域をそれぞれ前記液晶
ディスプレイの１ドット対応で交互に形成する縦縞模様
として表現したものであり、かつ前記Ａ−Ｄコンバータ
によるディジタル変換で前記縦縞模様の白と黒とがそれ
ぞれ、２値の論理値「１」と「０」とに変換されるもの
であることを特徴とする請求項１記載のＬＣＤ画面調整
方式。 - 【請求項３】 前記フレームメモリに格納される前記Ａ
−Ｄコンバータの出力のＲ，Ｇ及びＢ成分の含む信号の
強弱と、前記ＬＣＤ上の白色表示とに基づいて、白色表
示において等しかるべき前記Ｒ，Ｇ及びＢ成分のレベル
を同一のものに補正するホワイトバランス調整を施すこ
とを可能としたことを特徴とする請求項１または２記載
のＬＣＤ画面調整方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5396097A JPH10232655A (ja) | 1997-02-21 | 1997-02-21 | Ｌｃｄ画面調整方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5396097A JPH10232655A (ja) | 1997-02-21 | 1997-02-21 | Ｌｃｄ画面調整方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10232655A true JPH10232655A (ja) | 1998-09-02 |
Family
ID=12957264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5396097A Withdrawn JPH10232655A (ja) | 1997-02-21 | 1997-02-21 | Ｌｃｄ画面調整方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10232655A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005015528A1 (ja) * | 2003-08-07 | 2005-02-17 | Matsushita Electric Industrial Co., Ltd. | 表示装置 |
| KR100598123B1 (ko) * | 1999-06-15 | 2006-07-07 | 삼성전자주식회사 | 액정 디스플레이 장치의 이득 및 오프셋 설정방법 |
| KR100598411B1 (ko) * | 1999-06-15 | 2006-07-10 | 삼성전자주식회사 | 액정 디스플레이 장치의 수평동기신호 보상장치 |
| JP2008129075A (ja) * | 2006-11-16 | 2008-06-05 | Mitsubishi Electric Corp | 映像自動調整システム |
-
1997
- 1997-02-21 JP JP5396097A patent/JPH10232655A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100598123B1 (ko) * | 1999-06-15 | 2006-07-07 | 삼성전자주식회사 | 액정 디스플레이 장치의 이득 및 오프셋 설정방법 |
| KR100598411B1 (ko) * | 1999-06-15 | 2006-07-10 | 삼성전자주식회사 | 액정 디스플레이 장치의 수평동기신호 보상장치 |
| WO2005015528A1 (ja) * | 2003-08-07 | 2005-02-17 | Matsushita Electric Industrial Co., Ltd. | 表示装置 |
| KR100777894B1 (ko) | 2003-08-07 | 2007-11-21 | 마츠시타 덴끼 산교 가부시키가이샤 | 표시 장치 |
| US8125410B2 (en) | 2003-08-07 | 2012-02-28 | Panasonic Corporation | Plasma display having latch failure detecting function |
| JP2008129075A (ja) * | 2006-11-16 | 2008-06-05 | Mitsubishi Electric Corp | 映像自動調整システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6795063B2 (en) | Display apparatus and method for gamma correction | |
| US8605121B2 (en) | Dynamic Gamma correction circuit and panel display device | |
| US5369432A (en) | Color calibration for LCD panel | |
| US5805233A (en) | Method and apparatus for automatic pixel clock phase and frequency correction in analog to digital video signal conversion | |
| US7889235B2 (en) | Liquid crystal television adjustment system, liquid crystal display unit adjustment system, and liquid crystal display unit | |
| EP1791370A2 (en) | Image processing system, projector, information storage medium, and image processing method | |
| JP2003050572A (ja) | 画像表示システム、プロジェクタ、プログラム、情報記憶媒体および画像処理方法 | |
| JP2001343949A (ja) | プロジェクタによる映像表示装置 | |
| JP2001042833A (ja) | カラー表示装置 | |
| JP2003078842A (ja) | プロジェクタに供給されるディジタル画像データの台形歪補正を伴う画像処理 | |
| US6678408B1 (en) | Noise reduction through comparative histograms | |
| JP2001147667A (ja) | 液晶モニタ装置 | |
| JPH10232655A (ja) | Ｌｃｄ画面調整方式 | |
| JP2008129075A (ja) | 映像自動調整システム | |
| JP4259046B2 (ja) | 画像表示装置および画像処理装置 | |
| JP2006109380A (ja) | 投射画像色調整方法及びプロジェクタ | |
| JP3998840B2 (ja) | 投写型表示装置およびそのための画像処理方法 | |
| JP2001013931A (ja) | 液晶ディスプレイ装置の利得及びオフセット調整方法 | |
| US6546149B1 (en) | Digital noise reduction through selective pixel comparison | |
| US20020089525A1 (en) | Method for automatically adjusting display quality | |
| US20060109281A1 (en) | Video display apparatus | |
| US8773476B2 (en) | Image display system and image display device | |
| JP2000125225A (ja) | 輝度補正装置 | |
| JP2807569B2 (ja) | 液晶表示装置 | |
| JP2000181407A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040511 |