TWI539431B - 源極驅動電路方法及顯示裝置 - Google Patents

源極驅動電路方法及顯示裝置 Download PDF

Info

Publication number
TWI539431B
TWI539431B TW103116120A TW103116120A TWI539431B TW I539431 B TWI539431 B TW I539431B TW 103116120 A TW103116120 A TW 103116120A TW 103116120 A TW103116120 A TW 103116120A TW I539431 B TWI539431 B TW I539431B
Authority
TW
Taiwan
Prior art keywords
receiving module
receiving
input signal
driving units
time period
Prior art date
Application number
TW103116120A
Other languages
English (en)
Other versions
TW201543447A (zh
Inventor
張書瑋
余家齊
許郭任
Original Assignee
聯詠科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯詠科技股份有限公司 filed Critical 聯詠科技股份有限公司
Priority to TW103116120A priority Critical patent/TWI539431B/zh
Priority to US14/331,235 priority patent/US20150325193A1/en
Publication of TW201543447A publication Critical patent/TW201543447A/zh
Application granted granted Critical
Publication of TWI539431B publication Critical patent/TWI539431B/zh
Priority to US15/480,358 priority patent/US10388243B2/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Multimedia (AREA)
  • Computer Graphics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

源極驅動電路方法及顯示裝置
本發明係指一種控制一源極驅動電路之方法及顯示裝置，尤指一種可適性調整一顯示裝置解析度以控制一源極驅動電路之方法及顯示裝置。
傳統上，顯示裝置例如一液晶顯示裝置包含有複數個畫素單元，其中每一畫素單元係由三個子畫素單元所組成，而每一子畫素單元係對應為一薄膜電晶體，同時耦接至一閘極驅動電路以及一源極驅動電路，透過閘極驅動電路以及源極驅動電路所產生的一閘極控制訊號以及一源極控制訊號，對應控制每一薄膜電晶體之啟閉情形。另外，一時脈控制器耦接於控制閘極驅動電路以及源極驅動電路，對應控制閘極控制訊號以及源極控制訊號產生的時間，以控制每一薄膜電晶體之導通情形，進而將源極驅動電路傳輸的資料於顯示裝置上以一顯示資料進行顯示。至於畫素單元(或子畫素單元)的數量，係由顯示裝置所支援的最大顯示裝置解析度來決定，並可對應調整閘極驅動電路以及源極驅動電路之耦接方式。
值得注意地，當一源極驅動晶片模組欲控制不同的顯示裝置進行顯示時，兩者間可能具備有不同的接腳數目，例如一源極驅動晶片模組包含有1280個接腳用於輸出顯示資料(意即：有1280個輸出通道)，而顯示裝置僅包含有960個接腳用於接收顯示資料，據此，源極驅動晶片模組較多的1280-960=320個接腳數目將被設置為虛設通道(dummy channel)，例如短路源極驅動晶片模組的該些接腳。在此情況下，源極驅動晶片模組之中被設定 耦接於虛設通道之驅動單元將持續接收一虛設資料(dummy data)，例如一高態訊號，使顯示資料之解析度可相對減少，或使顯示裝置切換於不同解析度的過程中，則顯示資料仍可正常觀賞。至於習知中的虛設通道係利用跳線的實施方式，直接短路面板上耦接於源極驅動電路的一部份輸出通道(即虛設通道)的耦接處，使源極驅動晶片模組在輸出顯示資料的過程中，能跳過預設為虛設通道的該部分輸出通道。
然而，利用跳線實施虛設通道之過程中，設計者係無法預先知道源極驅動晶片模組中哪部分的輸出通道係被設定為虛設通道，當顯示資料產生左右翻轉的情況時，對應的複數個輸出通道可能因此接收錯誤的顯示資料，而無法顯示原本的顯示資料。在此情況下，設計者必須預先告知顯示裝置哪些輸出通道係被設定為虛設通道，並透過一額外電路將對應的虛設資料傳輸給源極驅動晶片模組中的對應驅動單元，使顯示裝置能正常運作。然而，設計者不一定可預先得知顯示裝置解析度之改變，以預先調整虛設通道之數量與設定位置，或是為了配合顯示裝置能切換於更多的顯示裝置解析度之應用，設計者勢必於源極驅動電路中將加入較多判斷機制與複雜電路設計，此將不利於產品的應用範圍與普遍性。
因此，提供一種更有效率的源極驅動電路之驅動方法及顯示裝置，可適性配合顯示裝置解析度的變化，以於更複雜的顯示裝置解析度切換過程中提高顯示裝置的應用範圍，已成為本領域之重要課題。
因此，本發明之主要目的即在於提供一種可適性調整一顯示裝置解析度以控制一源極驅動電路的方法及顯示裝置。
本發明揭露一種用於一源極驅動電路之方法，該源極驅動電路係 用於一顯示裝置，並包含有一第一接收模組、一第二接收模組以及一第三接收模組，該方法包含有於一第一時段，由該第一接收模組接收一輸入訊號；於該第一時段後之一第二時段，由該第一接收模組以及該第二接收模組接收該輸入訊號；於該第二時段後之一第三時段，由該第二接收模組以及該第三接收模組接收該輸入訊號；以及於該第三接收模組已完成接收該輸入訊號後，輸出該第一接收模組、該第二接收模組以及該第三接收模組所接收之該輸入訊號至一顯示面板；其中，該第二接收模組係位於該第一接收模組以及該第三接收模組間相鄰設置，且該第一接收模組、該第二接收模組與該第三接收模組皆包含有複數個驅動單元來分別接收該輸入訊號，而該輸入訊號係對應為一顯示裝置之一顯示資料。
本發明揭露另一種控制晶片，耦接有一閘極驅動電路以及一源極驅動電路，該源極驅動電路包含有一第一接收模組、一第二接收模組以及一第三接收模組。該控制晶片包含有一儲存裝置，用來儲存有一程式碼，該程式碼用來執行一種控制該源極驅動電路之方法，該方法包含有於一第一時段，由該第一接收模組接收一輸入訊號；於該第一時段後之一第二時段，由該第一接收模組以及該第二接收模組接收該輸入訊號；於該第二時段後之一第三時段，由該第二接收模組以及該第三接收模組接收該輸入訊號；以及於該第三接收模組已完成接收該輸入訊號後，輸出該第一接收模組、該第二接收模組以及該第三接收模組所接收之該輸入訊號至一顯示面板；其中，該第二接收模組係位於該第一接收模組以及該第三接收模組間相鄰設置，且該第一接收模組、該第二接收模組與該第三接收模組皆包含有複數個驅動單元來分別接收該輸入訊號，而該輸入訊號係對應為一顯示裝置之一顯示資料。
本發明揭露另一種顯示裝置，包含有一顯示面板；一閘極驅動電路，耦接於該顯示面板；一源極驅動電路，耦接於該顯示面板，包含有一第 一接收模組、一第二接收模組以及一第三接收模組；以及控制晶片，耦接於該閘極驅動電路以及該源極驅動電路，包含有一儲存裝置，用來儲存有一程式碼，該程式碼用來執行一種控制該源極驅動電路之方法，該方法包含有於一第一時段，由該第一接收模組接收一輸入訊號；於該第一時段後之一第二時段，由該第一接收模組以及該第二接收模組接收該輸入訊號；於該第二時段後之一第三時段，由該第二接收模組以及該第三接收模組接收該輸入訊號；以及於該第三接收模組已完成接收該輸入訊號後，輸出該第一接收模組、該第二接收模組以及該第三接收模組所接收之該輸入訊號至一顯示面板；其中，該第二接收模組係位於該第一接收模組以及該第三接收模組間相鄰設置，且該第一接收模組、該第二接收模組與該第三接收模組皆包含有複數個驅動單元來分別接收該輸入訊號，而該輸入訊號係對應為一顯示裝置之一顯示資料。
10、30、90‧‧‧顯示裝置
100‧‧‧顯示面板
102‧‧‧閘極驅動電路
104‧‧‧源極驅動電路
1040、2040‧‧‧第一接收模組
1042、2042‧‧‧第二接收模組
1042_1、2042_1‧‧‧第一接收單元
1042_2、2042_2‧‧‧第二接收單元
1044、2044‧‧‧第三接收模組
106‧‧‧控制晶片
20‧‧‧驅動流程
200、202、204、206、208、210、212‧‧‧步驟
SIN‧‧‧輸入訊號
EBTC‧‧‧嵌入時脈控制器
L1‧‧‧第一栓鎖器
L2‧‧‧第二栓鎖器
DAC‧‧‧數位類比轉換器
OP‧‧‧放大器
第1圖為本發明實施例一顯示裝置之示意圖。
第2圖係第1圖中顯示裝置內一源極驅動電路之詳細示意圖。
第3圖為本發明實施例另一顯示裝置之示意圖。
第4圖為本發明實施例一驅動流程之流程圖。
第5圖為第4圖之驅動流程之一步驟用於顯示裝置之示意圖。
第6圖為第4圖之驅動流程之一步驟用於顯示裝置之結束示意圖。
第7圖為第4圖之驅動流程之一步驟用於顯示裝置之示意圖。
第8圖為第4圖之驅動流程之一步驟用於顯示裝置之結束示意圖。
第9圖為第4圖之驅動流程之一步驟用於顯示裝置之示意圖。
第10圖為第4圖之驅動流程之一步驟用於顯示裝置之結束示意圖。
第11圖為本發明實施例另一顯示裝置且適用於第4圖之驅動流程之一步 驟之示意圖。
第12圖為第4圖之驅動流程之一步驟用於第11圖之顯示裝置之示意圖。
第13圖為第4圖之驅動流程之一步驟用於第11圖之顯示裝置之結束示意圖。
第14圖為第4圖之驅動流程之一步驟用於第11圖之顯示裝置之示意圖。
第15圖為第4圖之驅動流程之一步驟用於第11圖之顯示裝置之結束示意圖。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區別元件的方式，而是以元件在功能上的差異來作為區別的基準。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。此外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接連接於該第二裝置，或透過其他裝置或連接手段間接地連接至該第二裝置。
請參考第1圖以及第2圖，第1圖為本發明實施例一顯示裝置10之示意圖，而第2圖係第1圖中顯示裝置10內一源極驅動電路104之詳細示意圖。如第1圖所示，顯示裝置10包含有一顯示面板100、一閘極驅動電路102、一源極驅動電路104以及一控制晶片106。另外，如第2圖所示，本實施例的源極驅動電路104還整合有一包含有一嵌入時脈控制器EBTC，且對稱地包含由多個位移暫存器SR、多個第一栓鎖器L1、多個第二栓鎖器L2、多個數位類比轉換器DAC以及多個放大器OP所形成的兩個群組。在此情況 下，本實施例中的嵌入時脈控制器EBTC將對應產生一時脈控制訊號並傳輸至位移暫存器SR與第一栓鎖器L1，另外，源極驅動電路104也受控制晶片106之控制，使得源極驅動電路104的第一個栓鎖器L1可對應接收輸入訊號SIN，其係欲在顯示裝置10顯示之一顯示資料，再經由第二栓鎖器L2、數位類比轉換器DAC以及放大器OP之操作，以輸出至顯示面板100。此外，本實施例中的控制晶片106還包含有一儲存裝置(圖中未示)且儲存有一程式碼，程式碼用來執行控制該源極驅動電路104之方法。在此，為了清楚本實施例之發明重點，第3圖重新畫出本發明實施例中另一顯示裝置30之簡單示意圖，即顯示裝置30僅包含有顯示面板100與源極驅動電路104，且源極驅動電路104包含有一第一接收模組1040、一第二接收模組1042以及一第三接收模組1044以提供複數個輸出通道CH1-CHn，根據控制晶片106之程式碼的控制，第一接收模組1040、第二接收模組1042以及第三接收模組1044將於不同時段內分別接收輸入訊號SIN。
值得注意地，本實施例所提供的源極驅動電路104，係由左向右依序設置有第一接收模組1040、第二接收模組1042以及第三接收模組1044，且第二接收模組1042設置於第一接收模組1040與第三接收模組1044間，當然，使用者亦可對調第一接收模組1040與第三接收模組1044之相對位置，使源極驅動電路104由左向右依序設置為第三接收模組1044、第二接收模組1042以及第一接收模組1040，非用以限制本發明之範疇。此外，本實施例中的源極驅動電路104係由複數個驅動單元所組成，即第一接收模組1040、第二接收模組1042以及第三接收模組1044皆為複數個驅動單元所組成，而在控制晶片106搭配程式碼的控制下，輸入訊號SIN係對應由第一接收模組1040、第二接收模組1042以及第三接收模組1044之複數個驅動單元接收，並在全部驅動單元接收輸入訊號SIN並處理後，才統一輸出處理後的輸入訊號SIN至顯示面板100。上述每一驅動單元可包含如第2圖所示的一位移暫 存器SR、一第一栓鎖器L1、一第二栓鎖器L2、一數位類比轉換器DAC及一放大器OP。
較佳地，第一接收模組1040、第二接收模組1042與第三接收模組1044所包含之複數個驅動單元的加總數量，即全部輸出通道的數量，可對應為一原始顯示裝置解析度，即顯示裝置30可支援最大的顯示裝置解析度；另外，第一接收模組1040與第三接收模組1044所包含之複數個驅動單元之加總數量，即第一接收模組1040與第三接收模組1044所對應的輸出通道的數量，可對應為一修正顯示裝置解析度；而第二接收模組1042所包含之複數個驅動單元之數量，即為預設的虛設通道之數量。在此情況下，使用者可直接修改第二接收模組1042所包含之複數個驅動單元之數量來調整虛設通道的數量，以滿足顯示裝置30切換於具有不同顯示裝置解析度之顯示資料。至於顯示面板100透過閘極驅動電路102與源極驅動電路104之驅動方式，使顯示面板100中的複數個畫素單元(圖中未示)皆可對應啟閉，應為本領域具通常知識者所熟知，在此不贅述。
簡單來說，本實施例所提供的源極驅動電路104由左至右係至少可劃分為第一接收模組1040、第二接收模組1042以及第三接收模組1044等三區驅動單元群組，其中第二接收模組1042所對應的虛設通道將被預先啟動，於至少一資料接收時段內接收輸入訊號SIN，或僅於資料接收時段內跳過第二接收模組1042所對應的複數個驅動單元，而第一接收模組1040以及第三接收模組1044則於另一資料接收時段內依序接收輸入訊號SIN。據此，當源極驅動電路104開始由第一接收模組1040接收輸入訊號SIN後，第二接收模組1042所對應的複數個驅動單元即可準備接收輸入訊號SIN或被跳過，直到第三接收模組1044完成接收輸入訊號SIN前，完成第二接收模組1042所對應之複數個驅動單元的相關操作，皆為本發明之範疇。較佳地，第二接 收模組1042所對應的資料接收時段將小於第一接收模組1040以及第三接收模組1044所對應的資料接收時段，即第二接收模組1042所對應的資料接收時段將重疊於第一接收模組1040以及第三接收模組1044所對應的資料接收時段內，當然，本領域具通常知識者還可適性地設計/修改上述不同接收模組的資料接收時段，使每一個資料接收時段可再區分為複數個子資料接收時段，而第二接收模組1042所對應之複數個驅動單元的相關操作，將於複數個子資料接收時段內依序完成，並配合第一接收模組1040以及第三接收模組1044所對應之複數個驅動單元的複數個子資料接收時段，進而同步/非同步完成第一接收模組1040、第二接收模組1042以及第三接收模組1044所對應之複數個驅動單元的相關操作，皆為本發明之範疇。
較佳地，控制晶片106中程式碼用來執行一種控制該源極驅動電路104之方法，可歸納為一驅動流程20，如第4圖所示，驅動流程20包含以下步驟：
步驟200：開始。
步驟202：控制晶片106產生一開啟訊號，對應開啟源極驅動電路104中的第一接收模組1040、第二接收模組1042以及第三接收模組1044。
步驟204：於一第一時段，由第一接收模組1040接收輸入訊號SIN。
步驟206：於該第一時段後之一第二時段，由第一接收模組1040以及第二接收模組1042之一第一接收單元接收輸入訊號SIN。
步驟208：於該第二時段後之一第三時段，由第二接收模組1042之一第二接收單元以及第三接收模組1044接收該輸入訊號SIN。
步驟210：於第三接收模組1044已完成接收該輸入訊號SIN後，源極驅動電路104輸出第一接收模組1040、第二接收模組1042以及第三接收模組1044處理後的輸入訊號SIN至顯示面板100。
步驟212：結束。
於本實施例中，第一時段、第二時段以及第三時段係對應為第一接收模組1040、第二接收模組1042與第三接收模組1044之複數個驅動單元接收輸入訊號SIN的時間。於切換不同顯示裝置解析度之過程中，使用者可適性地設定第二接收模組1042中所包含的驅動單元數量，以對應調整虛設通道的數量。較佳地，第二接收模組1042所包含之驅動單元數量係小於第一接收模組1040與第三接收模組1044所包含之驅動單元數量，換句話說，第二時段將小於第一時段與第三時段。當然，根據使用者所用的原始顯示裝置解析度與修正顯示裝置解析度，第二接收模組1042所包含之驅動單元數量可適性地調整(即對應調整虛設通道的數量)，使第二接收模組1042所包含之驅動單元數量不一定小於第一接收模組1040與第三接收模組1044所包含之驅動單元數量者，亦為本發明之範疇。
於步驟202中，控制晶片106係根據一時脈控制器(圖中未示)之控制，傳輸一開啟訊號至源極驅動電路104，以對應開啟源極驅動電路104之第一接收模組1040、第二接收模組1042以及第三接收模組1044來準備接收輸入訊號SIN。
請參考第5圖，第5圖為本發明實施例中驅動流程20之步驟204用於顯示裝置30之示意圖。如第5圖所示，於步驟204中，第一接收模組1040之複數個驅動單元，將由左向右依序接收輸入訊號SIN並持續第一時段，其中已接收輸入訊號SIN的第一接收模組1040之複數個驅動單元，將以斜線表示之。請再參考第6圖，第6圖為本發明實施例中驅動流程20之步驟204用於顯示裝置30之結束示意圖。如第6圖所示，經過第一時段後，以斜線表示之第一接收模組1040之複數個驅動單元皆已接收輸入訊號SIN，並預 留一部分未接收輸入訊號SIN之複數個驅動單元。
請參考第7圖，第7圖為本發明實施例中驅動流程20之步驟206用於顯示裝置10之示意圖。如第7圖所示，於步驟206中，經過第一時段後，除了第一接收模組1040持續接收輸入訊號SIN外，第二接收模組1042亦開始接收輸入訊號SIN，並持續第二時段。詳細來說，第二接收模組1042中的複數個驅動單元，更可區分為第一接收單元1042_1以及第二接收單元1042_2的兩區域，於第一時段後的第二時段內，一方面由第一接收模組1040中未接收輸入訊號SIN之複數個驅動單元持續接收輸入訊號SIN，另一方面，第二接收模組1042中的第一接收單元1042_1亦持續接收輸入訊號SIN，但第二接收模組1042中的第二接收單元1042_2並不接收輸入訊號SIN。較佳地，第一接收模組1040中經過第一時段後還未接收輸入訊號SIN之複數個驅動單元的數量，剛好等於第一接收單元1042_1中複數個驅動單元的數量，使第一接收模組1040與第二接收模組1042的驅動單元係於第二時段中同步接收輸入訊號SIN。請再參考第8圖，第8圖為本發明實施例中驅動流程20之步驟206用於顯示裝置30之結束示意圖。如第8圖所示，經過第二時段後，第一接收模組1040之複數個驅動單元皆已接收輸入訊號SIN，且第二接收模組1042中的第一接收單元1042_1亦已接收輸入訊號SIN；另外，在其他實施例中，於第一接收模組1040之複數個驅動單元接收輸入訊號SIN的同時，第一接收單元1042_1亦可設計為不接收輸入訊號SIN，而是於相同的時間內跳過第一接收單元1042_1所對應之驅動單元，以接續準備第一接收單元1042_1其後驅動單元的相關資料接收操作，非用以限制本發明之範疇。在此情況下已接收輸入訊號SIN的第二接收模組1042之複數個驅動單元與第一接收模組1040之複數個驅動單元，或者為已被跳過的第一接收單元1042_1之複數個驅動單元，亦以斜線表示之。
請參考第9圖，第9圖為本發明實施例中驅動流程20之步驟208用於顯示裝置30之示意圖。如第9圖所示，於步驟208中，經過第二時段後，第二接收模組1042之第二接收單元1042_2與第三接收模組1044將開始接收輸入訊號SIN，並持續第三時段，當然第二接收單元1042_2亦可設計為不接收輸入訊號SIN，而是跳過第二接收單元1042_2所對應之驅動單元，以接續準備第二接收單元1042_2其後的驅動單元的相關資料接收操作，亦為本發明之範疇。請再參考第10圖，第10圖為本發明實施例中驅動流程20之步驟208用於顯示裝置30之結束示意圖。如第10圖所示，經過第三時段後，第二接收模組1042中的第二接收單元1042_2已接收輸入訊號SIN(或者係跳過第二接收模組1042的複數個驅動單元)，且第三接收模組1044之部分的複數個驅動單元係已接收輸入訊號SIN，其中已接收輸入訊號SIN的第三接收模組1042之複數個驅動單元與第二接收模組1042之第二接收單元1042_2，或者為已被跳過的第二接收單元1042_2之複數個驅動單元，亦以斜線表示之。較佳地，第三接收模組1044中已接收輸入訊號SIN之部分的複數個驅動單元的數量，剛好等於第二接收模組1042中第二接收單元1042_2之複數個驅動單元的數量，使第三接收模組1044與第二接收模組1042之第二接收單元1042_2的驅動單元係於第三時段中同步接收輸入訊號SIN，或者僅由第三接收模組1044之複數個驅動單元接收輸入訊號SIN而跳過第二接收單元1042_2之複數個驅動單元，皆為本發明之範疇。
最後，於步驟210中，本實施例可於第三接收模組1044已完成接收輸入訊號SIN並處理輸入訊號SIN後，由源極驅動電路104統一輸出第一接收模組1040、第二接收模組1042以及第三接收模組1044處理後的輸入訊號SIN至顯示面板100，使輸入訊號SIN所對應之顯示畫面可於顯示面板100上顯示。當然，使用者亦可於第三時段後並等待一預設時間後，即由源極驅動電路104統一輸出第一接收模組1040、第二接收模組1042以及第三接收 模組1044處理後的輸入訊號SIN至顯示面板100者，亦為本發明之範疇。
值得注意地，驅動流程20的步驟206與步驟208，係分別由第二接收模組1042的第一接收單元1042_1與第二接收單元1042_2接收輸入訊號SIN(或者亦可為於相同時間內選擇跳過第一接收單元1042_1與第二接收單元1042_2所對應的驅動單元而不接收輸入訊號SIN)，使顯示資料能適性切換於不同的顯示裝置解析度。當然，本領域具通常知識者亦可改變第一接收單元1042_1與第二接收單元1042_2接收輸入訊號SIN的先後順序，或進一步修改為步驟206之操作方式，即當第二接收模組1042所對應之虛設通道的數量小於第一接收模組所對應之輸出通道時，可直接由第二接收模組1042與第一接收模組1040同時接收輸入訊號SIN(即不再將第二接收模組1042區分為第一接收單元1042_1與第二接收單元1042_2之兩部份來分別接收輸入訊號SIN)，並於第一接收模組1040接收完輸入訊號SIN後，接著再由第三接收模組1044接收輸入訊號SIN來完成後續操作者，亦為本發明之範疇。
此外，關於第一接收模組1040與第二接收模組1042之第一接收單元1042_1之複數個驅動單元接收輸入訊號SIN的時間，以及第三接收模組1044與第二接收模組1042之第二接收單元1042_2之複數個驅動單元接收輸入訊號SIN的時間，本實施例係設定具有相同的時間，即第一接收模組1040與第一接收單元1042_1，或者第三接收模組1044與第二接收單元1042_2係同步接收輸入訊號SIN。當然，本領域具通常者亦可適性地改變使第二接收模組1042之第一接收單元1042_1與第二接收單元1042_2，能於第一接收模組1040與第三接收模組1044之加總時間內亦同步完成接收輸入訊號者，或者設計為於相同加總時間內跳過第一接收單元1042_1與第二接收單元1042_2所對應之複數個驅動單元而不接收輸入訊號SIN者，亦為本發明之範疇。
除此之外，請參考第11圖，第11圖為本發明實施例另一顯示裝置90之示意圖。如第11圖所示，顯示裝置90與第3圖之顯示裝置30相似，僅顯示裝置90中的源極驅動電路204係將第3圖的源極驅動電路104左右倒置，即顯示裝置90之源極驅動電路204由左向右，依序係為第三接收模組2044、第二接收模組2042(亦包含有第一接收單元2042_1與第二接收單元2042_2)以及第一接收模組2040，至於顯示裝置90的其他組成元件與操作機制皆和顯示裝置30相同，在此不贅述。在此情況下，顯示裝置90亦適用驅動流程20之每一步驟，並可搭配參考第11圖到第15圖之操作說明來獲得說明(即第11圖可搭配步驟204、第12圖與第13圖可搭配步驟206、第14圖與第15圖可搭配步驟208)，至於第11圖到第15圖之詳細操作，因可參考前述實施例與第5圖到第10圖之相關段落說明，在此不贅述。
簡單來說，本發明實施例係於不同時段內，對應將輸入訊號輸入至源極驅動電路中的不同接收模組，而第二接收模組所包含之複數個驅動單元數量(即虛設通道的數量)，係可根據顯示資料所對應之不同解析度來作調整，以避免習知技術中需使用跳線來短路複數個虛設通道間的耦接處，或使顯示裝置能用於更複雜之顯示裝置解析度的切換。除此之外，本發明另一實施例更包含有至少一第四時段位於第二時段與第三時段之間，並於第四時段內，由第一接收模組與第二接收模組所對應之複數個驅動單元來依序完成其一驅動操作(即驅動操作包含有接收輸入訊號SIN或跳過驅動單元)，或者由第二接收模組與第三接收模組所對應之複數個驅動單元來依序完成其驅動操作(亦包含有接收輸入訊號SIN或跳過驅動單元)，或者，再將第一時段、第二時段以及第三時段(甚至是第四時段)分為複數個子時段，使第一接收模組1040、第二接收模組1042以及第三接收模組1044同步/非同步完成其所對應之複數個驅動單元之驅動操作(亦包含有接收輸入訊號SIN或跳過驅動單 元)，皆為本發明之範疇。
較佳地，本發明另一實施例亦可另搭配一判斷模組(圖中未示)耦接於控制晶片(或源極驅動電路)，預先判斷輸入訊號中欲切換的顯示裝置解析度，以適性地調整第二接收模組中複數個驅動單元的數量者。另外，第二接收模組所對應之複數個驅動單元(即對應為虛設通道者)，本領域具通常知識者亦可適性的修改為不接收輸入訊號，而是於相同的掃描時間內跳過該些複數個驅動單元，或者適性地修改為部分驅動單元接收輸入訊號以及跳過部分驅動單元，亦為本發明之範疇。
綜上所述，本發明實施例係提供一種用於源極驅動電路之驅動方法以及顯示裝置，分別於不同的時段內，控制源極驅動電路之第一接收模組、第二接收模組與第三接收模組，可適性接收一對應為顯示資料之輸入資料，使顯示裝置切換於不同的顯示裝置解析度時，避免使用跳線來短路源極驅動電路中之複數個驅動單元所對應之虛設通道的耦接處，以用於更複雜之顯示裝置解析度及其切換過程。因此，相較於習知技術，本發明已可適性調整源極驅動電路中對應為虛設通道之複數個驅動單元的數量，並動態調整源極驅動電路之複數個驅動單元接收輸入訊號的時間，進而大幅提高顯示裝置的產品應用。
30‧‧‧顯示裝置
100‧‧‧顯示面板
104‧‧‧源極驅動電路
1040‧‧‧第一接收模組
1042‧‧‧第二接收模組
1042_1‧‧‧第一接收單元
1042_2‧‧‧第二接收單元
1044‧‧‧第三接收模組
SIN‧‧‧輸入訊號

Claims (30)

  1. 一種控制一源極驅動電路之方法，該源極驅動電路係用於一顯示裝置，並包含有一第一接收模組、一第二接收模組以及一第三接收模組，該方法包含有：於一第一時段，由該第一接收模組接收一輸入訊號；於該第一時段後之一第二時段，由該第一接收模組以及該第二接收模組接收該輸入訊號；於該第二時段後之一第三時段，由第二接收模組以及該第三接收模組接收該輸入訊號；以及於該第三接收模組已完成接收該輸入訊號後，輸出該第一接收模組、該第二接收模組以及該第三接收模組所接收之該輸入訊號至一顯示面板；其中，該第二接收模組係位於該第一接收模組以及該第三接收模組間相鄰設置，且該第一接收模組、該第二接收模組與該第三接收模組皆包含有複數個驅動單元來分別接收該輸入訊號，而該輸入訊號係對應為一顯示裝置之一顯示資料。
  2. 如請求項1所述之方法，其中該第一接收模組、該第二接收模組與該第三接收模組所對應之該複數個驅動單元之加總數量係對應為一原始顯示裝置解析度，而該第一接收模組與該第三接收模組所對應之該複數個驅動單元之加總數量係對應為一修正顯示裝置解析度，其中該第二接收模組所對應之該複數個驅動單元之數量係為一虛設通道(dummy channel)數量。
  3. 如請求項1所述之方法，其中該第一時段係對應為該第一接收模組中部 份該複數個驅動單元接收該輸入訊號之時間，該第二時段係對應為該第一接收模組中剩餘部份該複數個驅動單元以及該第二接收模組中部份該複數個驅動單元接收該輸入訊號之時間，而該第三時段係對應為該第二接收模組中剩餘部份該複數個驅動單元以及該第三接收模組之該複數個驅動單元接收該輸入訊號之時間。
  4. 如請求項1所述之方法，其中第一接收模組之該複數個驅動單元經過該第一時段及該第二時段後，才全部完成該輸入訊號之接收操作。
  5. 如請求項1所述之方法，其中於該第二時段內，該第一接收模組所包含部分該複數個驅動單元以及該第二接收模組所包含的一部分之該複數個驅動單元將同步接收該輸入訊號，而於該第三時段內，該第二接收模組所包含的另一部分該複數個驅動單元以及該第三接收模組所包含部分該複數個驅動單元將同步接收該輸入訊號。
  6. 如請求項1所述之方法，其中於該第二時段內，該第一接收模組所包含之該複數個驅動單元係接收該輸入訊號，而跳過對應該第一接收模組所包含之該複數個驅動單元相同數量之該第二接收模組之該複數個驅動單元不接收該輸入訊號，而於該第三時段內，該第三接收模組所包含之該複數個驅動單元係接收該輸入訊號，而跳過對應該第三接收模組所包含之該複數個驅動單元相同數量之該第二接收模組之該複數個驅動單元不接收該輸入訊號。
  7. 如請求項1所述之方法，其中經過該第三時段後，該第二接收模組以及該第三接收模組所包含之該複數個驅動單元中的一部分驅動單元已完成接收該輸入訊號之操作，或者經過該第三時段後，該第三接收模組所包 含之該複數個驅動單元中的一部分驅動單元已完成接收該輸入訊號之操作，而該第二接收模組所包含之該複數個驅動單元已被跳過而不接收該輸入訊號。
  8. 如請求項1所述之方法，其更包含有至少一第四時段位於該第二時段與該第三時段之間，且於該第四時段內，該第一接收模組之部分該複數個驅動單元與該第二接收模組之部分該複數個驅動單元依序進行一驅動操作，或該第二接收模組之部分該複數個驅動單元與該第三接收模組之部分該複數個驅動單元依序進行該驅動操作，其中該驅動操作包含有接收該輸入訊號或跳過而不接收該輸入訊號。
  9. 如請求項1所述之方法，其中該第二接收模組更包含有一第一接收單元以及一第二接收單元，而該第一接收單元係於該第二時段內接收該輸入訊號，且該第二接收單元係於該第三時段內接收該輸入訊號。
  10. 如請求項1所述之方法，其中該源極驅動電路係由左向右依序設置該第一接收模組、該第二接收模組以及該第三接收模組，而該第一接收模組、該第二接收模組以及該第三接收模組所包含之複數個驅動單元係由左向右依序接收該輸入訊號；或者，該源極驅動電路係由右向左依序設置該第一接收模組、該第二接收模組以及該第三接收模組，而該第一接收模組、該第二接收模組以及該第三接收模組所包含之複數個驅動單元係由右向左依序接收該輸入訊號。
  11. 一種控制晶片，耦接有一閘極驅動電路以及一源極驅動電路，該源極驅動電路包含有一第一接收模組、一第二接收模組以及一第三接收模組，該控制晶片包含有： 一儲存裝置，用來儲存有一程式碼，該程式碼用來執行一種控制該源極驅動電路之方法，該方法包含有：於一第一時段，由該第一接收模組接收一輸入訊號；於該第一時段後之一第二時段，由該第一接收模組以及該第二接收模組接收該輸入訊號；於該第二時段後之一第三時段，由該第二接收模組以及該第三接收模組接收該輸入訊號；以及於該第三接收模組已完成接收該輸入訊號後，輸出該第一接收模組、該第二接收模組以及該第三接收模組所接收之該輸入訊號至一顯示面板；其中，該第二接收模組係位於該第一接收模組以及該第三接收模組間相鄰設置，且該第一接收模組、該第二接收模組與該第三接收模組皆包含有複數個驅動單元來分別接收該輸入訊號，而該輸入訊號係對應為一顯示裝置之一顯示資料。
  12. 如請求項11所述之控制晶片，其中該第一接收模組、該第二接收模組與該第三接收模組所對應之該複數個驅動單元之加總數量係對應為一原始顯示裝置解析度，而該第一接收模組與該第三接收模組所對應之該複數個驅動單元之加總數量係對應為一修正顯示裝置解析度，其中該第二接收模組所對應之該複數個驅動單元之數量係為一虛設通道(dummy channel)數量。
  13. 如請求項11所述之控制晶片，其中該第一時段係對應為該第一接收模組中部份該複數個驅動單元接收該輸入訊號之時間，該第二時段係對應為該第一接收模組中剩餘部份該複數個驅動單元以及該第二接收模組中部份該複數個驅動單元接收該輸入訊號之時間，而該第三時段係對應為該 第二接收模組中剩餘部份該複數個驅動單元以及該第三接收模組之該複數個驅動單元接收該輸入訊號之時間。
  14. 如請求項11所述之控制晶片，其中該第一接收模組之該複數個驅動單元經過該第一時段及該第二時段後，才全部完成該輸入訊號之接收操作。
  15. 如請求項11所述之控制晶片，其中該方法還包含有於該第二時段內，該第一接收模組所包含部分該複數個驅動單元以及該第二接收模組所包含的一部分之該複數個驅動單元將同步接收該輸入訊號，而於該第三時段內，該第二接收模組所包含的另一部分該複數個驅動單元以及該第三接收模組所包含部分該複數個驅動單元將同步接收該輸入訊號。
  16. 如請求項11所述之控制晶片，其中該方法還包含有於該第二時段內，該第一接收模組所包含之該複數個驅動單元係接收該輸入訊號，而跳過對應該第一接收模組所包含之該複數個驅動單元相同數量之該第二接收模組之該複數個驅動單元不接收該輸入訊號，而於該第三時段內，該第三接收模組所包含之該複數個驅動單元接收該輸入訊號，而跳過對應該第三接收模組所包含之該複數個驅動單元相同數量之該第二接收模組之該複數個驅動單元不接收該輸入訊號。
  17. 如請求項11所述之控制晶片，其中該方法還包含有經過該第三時段後，該第二接收模組以及該第三接收模組所包含之該複數個驅動單元中的一部分驅動單元已完成接收該輸入訊號之操作，或者經過該第三時段後，該第三接收模組所包含之該複數個驅動單元中的一部分驅動單元已完成接收該輸入訊號之操作，而該第二接收模組所包含之該複數個驅動單元已被跳過而不接收該輸入訊號。
  18. 如請求項11所述之控制晶片，其中更包含有至少一第四時段位於該第二時段與該第三時段之間，且該方法還包含有於該第四時段內，該第一接收模組之部分該複數個驅動單元與該第二接收模組之部分該複數個驅動單元依序進行一驅動操作，或該第二接收模組之部分該複數個驅動單元與該第三接收模組之部分該複數個驅動單元依序進行該驅動操作，其中該驅動操作包含有接收該輸入訊號或跳過而不接收該輸入訊號。
  19. 如請求項11所述之控制晶片，其中該第二接收模組更包含有一第一接收單元以及一第二接收單元，而該第一接收單元係於該第二時段內接收該輸入訊號，且該第二接收單元係於該第三時段內接收該輸入訊號。
  20. 如請求項11所述之控制晶片，其中該源極驅動電路係由左向右依序設置該第一接收模組、該第二接收模組以及該第三接收模組，而該第一接收模組、該第二接收模組以及該第三接收模組所包含之複數個驅動單元係由左向右依序接收該輸入訊號；或者，該源極驅動電路係由右向左依序設置該第一接收模組、該第二接收模組以及該第三接收模組，而該第一接收模組、該第二接收模組以及該第三接收模組所包含之複數個驅動單元係由右向左依序接收該輸入訊號。
  21. 一種顯示裝置，包含有：一顯示面板；一閘極驅動電路，耦接於該顯示面板；一源極驅動電路，耦接於該顯示面板，包含有一第一接收模組、一第二接收模組以及一第三接收模組；以及一控制晶片，耦接於該閘極驅動電路以及該源極驅動電路，包含有一儲 存裝置，用來儲存有一程式碼，該程式碼用來執行一種控制該源極驅動電路之方法，該方法包含有：於一第一時段，由該第一接收模組接收一輸入訊號；於該第一時段後之一第二時段，由該第一接收模組以及該第二接收模組接收該輸入訊號；於該第二時段後之一第三時段，由該第二接收模組以及該第三接收模組接收該輸入訊號；以及於該第三接收模組已完成接收該輸入訊號後，輸出該第一接收模組、該第二接收模組以及該第三接收模組所接收之該輸入訊號至該顯示面板；其中，該第二接收模組係位於該第一接收模組以及該第三接收模組間相鄰設置，且該第一接收模組、該第二接收模組與該第三接收模組皆包含有複數個驅動單元來分別接收該輸入訊號，而該輸入訊號係對應為該顯示裝置之一顯示資料。
  22. 如請求項21所述之顯示裝置，其中該第一接收模組、該第二接收模組與該第三接收模組所對應之該複數個驅動單元之加總數量係對應為一原始顯示裝置解析度，而該第一接收模組與該第三接收模組所對應之該複數個驅動單元之加總數量係對應為一修正顯示裝置解析度，其中該第二接收模組所對應之該複數個驅動單元之數量係為一虛設通道(dummy channel)數量。
  23. 如請求項21所述之顯示裝置，其中該第一時段係對應為該第一接收模組中部份該複數個驅動單元接收該輸入訊號之時間，該第二時段係對應為該第一接收模組中剩餘部份該複數個驅動單元以及該第二接收模組中部份該複數個驅動單元接收該輸入訊號之時間，而該第三時段係對應為該 第二接收模組中剩餘部份該複數個驅動單元以及該第三接收模組之該複數個驅動單元接收該輸入訊號之時間。
  24. 如請求項21所述之顯示裝置，其中該第一接收模組之該複數個驅動單元經過該第一時段及該第二時段後，才全部完成該輸入訊號之接收操作。
  25. 如請求項21所述之顯示裝置，其中該方法還包含有於該第二時段內，該第一接收模組所包含部分該複數個驅動單元以及該第二接收模組所包含的一部分之該複數個驅動單元將同步接收該輸入訊號，而於該第三時段內，該第二接收模組所包含的另一部分該複數個驅動單元以及該第三接收模組所包含部分該複數個驅動單元將同步接收該輸入訊號。
  26. 如請求項21所述之顯示裝置，其中該方法還包含有於該第二時段內，該第一接收模組所包含之該複數個驅動單元接收該輸入訊號，而跳過對應該第一接收模組所包含之該複數個驅動單元相同數量之該第二接收模組之該複數個驅動單元不接收該輸入訊號，而於該第三時段內，該第三接收模組所包含之該複數個驅動單元接收該輸入訊號，而跳過對應該第三接收模組所包含之該複數個驅動單元相同數量之該第二接收模組之該複數個驅動單元不接收該輸入訊號。
  27. 如請求項21所述之顯示裝置，其中該方法還包含有經過該第三時段後，該第二接收模組以及該第三接收模組所包含之該複數個驅動單元中的一部分驅動單元已完成接收該輸入訊號之操作，或者經過該第三時段後，該第三接收模組所包含之該複數個驅動單元中的一部分驅動單元已完成接收該輸入訊號之操作，而該第二接收模組所包含之該複數個驅動單元已被跳過而不接收該輸入訊號。
  28. 如請求項21所述之顯示裝置，其中更包含有至少一第四時段位於該第二時段與該第三時段之間，且該方法還包含有於該第四時段內，該第一接收模組之部分該複數個驅動單元與該第二接收模組之部分該複數個驅動單元依序進行一驅動操作，或該第二接收模組之部分該複數個驅動單元與該第三接收模組之部分該複數個驅動單元依序進行該驅動操作，其中該驅動操作包含有接收該輸入訊號或跳過而不接收該輸入訊號。
  29. 如請求項21所述之顯示裝置，其中該第二接收模組更包含有一第一接收單元以及一第二接收單元，而該第一接收單元係於該第二時段內接收該輸入訊號，且該第二接收單元係於該第三時段內接收該輸入訊號。
  30. 如請求項21所述之顯示裝置，其中該源極驅動電路係由左向右依序設置該第一接收模組、該第二接收模組以及該第三接收模組，而該第一接收模組、該第二接收模組以及該第三接收模組所包含之複數個驅動單元係由左向右依序接收該輸入訊號；或者，該源極驅動電路係由右向左依序設置該第一接收模組、該第二接收模組以及該第三接收模組，而該第一接收模組、該第二接收模組以及該第三接收模組所包含之複數個驅動單元係由右向左依序接收該輸入訊號。
TW103116120A 2014-05-06 2014-05-06 源極驅動電路方法及顯示裝置 TWI539431B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103116120A TWI539431B (zh) 2014-05-06 2014-05-06 源極驅動電路方法及顯示裝置
US14/331,235 US20150325193A1 (en) 2014-05-06 2014-07-15 Method for Source Driving Circuit and Display Device Thereof
US15/480,358 US10388243B2 (en) 2014-05-06 2017-04-05 Driving system and method for driving display panel and display device thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103116120A TWI539431B (zh) 2014-05-06 2014-05-06 源極驅動電路方法及顯示裝置

Publications (2)

Publication Number Publication Date
TW201543447A TW201543447A (zh) 2015-11-16
TWI539431B true TWI539431B (zh) 2016-06-21

Family

ID=54368379

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103116120A TWI539431B (zh) 2014-05-06 2014-05-06 源極驅動電路方法及顯示裝置

Country Status (2)

Country Link
US (1) US20150325193A1 (zh)
TW (1) TWI539431B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102368079B1 (ko) * 2015-09-25 2022-02-25 삼성디스플레이 주식회사 데이터 구동 장치 및 이를 이용한 표시 장치
JP6130962B1 (ja) * 2016-10-12 2017-05-17 株式会社セレブレクス データ出力装置
KR20220089197A (ko) * 2020-12-21 2022-06-28 엘지디스플레이 주식회사 무한 확장 표시장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6437766B1 (en) * 1998-03-30 2002-08-20 Sharp Kabushiki Kaisha LCD driving circuitry with reduced number of control signals
KR100604900B1 (ko) * 2004-09-14 2006-07-28 삼성전자주식회사 평판 표시 장치의 시분할 구동 방법 및 소스 드라이버
KR100604919B1 (ko) * 2004-12-01 2006-07-28 삼성전자주식회사 디스플레이 장치
JP2008107780A (ja) * 2006-09-29 2008-05-08 Matsushita Electric Ind Co Ltd 信号伝達回路，表示データ処理装置，および表示装置
TWI379278B (en) * 2007-10-11 2012-12-11 Novatek Microelectronics Corp Differential signaling device and related method
TWI518653B (zh) * 2010-12-17 2016-01-21 聯詠科技股份有限公司 時序控制器、源極驅動裝置、面板驅動裝置、顯示器裝置及驅動方法

Also Published As

Publication number Publication date
US20150325193A1 (en) 2015-11-12
TW201543447A (zh) 2015-11-16

Similar Documents

Publication Publication Date Title
US9418606B2 (en) Gate driving circuit of display panel and display screen with the same
JP4391128B2 (ja) 表示装置のドライバ回路およびシフトレジスタならびに表示装置
WO2012008186A1 (ja) シフトレジスタおよびこれを備えた表示装置
US20090040203A1 (en) Gate driving circuit and display device having the same
US20140198023A1 (en) Gate driver on array and method for driving gate lines of display panel
US7167117B2 (en) Test circuit for digital to analog converter in liquid crystal display driver
EP3312828B1 (en) Source driver, drive circuit and drive method for tft-lcd
JP2008046485A (ja) 表示装置、表示パネルの駆動装置、及び表示装置の駆動方法
TW200839710A (en) Driving device of display device and related method
JPH07298171A (ja) アクティブマトリクス表示装置
US9519372B2 (en) Gate driving circuit for time division driving, method thereof and display apparatus having the same
JP2006091845A (ja) 電気光学装置用駆動回路及びその駆動方法、並びに電気光学装置及び電子機器
US20110210955A1 (en) Gate driver and related driving method for liquid crystal display
US20120127144A1 (en) Liquid crystal display and source driving apparatus and driving method of panel thereof
JP5374764B2 (ja) マトリックスディスプレイ
US8928573B2 (en) Shift register, gate driver on array panel and gate driving method
TWI539431B (zh) 源極驅動電路方法及顯示裝置
US20130187843A1 (en) Display device and method of driving same
US20160140935A1 (en) Display device
JP2016138903A (ja) 表示ドライバ
CN106935167A (zh) 用于显示面板画面测试的装置及显示面板画面的测试方法
JP2005164705A (ja) 信号回路およびこれを用いた表示装置、並びにデータラインの駆動方法
TWI396156B (zh) 資料線驅動方法
US7903102B2 (en) Display driving integrated circuit and method
JP5670870B2 (ja) マトリクス走査装置に適合可能な駆動システム