JPWO2004109484A1 - 表示装置の制御装置、制御方法、及び電子機器 - Google Patents

Abstract

信号が画面上を走査する走査期間と、上記走査期間の終了から次の走査期間の開始までの非走査期間とをくり返すことにより上記画面上へ情報を表示する、そのような表示装置を制御する制御装置であり、上記表示装置へ表示する情報を処理する処理部と、上記処理部の動作速度を規定するクロック発生部と、上記クロック発生部の発生するクロックのクロック周波数を切り替える切り替え部と、上記切り替え部によるクロック周波数の切り替えを上記非走査期間に同期させる同期制御部とを備える。

Description

本発明は、情報処理装置における表示制御に関する。

近年、情報処理装置のシステム構造が多様化している。例えば、パーソナルコンピュータにおいて、専用のビデオメモリを持たせずにメインメモリと共用させるシステムがある。このようなシステムでは、メモリコントローラによる調停機能を備えることなく、ビデオコントローラがプロセッサ（ＣＰＵ）を経由してメインメモリにアクセスすることにより画面上に表示を行っている。
しかし、このような構成のパーソナルコンピュータにおいてＣＰＵクロックの変更による省電力化機能を採用すると以下の問題が生じる。即ち、パーソナルコンピュータが省電力モードに切り替わる時ＣＰＵクロックが変更するため、一時的にＣＰＵクロックが停止しＣＰＵも同様に停止する。このため、ＣＰＵを経由するビデオコントローラからメインメモリ（ビデオメモリに相当）に対するアクセスも停止する。即ち、ＣＰＵが停止する期間は、ビデオコントローラからビデオメモリにアクセスすることができなくなり、正常に映像などの情報を画面上に表示することができない。従って、パーソナルコンピュータが省電力モードに移行するたびに画面がちらつく現象が生じていた。このような現象によって、ユーザが不快感を抱いたりする場合や装置が故障したと誤認してしまう場合などがあった。
その他、本発明に係る技術として、特許文献１及び特許文献２に開示された技術がある。
特開平７−１６２７８４号公報 特開平７−４４２８４号公報

本発明は、以上のような問題を解決し、ビデオメモリを有しない情報機器が省電力モードに移行する時でも、表示画面のちらつきを低減する技術を提供することを目的とする。
上記問題を解決するため、本発明は以下のような構成をとる。即ち、本発明は、信号が画面上を走査する走査期間と、上記走査期間の終了から次の走査期間の開始までの非走査期間とをくり返すことにより上記画面上へ情報を表示する、そのような表示装置を制御する制御装置であり、上記表示装置へ表示する情報を処理する処理部と、上記処理部の動作速度を規定するクロック発生部と、上記クロック発生部の発生するクロックのクロック周波数を切り替える切り替え部と、上記切り替え部によるクロック周波数の切り替えを上記非走査期間に同期させる同期制御部とを備える。
好ましくは、上記制御装置は、上記処理部により制御され、上記画面上の表示に対応する情報を格納するためのビデオメモリの機能を有する記憶部と、上記記憶部に格納された情報を読み出して上記表示装置に転送する画像転送部とをさらに備えるように構成してもよい。
好ましくは、上記制御装置の同期制御部は、上記表示装置の走査期間または非走査期間を検出する検出部をさらに備えるように構成してもよい。
好ましくは、上記制御装置は、他の表示装置の走査期間または非走査期間を検出する第２検出部をさらに備え、上記同期制御部は、上記表示装置の非走査期間および上記他の表示装置の非走査期間が重複する期間において、上記切り替え部によるクロック周波数の切り替えを同期させるように構成してもよい。
本発明によれば、上記制御装置は、表示装置が書き換わるタイミングと同時に省電力モードに切り替えをすることができる。このため、装置が省電力モードに移行する際に発生する表示装置における画面のちらつきを低減することができる。このように、表示装置の画面のちらつきを低減させることにより、ユーザが不快感を抱いたり、装置が故障したと誤認してしまうなどの原因を減らすこともできる。
また、本発明は、電子機器であり、信号が画面上を走査する走査期間と、上記走査期間の終了から次の走査期間の開始までの非走査期間とをくり返すことにより上記画面上へ情報を表示する表示部と、上記表示部へ表示する情報を処理する処理部と、上記処理部の動作速度を規定するクロック発生部と、上記クロック発生部の発生するクロックのクロック周波数を切り替える切り替え部と、上記切り替え部によるクロック周波数の切り替えを上記非走査期間に同期させる同期制御部とを備える。
好ましくは、上記電子機器は、上記処理部により制御され、上記画面上の表示に対応する情報を格納するためのビデオメモリの機能を有する記憶部と、上記記憶部に格納された情報を読み出して上記表示部に転送する画像転送部とをさらに備えるように構成してもよい。
好ましくは、上記電子機器の同期制御部は、上記表示部の走査期間または非走査期間を検出する検出部をさらに備えるように構成してもよい。
好ましくは、上記電子機器は、他の表示部と上記他の表示部の走査期間または非走査期間を検出する第２検出部とをさらに備え、上記同期制御部は、上記表示部の非走査期間および上記他の表示部の非走査期間が重複する期間において、上記切り替え部によるクロック周波数の切り替えを同期させるように構成してもよい。
本発明によれば、上記電子機器は、表示部が書き換わるタイミングと同時に省電力モードに切り替えをすることができる。このため、機器が省電力モードに移行する際に発生する表示部における画面のちらつきを低減することができる。ここで、電子機器とは、例えば、表示部を含んで構成されるノートパソコンである。このように、電子機器においても、その表示部の画面のちらつきを低減させることにより、ユーザが不快感を抱いたり、機器が故障したと誤認してしまうなどの原因を減らすこともできる。
本発明は、上記制御装置または上記電子機器が、省電力に移行する際に、以上のいずれかの処理を実行する方法であってもよい。

図１は、本発明を実現するための実施形態におけるパーソナルコンピュータのシステム構成図であり、
図２は、図１に示されるＶＧＡとチップセットの内部構成を示す図であり、
図３は、省電力に移行する際にパーソナルコンピュータで実行される処理を示すフローチャートである。

以下、図面を用いて本発明の実施形態について説明する。なお、本実施形態の説明は例示であり、本発明の構成は以下の説明に限定されない。
《実施形態》
次に、本発明を実現するための実施形態について図１から図３を用いて説明する。
〈システム構成〉
本発明を実現するための実施形態におけるパーソナルコンピュータのシステム構成について説明する。図１は、本発明を実現するための実施形態におけるパーソナルコンピュータのシステム構成図である。以下、パーソナルコンピュータのシステム構成については、本実施形態に関連する機能を主に説明する。
パーソナルコンピュータ１は、プロセッサ（ＣＰＵ）２と、メモリ３と、ＶＧＡ（Ｖｉｄｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）４と、チップセット５と、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）６と、表示装置（ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）パネル７）と、ハードディスクドライブ（ＨＤＤ）８と、各種制御部と、各種インタフェース部と、オーディオ部１８とを含み構成される。さらに、パーソナルコンピュータ１は、表示装置としてＣＲＴモニタ２２を外部に接続することもできる。
ＣＰＵ２は、データを記憶するメモリ３と、クロックを生成するＰＬＬ６と、各種の回線や周辺機器を接続させるインタフェース部とにそれぞれバスを介して接続され、各機能を制御し内部処理を実行する。上記インタフェース部は、ＬＡＮ用インタフェース１５と、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）１６と、ＩＥＥＥ１３９４用インタフェース１７と、ＰＣＭＣＩＡ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ Ｍｅｍｏｒｙ Ｃａｒｄ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ａｓｓｏｃｉａｔｉｏｎ）を制御するＰＣＭＣＩＡコントローラ１４を含み構成される。
チップセット５は、画面への表示を制御するＶＧＡ４と、クロックを生成してＣＰＵ２を駆動させるＰＬＬ６と、ハードディスクなどを読み取るＨＤＤ８と、各種制御部とにそれぞれバスを介して接続される。チップセット５は、ＣＰＵ２と連携し、上記各部を制御する。また、ＶＧＡ４は、バスを介して液晶を用いたＬＣＤパネル７とＣＲＴ（ブラウン管）を用いたＣＲＴモニタ２２とをバスを介してそれぞれ接続する。クロック２０は、システム内の基本となるクロックを生成する。また、ＰＬＬ６は、クロック２０にバスを介して接続され、ＣＰＵクロックを生成する。
上記の各種制御部は、例えば、ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）メディアを制御するＣＤコントローラ９、内部のバスを制御するＰＣＩコントローラ１０、接続されている各種デバイスを制御するＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ）１１、キーボードを制御するキーボードコントローラ１２、電源供給などを制御する電源コントローラ１３等である。また、電源コントローラ１３は、計時をするＲＴＣ（Ｒｅａｌ Ｔｉｍｅ Ｃｌｏｃｋ）２１とバスを介して接続される。
オーディオ部１８は、小型バスであるミニＰＣＩ１９を介してチップセット５に接続され、音声に係る処理を実行する。
〈ＶＧＡとチップセットの内部構成〉
次に、ＶＧＡ４とチップセット５とのそれぞれの内部構成及び関連動作について説明する。図２は、図１に示されるＶＧＡ４とチップセット５の内部構成を示す図である。
まず、ＶＧＡ４の内部構成について説明する。ＶＧＡ４は、座標計算またはグラフィック制御をするグラフィックコントローラ４Ａと、表示データを記憶するビデオ・バッファ４Ｂと、画面への表示を制御するように機能するＣＲＴ／ＬＣＤコントローラ４Ｃと、画面に表示する文字フォントを制御するキャラクタジェネレータ４Ｄと、画面上に表示するデータをデジタルからアナログ信号に変換するビデオＤＡＣ（Ｄｉｇｉｔａｌ／Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）４Ｅと、接続されている映像出力機器を制御するビデオＢＩＯＳ４Ｆと、表示サイズを制御する際のタイミングを制御するシーケンサ４Ｇと、追加機能４Ｈ（例えば、Ｓビデオ（Ｓｅｐａｒａｔｅ Ｖｉｄｅｏ）の機能）とを備える。ＣＲＴ／ＬＣＤコントローラ４Ｃは、表示装置（図１では、ＬＣＤパネル７，及びＣＲＴモニタ２２）と接続される。ＣＲＴ／ＬＣＤコントローラ４Ｃは、具体的には表示装置の状態を示すレジスタを有している。
次に、チップセット５の内部構成について説明する。チップセット５は、メモリコントローラ５Ａと、ＣＰＵの周辺機能を制御する（例えば、ＣＰＵを駆動させるＰＬＬ６を制御する）ＣＰＵシステムバスコントロール５Ｂと、ＩＤＥ（Ｉｎｔｅｇｒａｔｅｄ Ｄｒｉｖｅ Ｅｌｅｃｔｒｏｎｉｃｓ）及び入出力ポートを制御する外部インタフェースコントロール５Ｃと、ビデオメモリ間との信号を制御する制御部５Ｄとを備える。
続いて、ＶＧＡ４とチップセット５の内部構成に基づいた関連動作について説明する。ＶＧＡ４とチップセット５は、バスを介して接続されて画面に情報を表示させる際に連携して機能する。チップセット５に備わるメモリコントローラ５Ａ，ＣＰＵシステムバスコントロール５Ｂ，及び制御部５Ｄは、ＶＧＡ４に備わるビデオＢＩＯＳ４Ｆと接続される。ビデオＢＩＯＳ４Ｆは、表示装置が表示期間であるか否かを識別するためのフラグが設定されているＣＲＴ／ＬＣＤコントローラ４Ｃ（レジスタ）と接続される。表示装置が表示期間であるか否かは、表示装置を駆動する信号に基づいて設定される。表示装置は、信号を横方向に走査させることにより画面上に映像などの情報を表示する。この時、１フレーム（１画面）ごとに画面が書き換えられ、画面が書き換わるタイミングで垂直同期信号が変化する。この垂直同期信号の発生周波数を垂直同期周波数という。ＶＧＡ４は、垂直同期信号に基づいて表示画面の状態を０または１のフラグとして設定する。例えば、垂直同期信号が次のフレームの開始まで継続する装置では、垂直同期信号が発生したタイミングをフラグに１として設定すればよい。また、垂直同期信号の発生時にフラグを１とし、次の１ライン目の最初の水平同期信号の発生時にフラグを０に設定してもよい。これによって、チップセット５はフラグに設定された情報から表示画面が切り替わるタイミングにあるか否かを認識することができる。
〈作用〉
次に、パーソナルコンピュータ１に表示装置としてＬＣＤパネル７及びＣＲＴモニタ２２が接続されている場合を例にして作用を説明する。
ＶＧＡ４は、ＬＣＤパネル７及びＣＲＴモニタ２２から検出される信号に基づいて垂直同期期間を示す情報をレジスタ（ＣＲＴ／ＬＣＤコントローラ４Ｃ）に記憶させる。チップセット５は、ＶＧＡ４のレジスタからＬＣＤパネル７及びＣＲＴモニタ２２の表示状態を認識する。この時、チップセット５は、ＣＰＵクロックと、ＬＣＤパネル７とＣＲＴモニタ２２の垂直同期期間とが同時に同期する期間を検出する。チップセット５は、ＣＰＵクロックと、ＬＣＤパネル７とＣＲＴモニタ２２の垂直同期期間とが同時に同期したタイミングに、ＰＰＬ６に対してリセット信号を出力する。ＰＰＬ６は、チップセット５からのリセット信号を契機にしてＣＰＵ２に対するＣＰＵクロックの動作周波数を変更する。即ち、省電力モードに移行させるために、ＣＰＵクロックが変更される。このようにして、パーソナルコンピュータ１は、表示装置（ＬＣＤパネル７及びＣＲＴモニタ２２）の垂直同期期間に同期してＣＰＵクロックを変更することができる。
〈処理フロー〉
次に、省電力に移行する際にパーソナルコンピュータ１が実行する処理について説明する。図３は、パーソナルコンピュータ１で実行される処理を示すフローチャートである。この処理は、パーソナルコンピュータ１が省電力モードに切り替わるタイミングを契機に実行される。この処理は、主としてチップセット５において実行される。
まず、チップセット５は、パーソナルコンピュータ１に接続されている表示装置を検出する（Ｓ１）。図１に示す構成例では、ＬＤＣパネル７と外部に接続されているＣＲＴモニタ２２とが表示装置として検出される。以下、ＬＣＤパネル７とＣＲＴモニタ２２が表示装置として検出されたものと想定して説明する。
続いて、チップセット５は、検出した表示装置がＬＣＤパネル７のみであるか否かを判断する（Ｓ２）。ＬＣＤパネル７以外に表示装置が接続されている場合（外部に表示装置が接続されている）には、チップセット５は、その表示装置を駆動する信号を認識する（Ｓ３）。図１に示す構成例では、ＣＲＴモニタ２２の駆動信号を認識する。ここで、ＬＣＤパネル７は直接パーソナルコンピュータに備わる機能であるため、ＬＣＤパネル７の駆動信号は自動的に認識されている。そして、ＣＲＴモニタ２２とＬＣＤパネル７とからの信号が同時に垂直同期となる期間を検出する（Ｓ４）。この時、ＶＧＡ４のレジスタ（ＣＲＴ／ＬＣＤコントローラ４Ｃ）に設定されているフラグから垂直同期となる期間を識別する。一方、接続されている表示装置がＬＣＤパネル７のみである場合には、Ｓ４以降の処理に進む。
続いて、ＬＣＤパネル７とＣＲＴモニタ２２が同時に垂直同期となる期間がＣＰＵクロックに同期する期間があるか否かを判断する（Ｓ５）。即ち、ＬＣＤパネル７とＣＲＴモニタ２２とが同時に垂直同期となる期間がＣＰＵクロックに同期するタイミングを検出する。ＣＰＵクロックに同期する期間（タイミング）がある場合には、そのタイミングに合致するようにＰＬＬ６に対してリセット信号を出力する（Ｓ６）。ＰＬＬ６ではチップセット５からリセット信号が入力されることにより、ＣＰＵ２に対する周波数を変更させる。即ち、ＰＬＬ６でＣＰＵ２を省電力モードとして駆動させるために周波数の異なるクロックを生成する。そして生成されたクロック（ＣＰＵクロック）は、ＣＰＵ２に対して出力される。ＣＰＵクロックの生成は、例えば、ＰＬＬ６に速度モードを設定しておき、リセット信号の入力に応じて速度モードを切り替えることにより発生させればよい。即ち、速度モードとして予め高速モードと低速モード用の周波数を設定しておき、高速モード時にリセット信号が入力された場合には低速モード用の周波数に基づきクロックをＣＰＵ２に対して出力するようにすればよい。
チップセット５は、ＣＰＵクロックを変更する処理が終了したか否かを認識する（Ｓ７）。処理が終了したことを認識した場合は、ＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）やドライバなどのシステムに対してＣＰＵクロックが変更したことを通知する信号を出力する（Ｓ８）。このようにして、パーソナルコンピュータ１は、表示装置が表示期間でない場合（垂直同期期間）にＣＰＵ２に対するＣＰＵクロックを変更する。
本実施形態によれば、表示装置の表示画面が切り替わるタイミングと同時に省電力モードに切り替えることができるため、省電力モードに移行する際に発生する表示画面のちらつきを低減することができる。
〈変形例〉
上述した実施形態では、パーソナルコンピュータ１にＬＣＤパネル７とＣＲＴモニタ２２との二つの表示装置が接続されている場合を想定していた。しかし、本発明の実施は、表示装置に限定されない。例えば、ＬＣＤパネルだけが接続されている場合でもよいし、ＣＲＴモニタだけが接続されている場合でもよい。
また、上述した実施形態では、省電力モードに移行する際に、表示装置を駆動する信号が垂直同期となる期間を検出して表示画面を切り替えていた。しかし、本発明の実施は、表示画面を切り替えるタイミングをとる信号に限定されない。例えば、表示装置を駆動する信号が水平同期となる期間（タイミング）を検出して表示画面を切り替えるように構成してもよい。

本発明は、装置にビデオメモリを有しないシステムに適応可能である。

Claims (12)

1. 信号が画面上を走査する走査期間と、前記走査期間の終了から次の走査期間の開始までの非走査期間とをくり返すことにより前記画面上へ情報を表示する、そのような表示装置を制御する制御装置であり、
   前記表示装置へ表示する情報を処理する処理部と、
   前記処理部の動作速度を規定するクロック発生部と、
   前記クロック発生部の発生するクロックのクロック周波数を切り替える切り替え部と、
   前記切り替え部によるクロック周波数の切り替えを前記非走査期間に同期させる同期制御部とを備える制御装置。
2. 前記処理部により制御され、前記画面上の表示に対応する情報を格納するためのビデオメモリの機能を有する記憶部と、
   前記記憶部に格納された情報を読み出して前記表示装置に転送する画像転送部とをさらに備える請求の範囲１に記載の制御装置。
3. 前記同期制御部は、前記表示装置の走査期間または非走査期間を検出する検出部をさらに備える請求の範囲１に記載の制御装置。
4. 他の表示装置の走査期間または非走査期間を検出する第２検出部をさらに備え、
   前記同期制御部は、前記表示装置の非走査期間および前記他の表示装置の非走査期間が重複する期間において、前記切り替え部によるクロック周波数の切り替えを同期させる請求の範囲３に記載の制御装置。
5. 信号が画面上を走査する走査期間と、前記走査期間の終了から次の走査期間の開始までの非走査期間とをくり返すことにより前記画面上へ情報を表示する、そのような表示装置を制御する制御装置における制御方法であり、
   前記制御装置の動作速度を規定するクロックのクロック周波数を切り替える切り替えステップと、
   前記切り替えステップによるクロック周波数の切り替えを前記非走査期間に同期させる同期制御ステップとを備える制御方法。
6. 前記制御装置により制御され、前記画面上の表示に対応する情報を格納する記憶ステップと、
   前記記憶ステップに格納された情報を読み出して前記表示装置に転送する画像転送ステップとをさらに備える請求の範囲５に記載の制御方法。
7. 前記表示装置の走査期間または非走査期間を検出する検出ステップをさらに備える請求の範囲５に記載の制御方法。
8. 他の表示装置の走査期間または非走査期間を検出する第２検出ステップをさらに備え、
   前記同期制御ステップは、前記表示装置の非走査期間および前記他の表示装置の非走査期間が重複する期間において、前記切り替えステップによるクロック周波数の切り替えを同期させる請求の範囲７に記載の制御方法。
9. 信号が画面上を走査する走査期間と、前記走査期間の終了から次の走査期間の開始までの非走査期間とをくり返すことにより前記画面上へ情報を表示する表示部と、
   前記表示部へ表示する情報を処理する処理部と、
   前記処理部の動作速度を規定するクロック発生部と、
   前記クロック発生部の発生するクロックのクロック周波数を切り替える切り替え部と、
   前記切り替え部によるクロック周波数の切り替えを前記非走査期間に同期させる同期制御部とを備える電子機器。
10. 前記処理部により制御され、前記画面上の表示に対応する情報を格納するためのビデオメモリの機能を有する記憶部と、
    前記記憶部に格納された情報を読み出して前記表示部に転送する画像転送部とをさらに備える請求の範囲９に記載の電子機器。
11. 前記同期制御部は、前記表示部の走査期間または非走査期間を検出する検出部をさらに備える請求の範囲９に記載の電子機器。
12. 他の表示部と前記他の表示部の走査期間または非走査期間を検出する第２検出部とをさらに備え、
    前記同期制御部は、前記表示部の非走査期間および前記他の表示部の非走査期間が重複する期間において、前記切り替え部によるクロック周波数の切り替えを同期させる請求の範囲１１に記載の電子機器。

Images