JP4921642B2 - 情報処理装置および表示制御方法 - Google Patents
情報処理装置および表示制御方法 Download PDFInfo
- Publication number
- JP4921642B2 JP4921642B2 JP2001035982A JP2001035982A JP4921642B2 JP 4921642 B2 JP4921642 B2 JP 4921642B2 JP 2001035982 A JP2001035982 A JP 2001035982A JP 2001035982 A JP2001035982 A JP 2001035982A JP 4921642 B2 JP4921642 B2 JP 4921642B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- timing
- flat panel
- signal
- blanking period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Details Of Television Scanning (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は情報処理装置および表示制御方法に関し、特に第１および第２の表示装置を制御可能な情報処理装置およびその情報処理装置における表示制御方法に関する。
【０００２】
【従来の技術】
近年、ノートブック型またはラップトップ型のパーソナルコンピュータが種々開発されている。この種のパーソナルコンピュータにおいては、ＬＣＤなどのフラットパネルディスプレイがディスプレイモニタとして設けられている。また、必要に応じてＣＲＴなどの外部ディスプレイを接続して使用するためのＲＧＢコネクタを装備したものもある。
【０００３】
通常、ＬＣＤの解像度および表示タイミングは、ＶＥＳＡ（登録商標），ＶＥＳＡ：Ｖｉｄｅｏ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｔａｎｄａｒｄｓ Ａｓｓｏｃｉａｔｉｏｎ，によるＣＲＴの表示タイミングの規定に準拠する形で規定されている。そのため、ＸＧＡ（登録商標）と称される１０２４ｘ７６８の表示解像度を持つＬＣＤパネルなどでは、ＶＥＳＡのＤＭＴＳ（Ｄｉｓｐｌａｙ Ｍｏｎｉｔｏｒ Ｔｉｍｉｎｇ Ｓｐｅｃｉｆｉｃａｔｉｏｎｓ）に規定されたタイミングがそのままＬＣＤパネルの仕様として規定されている。このため一部の特殊なＬＣＤを除き、従来はＬＣＤとＣＲＴは同じタイミングの表示信号で正常に表示させることが可能であった。
【０００４】
【発明が解決しようとする課題】
ところで、最近ではＳＸＧＡ＋（１４００ｘ１０５０）の解像度を持つＬＣＤが多く開発され始めている。このＳＸＧＡ＋は、ＬＣＤパネル先行で規定された解像度である。このためＶＥＳＡのＤＭＴＳには１４００ｘ１０５０という解像度は規定されていない。
【０００５】
ＣＲＴではある一定以上の長さのブランキング（Ｂｌａｎｋｉｎｇ）期間が必要であるが、ＬＣＤではＣＲＴに比べ必要とするＢｌａｎｋｉｎｇ期間は短い。このため、ＳＸＧＡ＋はＬＣＤの都合でタイミングを規定してしまった結果、Ｂｌａｎｋｉｎｇ期間をＣＲＴが必要としている長さよりも短く規定している。その結果、同じタイミングで出力する場合ＣＲＴが正常に動作しないことになる。すなわち、ＬＣＤ用のＳＸＧＡ＋の表示タイミングでＣＲＴに表示を行った場合にはＳＸＧＡ＋で規定されたＢｌａｎｋｉｎｇ期間の間に走査線を起点へ正しく戻すことができなくなる。この結果、画面の端が欠けてしまい、１４００ｘ１０５０の画面のうちの例えば上下左右の領域が表示されなくなるという症状が生ずるのである。
【０００６】
本発明は上述の事情を考慮してなされたものであり、異なる２つの表示装置に同一解像度の画面を正しく表示することが可能な情報処理装置および表示制御方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上述の課題を解決するため、本発明は、第１および第２の表示装置を制御可能な情報処理装置において、表示制御装置と、前記第１および第２の表示装置の少なくとも一方に画面表示が行われるように、前記表示制御装置の表示先となる表示装置を切り換える手段と、同一解像度の画面表示を行うために規定された互いに異なる第１および第２の表示タイミングを有し、表示先となる表示装置に合わせて前記表示制御装置から異なる表示タイミングの表示信号が生成されるように、表示先の切り換えに応じて前記第１および第２の表示タイミングを選択的に前記表示制御装置に設定する表示タイミング制御手段とを具備することを特徴とする。
【０００８】
この情報処理装置においては、同一解像度の画面表示を行うための表示タイミングとして互いに異なる第１および第２の表示タイミングが予め用意されており、表示先となる表示装置に合わせて、第１および第２の表示タイミングが自動選択されて表示制御装置に設定される。よって、同一解像度での画面表示を行うに際し、第１の表示装置と第２の表示装置とで異なる表示タイミングを使用することが可能となるので、第１および第２の表示タイミングをそれぞれ第１および第２の表示装置に合わせて規定しておくだけで、異なる２つの表示装置に同一解像度の画面を正しく表示することが可能となる。
【０００９】
この場合、第１および第２の表示タイミングはリフレッシュレートが同一で且つブランキング期間の長さが互いに異なるものとすることが好ましい。このように、リフレッシュレートで決まる表示周期に対するブランキング期間の割合を異ならせておくことで、フラットパネルディスプレイとＣＲＴのように互いに必要とするブランキング期間が異なる２種類の表示装置に対して同一解像度の画面を正しく表示することが可能となる。
【００１０】
また、第１および第２の表示装置に同一解像度での画面表示を同時に行う場合には、前記第１および第２の表示タイミングに対応する第１および第２の表示信号が前記第１および第２の表示装置にそれぞれ供給されるように前記第１および第２の表示タイミングを前記表示制御装置の第１および第２の表示制御回路にそれぞれ設定することで、第１および第２の表示装置に対して同一解像度の画面を同時に正しく表示することができる。
【００１１】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
図１には、本発明の一実施形態に係る情報処理装置の構成が示されている。この情報処理装置はノートブック型のコンピュータであり、コンピュータ本体と、このコンピュータ本体に開閉自在に取り付けられたディスプレイパネル部とから構成されている。このディスプレイパネル部には内部ＬＣＤ１６が収容されている。内部ＬＣＤ１６は本コンピュータの標準ディスプレイモニタとして使用されるフラットパネル型の表示装置であり、ＳＸＧＡ＋（１４００ｘ１０５０）の表示解像度を有している。また、コンピュータ本体には外部ＣＲＴディスプレイ３０などの外部ディスプレイを接続可能なＲＧＢコネクタ１７が設けられている。
【００１２】
コンピュータ本体内には、図示のように、ＣＰＵ１１、主メモリ１２、ＮＯＲＴＨブリッジ１３、ＳＯＵＴＨブリッジ１４、表示コントローラ１５、各種ＰＣＩデバイス１８、ＢＩＯＳ−ＲＯＭ１９、キーボードコントローラ（ＫＢＣ）２０、およびキーボード２１などが設けられている。
【００１３】
ＣＰＵ１１は本コンピュータの動作を制御するものであり、主メモリ１２上にロードされたオペレーティングシステムおよびＢＩＯＳを初め、各種アプリケーションおよびユーティリティプログラムなどを実行する。ＣＰＵ１１による主メモリ１２のアクセスはＮＯＲＴＨブリッジ１３内に設けられているメモリコントローラによって行われる。また、ＮＯＲＴＨブリッジ１３にはＡＧＰバスを介して表示コントローラ１５が接続されており、主メモリ１２から表示コントローラ１５への表示データの転送はＡＧＰバスを介して実行される。
【００１４】
表示コントローラ１５はディスプレイモニタを制御するための表示制御装置であり、ディスプレイモニタに画面表示するための表示信号を生成して出力する。表示コントローラ１５は内部ＬＣＤ１６に対する表示信号＃１と外部ディスプレイに対する表示信号＃２との２つの表示出力を有している。表示信号＃１はＬＣＤ表示用のデジタル出力であり、また表示信号＃２はアナログＣＲＴ用のアナログＲＧＢ出力である。表示信号＃１と表示信号＃２は同一の表示画像データを基に生成されたものである。
【００１５】
本システムでは、内部ＬＣＤ１６のみに画面表示を行う内部表示モード、外部ＣＲＴディスプレイ３０にのみ画面表示を行う外部表示モード、内部ＬＣＤ１６と外部ＣＲＴディスプレイ３０に同時に画面表示を行う同時表示モード（サイマルモード）が用意されている。内部表示モードでは、表示コントローラ１５から表示信号＃１が出力され、これによって内部ＬＣＤ１６に画面表示が行われる。外部表示モードでは、表示コントローラ１５から表示信号＃２が出力され、これによってＲＧＢコネクタ１７を介して外部ＣＲＴディスプレイ３０に画面表示がなされる。サイマルモードでは、表示コントローラ１５から表示信号＃１，＃２が同時に出力され、これによって内部ＬＣＤ１６と外部ＣＲＴディスプレイ３０に同時表示が行われる。
【００１６】
表示コントローラ１５は２系統の表示制御回路（ＣＲＴコントローラ ＣＲＴＣ＃１，＃２）を有するデュアルコントローラであり、ＣＲＴＣ＃１，＃２はそれぞれ個別の表示タイミングで表示信号を生成することができる。したがって、ＣＲＴＣ＃１，＃２の双方を使用するデュアルコントローラモードでは、表示信号＃１と表示信号＃２とを互いに異なるタイミングで出力することが出来る。一方、ＣＲＴＣ＃１のみを使用するシングルコントローラモードでは、表示信号＃１と表示信号＃２のタイミングは基本的には同じものとなる。
【００１７】
ＳＯＵＴＨブリッジ１４はＰＣＩバス、ＩＳＡバス、およびＮＯＲＴＨブリッジ１３の相互間でトランザクションを伝達する。ＩＳＡバスには、ＢＩＯＳ−ＲＯＭ１９及びキーボードコントローラ（ＫＢＣ）２０が接続されている。ＢＩＯＳ−ＲＯＭ１９には、ＢＩＯＳプログラムが記憶されている。このＢＩＯＳはハードウェア制御のためのルーチンを体系化したプログラム群から構成されている。このＢＩＯＳには、システムの初期化およびテストのためのＰＯＳＴ処理ルーチンの他、表示制御のためのＶＧＡ−ＢＩＯＳ、ホットキー処理ルーチンなどが含まれている。
【００１８】
ホットキー処理ルーチンは、キーボード２１上に割り当てられた特定のキーの組み合わせがユーザによってキー入力されたときにキーボードコントローラ（ＫＢＣ）２０からＣＰＵ１１に発行されるハードウェア割り込み信号（例えばシステム管理割り込みＳＭＩ）に応じて自動的に起動される。このホットキー処理ルーチンには、表示先となる表示装置を切り換えるための表示装置切り換え機能が含まれている。この表示装置切り換え機能は例えばＦｎキーとＦ５キーが同時に押されたときに実行されるものであり（Ｆｎ＋Ｆ５）、Ｆｎ＋Ｆ５が押されるたびに、表示先となる表示装置が、内部表示モード（ＬＣＤ）→サイマルモード→外部表示モード（ＣＲＴ）→内部表示モード（ＬＣＤ）… の順にトグル的に切り換えられる。
【００１９】
（表示タイミング）
次に、本実施形態で使用される表示タイミングについて説明する。
本実施形態では、内部ＬＣＤ１６と外部ＣＲＴディスプレイ３０との表示原理の違いを考慮して、内部ＬＣＤ１６と外部ＣＲＴディスプレイ３０とで異なる表示タイミングを規定している。以下、これについて具体的に説明する。
【００２０】
ＣＲＴ・ＬＣＤ等の表示デバイスは、基本的には表示コントローラ１５から図２のような表示信号を受け取り表示を行う。アナログＣＲＴの場合、図２のＤａｔａはＲ、Ｇ、Ｂの３本からなるアナログ信号で構成される。ＬＣＤの場合、Ｄａｔａは各色数ｂｉｔづつのディジタル信号として規定さる。またＬＣＤでは水平同期信号（ＨＳＹＮＣ）／垂直同期信号（ＶＳＹＮＣ）以外にもＤａｔａ信号の出力に同期してアサートされるＤａｔａＥｎａｂｌｅ信号、水平方向１ピクセルを同期させるためのピクセルクロック（Ｐｉｘｅｌ Ｃｌｏｃｋ）などの信号も使用する。
【００２１】
図２では簡単のためにＨＳＹＮＣとＶＳＹＮＣを同じ周期で示している。同期信号（ＨＳＹＮＣ、ＶＳＹＮＣ）のアサートからデータ（Ｄａｔａ）が出力されるまでの期間をＢａｃｋ Ｐｏｒｃｈと呼ぶ。Ｄａｔａ出力が終了し、次の同期信号（ＨＳＹＮＣ、ＶＳＹＮＣ）がアサートされるまでの期間をＦｒｏｎｔ Ｐｏｒｃｈと呼ぶ。Ｂａｃｋ Ｐｏｒｃｈと、Ｆｒｏｎｔ Ｐｏｒｃｈと、同期信号がアサートされている時間は、データが出力されない期間でありこの期間のことをブランキング期間（Ｂｌａｎｋｉｎｇ Ｔｉｍｅ）と呼ぶ。
【００２２】
アナログＣＲＴは、このＢｌａｎｋｉｎｇ期間の間に走査線を起点に戻す動作を行う。走査線を戻すのに要する期間はＣＲＴの種類によっても異なるが、Ｔｏｔａｌ Ｔｉｍｅ（水平周期Ｈｐｅｒｉｏｄ、垂直周期Ｖｐｅｒｉｏｄ）に対する比率で決まってくる。走査線を起点へ戻す際に走査される線を、それぞれ水平帰線・垂直帰線と呼ぶ。ＣＲＴはこれら水平帰線・垂直帰線が表示されないよう、Ｂｌａｎｋｉｎｇ期間（Ｈ Ｂｌａｎｋ，Ｖ Ｂｌａｎｋ）には走査線が表示されないようにしている。
【００２３】
ＬＣＤの場合は、走査によって表示を行うわけではないが、表示信号のフォーマットはＣＲＴと共通で規定されている場合が多い。
【００２４】
内蔵ＬＣＤ表示装置１６は、図３の表示タイミング２：ＳＸＧＡ＋ ＬＣＤ Ｓｐｅｃで規定されているタイミングで動作する。このタイミングは図３の表示タイミング１：ＶＥＳＡ １２８０ｘ１０２４規定を基にしたものである。つまり、表示タイミング２は、本来１２８０ｘ１０２４の解像度をＣＲＴへ表示するための表示タイミング１が基であり、１４００ｘ１０５０の解像度を表示するためにＢｌａｎｋｉｎｇ期間を短くし、データ表示のためのＡｃｔｉｖｅ Ｖｉｄｅｏ期間を延ばすことで対応している。このため、表示タイミング２：ＳＸＧＡ＋ ＬＣＤ Ｓｐｅｃで規定されているタイミングをそのまま使用すると、外部ＣＲＴ表示装置３０への正常に画面表示を行うことが出来なくなる。
【００２５】
表示タイミング３：ＣＲＴ Ｏｎｌｙのタイミング規定は、本実施形態に置いて、１４００ｘ１０５０の解像度を外部ＣＲＴ表示装置３０に正常に表示させるための表示信号＃２のタイミングである。
【００２６】
図３に示されているように、表示タイミング２と表示タイミング３では、画面リフレッシュレート（垂直同期周波数Ｖ Ｆｒｅｑ．）は同じであるが、ブランキング期間（Ｖ Ｂｌａｎｋ，Ｈ Ｂｌａｎｋとも）は表示タイミング２よりも表示タイミング３の方が長く設定されている。つまり、画素当たりの表示データＤａｔａ出力速度（Ｐｉｘ Ｆｒｅｑ．）が表示タイミング２よりも表示タイミング３の方が高速化されており、これによって表示タイミング３では十分なブランキング期間を確保している。
【００２７】
図４には、垂直周期に対する表示タイミング２（Ｔ２）と表示タイミング３（Ｔ３）との関係が示されている。
【００２８】
ＶＳＹＮＣの周波数は前述したようにＴ２とＴ３とで基本的には同じであるが、垂直周期当たりの走査線数であるＶ Ｔｏｔａｌは、Ｔ２では１０６６ラインであり、Ｔ３では１０９４ラインである（ＨＳＹＮＣＫの周波数Ｈ Ｆｒｅｑ．がＴ２よりもＴ３の方が高い）。表示対象となる有効表示走査線数であるＶ Ａｄｄｒｅｓｓは１０５０で同一であり、Ｖ ＢｌａｎｋはＴ２が１６ラインで、Ｔ３が４４ラインとなっている。
【００２９】
図５には、水平周期に対する表示タイミング２（Ｔ２）と表示タイミング３（Ｔ３）との関係が示されている。なお、図５では表記上、Ｔ２とＴ３の水平周期を同じものと示しているが、前述したようにＨＳＹＮＣＫの周波数Ｈ Ｆｒｅｑ．はＴ２よりもＴ３の方が高い。
【００３０】
水平周期あたりの画素数であるＨ Ｔｏｔａｌは、Ｔ２では１６８８画素であり、Ｔ３では１８８８画素である（ピクセルクロックの周波数Ｐｉｘ Ｆｒｅｑ．がＴ２よりもＴ３の方が高い）。表示対象となる水平有効画素数であるＨ Ａｄｄｒｅｓｓは１４００画素で同一であり、Ｈ ＢｌａｎｋはＴ２が２８８画素で、Ｔ３が４８８画素となっている。
【００３１】
（シングル／デュアル）
表示コントローラ１５は２つあるＣＲＴＣ＃１，２のうち通常はＣＲＴＣ＃１だけを使用して表示信号を出力している。この場合、１）内蔵ＬＣＤのみの表示、２）外部ＣＲＴのみの表示、３）表示信号＃１と表示信号＃２が同じタイミングでの内蔵ＬＣＤ・外部ＣＲＴの同時表示が可能である。この同時表示モードをシングルコントローラ同時表示モードと呼ぶ。この場合、コントローラ回路のうちＣＲＴＣ＃１しか使用しないため、両方使用した場合に比べ表示コントローラ１５の負荷が減るため描画性能などの表示制御に関するパフォーマンスは高くなる。
【００３２】
１）内蔵ＬＣＤのみの表示では、ＣＲＴＣ＃１により表示タイミング２で表示信号＃１が生成される。
【００３３】
２）外部ＣＲＴのみの表示では、ＣＲＴＣ＃１により表示タイミング３で表示信号＃１が生成される。
【００３４】
３）シングルコントローラ同時表示モードでは、ＣＲＴＣ＃１により表示タイミング２で表示信号＃１，＃２が生成される。この場合、外部ＣＲＴはその画面端が切れるなどの問題が発生するが、高いパフォーマンスをユーザに提供できる。
【００３５】
図６（Ａ）は表示タイミング２で表示信号＃１を生成した場合のＬＣＤ表示画面を示しており、また図６（Ｂ）は表示タイミング２で表示信号＃２を生成した場合のＣＲＴ表示画面を示している。このように表示タイミング２で表示信号＃２を生成すると、ＳＸＧＡ＋で規定されたＢｌａｎｋｉｎｇ期間の間に走査線を起点へ正しく戻すことができなくなるため、画面端が表示されなくなる。図６（Ｃ）は表示タイミング３で表示信号＃２を生成した場合のＣＲＴ表示画面を示している。表示タイミング３は十分なＢｌａｎｋｉｎｇ期間を確保しているため、１２８０ｘ１０２４よりも高解像度をサポートしたＣＲＴであれば特別な調整なしに正しい画面表示を実現できる。
【００３６】
また、上述したように、ＣＲＴＣ＃１とＣＲＴＣ＃２を同時に使用し、表示信号＃１と表示信号＃２に対して別々のタイミングで内蔵ＬＣＤ・外部ＣＲＴを同時に表示することも可能である。この同時表示モードをデュアルコントローラ同時表示モードと呼ぶ。この場合、ＣＲＴＣ＃１により表示タイミング２で表示信号＃１が生成され、また同時に、ＣＲＴＣ＃２により表示タイミング３で表示信号＃２が生成される。
【００３７】
（モード切換制御）
本実施形態ではでは、表示先となる表示装置の切り換えを（１）ホットキーによる切り換え、（２）ユーティリティプログラムによる切り換え、の２つの方法でサポートしている。すなわち、シングルコントローラモード・デュアルコントローラモードの切替は専用のユーティリティプログラムにより行い、表示装置の切り換えはホットキー、ユーティリティのどちらからでも行うことが出来る。
【００３８】
図７にはモード遷移の様子が示されている。ここでは、表示装置の切り換えをホットキーによって行い、シングルコントローラモード・デュアルコントローラモードの切り換えについては専用のユーティリティプログラムによって行うことを想定している。
【００３９】
Ｓ１はデフォルトのモードであり、シングルコントローラモードで内部ＬＣＤ１６にのみ表示タイミング２（Ｔ２）で表示を行う。この状態で、ホットキーが押されると、Ｓ２に遷移する。Ｓ２は、シングルコントローラ同時表示モード：サイマル（Ｓ）であり、内部ＬＣＤ１６および外部ＣＲＴ３０の双方に表示タイミング２（Ｔ２）で表示を行う。Ｓ２においてホットキーが押されると、Ｓ３に遷移する。Ｓ３は、シングルコントローラモードで外部ＣＲＴ３０にのみ表示タイミング３（Ｔ３）で表示を行う。
【００４０】
ユーティリティプログラムによって提供されるＧＵＩ画面上でユーザがデュアルコントローラモードを選択すると、今度は、Ｓ４，Ｓ５，Ｓ６の間の状態遷移となる。Ｓ４，Ｓ５，Ｓ６はそれぞれＳ１，Ｓ２，Ｓ３に対応するものである。Ｓ５はデュアルコントローラ同時表示モード：サイマル（Ｄ）であり、内部ＬＣＤ１６には表示タイミング２（Ｔ２）で表示を行い、これと同時に、外部ＣＲＴ３０には表示タイミング３（Ｔ３）で表示を行う。
【００４１】
図８には、モード切換制御のための仕組みが示されている。
【００４２】
本実施形態では、モード切換制御のためのカレント表示デバイスフラグ（Ｃｕｒｒｅｎｔ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）２０１とシングル／デュアルフラグ（Ｓｉｎｇｌｅ／Ｄｕａｌ）２０２の２つのフラグを使用する。これらフラグは、例えば、主メモリ１２上に用意されるＢＩＯＳのワークエリア上に設定されている。
【００４３】
カレント表示デバイスフラグ２０１は現在の表示先のデバイスを指定するためのものであり、１）ＬＣＤのみ、２）同時表示、３）ＣＲＴのみ、の３値のいずれかに設定される。デフォルト値は１）ＬＣＤのみである。ＢＩＯＳ１０１は、表示コントローラ１５による表示先のデバイスが、１）ＬＣＤのみ、２）同時表示、３）ＣＲＴのみ、の順にトグルするように、ホットキーの入力イベントが発生するたびにカレント表示デバイスフラグ２０１の値を現在の値から次の値に更新する。ユーティリティプログラム１０２は、それが提供するＧＵＩ画面上でユーザにより指定された表示先デバイスに対応する値に、カレント表示デバイスフラグ２０１の値を更新する。
【００４４】
シングル／デュアルフラグ２０２は表示コントローラ１５をデュアルコントローラモードとシングルコントローラのどちらのモードで動作させるかを指定するためのものである。このシングル／デュアルフラグ２０２の更新は、ユーティリティプログラム１０２のＧＵＩ画面上の操作に応じて行われる。
【００４５】
表示ドライバ（またはＶＧＡ ＢＩＯＳ）１０３は表示コントローラ１５を制御するためのものであり、カレント表示デバイスフラグ２０１とシングル／デュアルフラグ２０２とに応じて、表示コントローラ１５の表示先、シングル／デュアルモード、および各表示信号の生成に使用する表示タイミングを制御する。
【００４６】
表示タイミングの制御は、表示コントローラ１５内のＣＲＴＣ制御用レジスタに該当する表示タイミングを規定する各種パラメタを設定することによって行われる。例えば、表示タイミング２で表示させる場合には図３で説明した表示タイミング２に対応する各種パラメタがＣＲＴＣ制御用レジスタに設定され、表示タイミング３で表示させる場合には図３で説明した表示タイミング３に対応する各種パラメタがＣＲＴＣ制御用レジスタに設定されることになる。すなわち、表示ドライバ（またはＶＧＡ ＢＩＯＳ）１０３は、表示タイミング２に対応するパラメタと表示タイミング３に対応するパラメタとを有しており、カレント表示デバイスフラグ２０１とシングル／デュアルフラグ２０２とに応じてどの表示信号の生成をどの表示タイミングで実行するかを決定し、それに応じて必要なパラメタをＣＲＴＣ制御用レジスタに設定する。
【００４７】
表示コントローラ１５の表示先を指定するパラメタ、シングル／デュアルモードを指定するパラメタについても、表示ドライバ（またはＶＧＡ ＢＩＯＳ）１０３によって表示コントローラ１５内のレジスタに設定される。
【００４８】
（処理手順）
次に、図９を参照して、ホットキーが押されてから表示先の切り換えおよびそれに伴う表示タイミング制御が行われるまでの一連の処理の流れについて説明する。
【００４９】
ユーザによってホットキー（Ｆｎ＋Ｆ５）が押下されると、まず、カレント表示デバイスフラグ２０１がチェックされ、現在表示対象となっている表示先のデバイスが調べられる（ステップＳ１０１）。現在の表示先デバイスが「ＬＣＤのみ」である場合には、表示先デバイスが「同時表示（サイマル）」に変更されることになる。この際、シングル／デュアルフラグ２０２のチェックが行われ、現在の表示コントローラ１５のモードが判別される（ステップＳ１０２）。シングルコントローラモードである場合には、表示コントローラ１５をシングルコントローラ同時表示モード：サイマル（Ｓ）に設定する処理が実行される（ステップＳ１０３）。この場合、ＣＲＴＣ＃１は表示タイミング２（Ｔ２）で表示信号＃１，＃２を生成して出力する。一方、デュアルコントローラモードである場合には、表示コントローラ１５をデュアルコントローラ同時表示モード：サイマル（Ｄ）に設定する処理が実行される（ステップＳ１０４）。この場合、ＣＲＴＣ＃１の制御レジスタには表示タイミング２（Ｔ２）のパラメタが設定され、ＣＲＴＣ＃２の制御レジスタには表示タイミング３（Ｔ３）のパラメタが設定される。これにより、ＣＲＴＣ＃１は表示タイミング２（Ｔ２）で表示信号＃１を生成して出力し、またＣＲＴＣ＃２は表示タイミング３（Ｔ３）で表示信号＃２を生成して出力する。
【００５０】
現在の表示先デバイスが「同時表示（サイマル）」である場合には、表示先デバイスが「ＣＲＴのみ」に変更されることになる。この場合、外部ＣＲＴ３０にのみ表示タイミング３（Ｔ３）で表示するための設定が表示コントローラ１５に対して行われる（ステップＳ１０５）。もし表示コントローラ１５が現在シングルコントローラモードであれば図７の状態Ｓ３に遷移し、またデュアルコントローラモードであれば図７の状態Ｓ６に遷移することになる。状態Ｓ３，Ｓ６のどちらにおいても、表示タイミング３（Ｔ３）の表示信号＃２が出力されることになる。
【００５１】
現在の表示先デバイスが「ＣＲＴのみ」である場合には、表示先デバイスが「ＬＣＤのみ」に変更されることになる。この場合、内部ＬＣＤ１６にのみ表示タイミング２（Ｔ２）で表示するための設定が表示コントローラ１５に対して行われる（ステップＳ１０６）。もし表示コントローラ１５が現在シングルコントローラモードであれば図７の状態Ｓ１に遷移し、またデュアルコントローラモードであれば図７の状態Ｓ４に遷移することになる。状態Ｓ１，Ｓ４のどちらにおいても、表示タイミング２（Ｔ２）の表示信号＃１が出力されることになる。
【００５２】
以上のように、本実施形態においては、同じ１４００ｘ１０５０の解像度で画面表示を行う場合であっても、内部ＬＣＤ１６に表示する場合と外部ＣＲＴ３０に表示する場合とで使用する表示タイミングを自動的に替えることにより、ＳＸＧＡ＋ＬＣＤを持つシステムにおいても、外部ＣＲＴ３０に１４００ｘ１０５０の解像度で正しく画面表示することが可能となる。また、シングル／デュアルの切り換えにより、パフォーマンスを重視する場合・品質を重視する場合の選択肢を設けることができるので、ユーザにコンピュータを最適に使用できる環境を提供することが可能となる。
【００５３】
なお、本実施形態では内部ディスプレイとしてＬＣＤを例示したが、例えばプラズマディスプレイなど、ＬＣＤ以外の他の種類のＳＸＧＡ＋フラットパネルディスプレイを持つシステムにも適用することが出来る。外部ディスプレイについても同様であり、例えばアナログＲＧＢインタフェースを持つ外部ＬＣＤを使用する場合でも、その外部ＬＣＤのＡ／Ｄ変換の性能等によっては本実施形態の制御が有効となる。
【００５４】
また、本実施形態の制御は、例えば１２８０ｘ６００の横長ＬＣＤなど、ＣＲＴにとってイレギュラーな表示タイミングが規定されているＬＣＤを内蔵した情報処理装置などにも応用できる。
【００５５】
また、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００５６】
【発明の効果】
以上説明したように、本発明によれば、異なる２つの表示装置に同一解像度の画面を正しく表示することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る情報処理装置のシステム構成を示すブロック図。
【図２】同実施形態で用いられる表示信号の基本波形を示す図。
【図３】同実施形態で用いられる表示タイミングを説明するための図。
【図４】同実施形態で用いられる表示タイミング２（Ｔ２）と表示タイミング３（Ｔ３）との関係を示す第１の図。
【図５】同実施形態で用いられる表示タイミング２（Ｔ２）と表示タイミング３（Ｔ３）との関係を示す第２の図。
【図６】同実施形態における表示タイミングと表示画面との関係を示す図。
【図７】同実施形態における表示モードの遷移の様子を示す図。
【図８】同実施形態におけるモード切換制御のための仕組みを説明するための図。
【図９】同実施形態で実行される一連の処理手順を示すフローチャート。
【符号の説明】
１１…ＣＰＵ
１２…主メモリ
１５…表示コントローラ
１６…内部ＬＣＤ
１９…ＢＩＯＳ ＲＯＭ
３０…外部ＣＲＴ
１０１…ＢＩＯＳ
１０２…ユーティリティプログラム
１０３…表示ドライバ
２０１…カレント表示デバイスフラグ
２０２…シングル／デュアルフラグ
【発明の属する技術分野】
本発明は情報処理装置および表示制御方法に関し、特に第１および第２の表示装置を制御可能な情報処理装置およびその情報処理装置における表示制御方法に関する。
【０００２】
【従来の技術】
近年、ノートブック型またはラップトップ型のパーソナルコンピュータが種々開発されている。この種のパーソナルコンピュータにおいては、ＬＣＤなどのフラットパネルディスプレイがディスプレイモニタとして設けられている。また、必要に応じてＣＲＴなどの外部ディスプレイを接続して使用するためのＲＧＢコネクタを装備したものもある。
【０００３】
通常、ＬＣＤの解像度および表示タイミングは、ＶＥＳＡ（登録商標），ＶＥＳＡ：Ｖｉｄｅｏ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｔａｎｄａｒｄｓ Ａｓｓｏｃｉａｔｉｏｎ，によるＣＲＴの表示タイミングの規定に準拠する形で規定されている。そのため、ＸＧＡ（登録商標）と称される１０２４ｘ７６８の表示解像度を持つＬＣＤパネルなどでは、ＶＥＳＡのＤＭＴＳ（Ｄｉｓｐｌａｙ Ｍｏｎｉｔｏｒ Ｔｉｍｉｎｇ Ｓｐｅｃｉｆｉｃａｔｉｏｎｓ）に規定されたタイミングがそのままＬＣＤパネルの仕様として規定されている。このため一部の特殊なＬＣＤを除き、従来はＬＣＤとＣＲＴは同じタイミングの表示信号で正常に表示させることが可能であった。
【０００４】
【発明が解決しようとする課題】
ところで、最近ではＳＸＧＡ＋（１４００ｘ１０５０）の解像度を持つＬＣＤが多く開発され始めている。このＳＸＧＡ＋は、ＬＣＤパネル先行で規定された解像度である。このためＶＥＳＡのＤＭＴＳには１４００ｘ１０５０という解像度は規定されていない。
【０００５】
ＣＲＴではある一定以上の長さのブランキング（Ｂｌａｎｋｉｎｇ）期間が必要であるが、ＬＣＤではＣＲＴに比べ必要とするＢｌａｎｋｉｎｇ期間は短い。このため、ＳＸＧＡ＋はＬＣＤの都合でタイミングを規定してしまった結果、Ｂｌａｎｋｉｎｇ期間をＣＲＴが必要としている長さよりも短く規定している。その結果、同じタイミングで出力する場合ＣＲＴが正常に動作しないことになる。すなわち、ＬＣＤ用のＳＸＧＡ＋の表示タイミングでＣＲＴに表示を行った場合にはＳＸＧＡ＋で規定されたＢｌａｎｋｉｎｇ期間の間に走査線を起点へ正しく戻すことができなくなる。この結果、画面の端が欠けてしまい、１４００ｘ１０５０の画面のうちの例えば上下左右の領域が表示されなくなるという症状が生ずるのである。
【０００６】
本発明は上述の事情を考慮してなされたものであり、異なる２つの表示装置に同一解像度の画面を正しく表示することが可能な情報処理装置および表示制御方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上述の課題を解決するため、本発明は、第１および第２の表示装置を制御可能な情報処理装置において、表示制御装置と、前記第１および第２の表示装置の少なくとも一方に画面表示が行われるように、前記表示制御装置の表示先となる表示装置を切り換える手段と、同一解像度の画面表示を行うために規定された互いに異なる第１および第２の表示タイミングを有し、表示先となる表示装置に合わせて前記表示制御装置から異なる表示タイミングの表示信号が生成されるように、表示先の切り換えに応じて前記第１および第２の表示タイミングを選択的に前記表示制御装置に設定する表示タイミング制御手段とを具備することを特徴とする。
【０００８】
この情報処理装置においては、同一解像度の画面表示を行うための表示タイミングとして互いに異なる第１および第２の表示タイミングが予め用意されており、表示先となる表示装置に合わせて、第１および第２の表示タイミングが自動選択されて表示制御装置に設定される。よって、同一解像度での画面表示を行うに際し、第１の表示装置と第２の表示装置とで異なる表示タイミングを使用することが可能となるので、第１および第２の表示タイミングをそれぞれ第１および第２の表示装置に合わせて規定しておくだけで、異なる２つの表示装置に同一解像度の画面を正しく表示することが可能となる。
【０００９】
この場合、第１および第２の表示タイミングはリフレッシュレートが同一で且つブランキング期間の長さが互いに異なるものとすることが好ましい。このように、リフレッシュレートで決まる表示周期に対するブランキング期間の割合を異ならせておくことで、フラットパネルディスプレイとＣＲＴのように互いに必要とするブランキング期間が異なる２種類の表示装置に対して同一解像度の画面を正しく表示することが可能となる。
【００１０】
また、第１および第２の表示装置に同一解像度での画面表示を同時に行う場合には、前記第１および第２の表示タイミングに対応する第１および第２の表示信号が前記第１および第２の表示装置にそれぞれ供給されるように前記第１および第２の表示タイミングを前記表示制御装置の第１および第２の表示制御回路にそれぞれ設定することで、第１および第２の表示装置に対して同一解像度の画面を同時に正しく表示することができる。
【００１１】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
図１には、本発明の一実施形態に係る情報処理装置の構成が示されている。この情報処理装置はノートブック型のコンピュータであり、コンピュータ本体と、このコンピュータ本体に開閉自在に取り付けられたディスプレイパネル部とから構成されている。このディスプレイパネル部には内部ＬＣＤ１６が収容されている。内部ＬＣＤ１６は本コンピュータの標準ディスプレイモニタとして使用されるフラットパネル型の表示装置であり、ＳＸＧＡ＋（１４００ｘ１０５０）の表示解像度を有している。また、コンピュータ本体には外部ＣＲＴディスプレイ３０などの外部ディスプレイを接続可能なＲＧＢコネクタ１７が設けられている。
【００１２】
コンピュータ本体内には、図示のように、ＣＰＵ１１、主メモリ１２、ＮＯＲＴＨブリッジ１３、ＳＯＵＴＨブリッジ１４、表示コントローラ１５、各種ＰＣＩデバイス１８、ＢＩＯＳ−ＲＯＭ１９、キーボードコントローラ（ＫＢＣ）２０、およびキーボード２１などが設けられている。
【００１３】
ＣＰＵ１１は本コンピュータの動作を制御するものであり、主メモリ１２上にロードされたオペレーティングシステムおよびＢＩＯＳを初め、各種アプリケーションおよびユーティリティプログラムなどを実行する。ＣＰＵ１１による主メモリ１２のアクセスはＮＯＲＴＨブリッジ１３内に設けられているメモリコントローラによって行われる。また、ＮＯＲＴＨブリッジ１３にはＡＧＰバスを介して表示コントローラ１５が接続されており、主メモリ１２から表示コントローラ１５への表示データの転送はＡＧＰバスを介して実行される。
【００１４】
表示コントローラ１５はディスプレイモニタを制御するための表示制御装置であり、ディスプレイモニタに画面表示するための表示信号を生成して出力する。表示コントローラ１５は内部ＬＣＤ１６に対する表示信号＃１と外部ディスプレイに対する表示信号＃２との２つの表示出力を有している。表示信号＃１はＬＣＤ表示用のデジタル出力であり、また表示信号＃２はアナログＣＲＴ用のアナログＲＧＢ出力である。表示信号＃１と表示信号＃２は同一の表示画像データを基に生成されたものである。
【００１５】
本システムでは、内部ＬＣＤ１６のみに画面表示を行う内部表示モード、外部ＣＲＴディスプレイ３０にのみ画面表示を行う外部表示モード、内部ＬＣＤ１６と外部ＣＲＴディスプレイ３０に同時に画面表示を行う同時表示モード（サイマルモード）が用意されている。内部表示モードでは、表示コントローラ１５から表示信号＃１が出力され、これによって内部ＬＣＤ１６に画面表示が行われる。外部表示モードでは、表示コントローラ１５から表示信号＃２が出力され、これによってＲＧＢコネクタ１７を介して外部ＣＲＴディスプレイ３０に画面表示がなされる。サイマルモードでは、表示コントローラ１５から表示信号＃１，＃２が同時に出力され、これによって内部ＬＣＤ１６と外部ＣＲＴディスプレイ３０に同時表示が行われる。
【００１６】
表示コントローラ１５は２系統の表示制御回路（ＣＲＴコントローラ ＣＲＴＣ＃１，＃２）を有するデュアルコントローラであり、ＣＲＴＣ＃１，＃２はそれぞれ個別の表示タイミングで表示信号を生成することができる。したがって、ＣＲＴＣ＃１，＃２の双方を使用するデュアルコントローラモードでは、表示信号＃１と表示信号＃２とを互いに異なるタイミングで出力することが出来る。一方、ＣＲＴＣ＃１のみを使用するシングルコントローラモードでは、表示信号＃１と表示信号＃２のタイミングは基本的には同じものとなる。
【００１７】
ＳＯＵＴＨブリッジ１４はＰＣＩバス、ＩＳＡバス、およびＮＯＲＴＨブリッジ１３の相互間でトランザクションを伝達する。ＩＳＡバスには、ＢＩＯＳ−ＲＯＭ１９及びキーボードコントローラ（ＫＢＣ）２０が接続されている。ＢＩＯＳ−ＲＯＭ１９には、ＢＩＯＳプログラムが記憶されている。このＢＩＯＳはハードウェア制御のためのルーチンを体系化したプログラム群から構成されている。このＢＩＯＳには、システムの初期化およびテストのためのＰＯＳＴ処理ルーチンの他、表示制御のためのＶＧＡ−ＢＩＯＳ、ホットキー処理ルーチンなどが含まれている。
【００１８】
ホットキー処理ルーチンは、キーボード２１上に割り当てられた特定のキーの組み合わせがユーザによってキー入力されたときにキーボードコントローラ（ＫＢＣ）２０からＣＰＵ１１に発行されるハードウェア割り込み信号（例えばシステム管理割り込みＳＭＩ）に応じて自動的に起動される。このホットキー処理ルーチンには、表示先となる表示装置を切り換えるための表示装置切り換え機能が含まれている。この表示装置切り換え機能は例えばＦｎキーとＦ５キーが同時に押されたときに実行されるものであり（Ｆｎ＋Ｆ５）、Ｆｎ＋Ｆ５が押されるたびに、表示先となる表示装置が、内部表示モード（ＬＣＤ）→サイマルモード→外部表示モード（ＣＲＴ）→内部表示モード（ＬＣＤ）… の順にトグル的に切り換えられる。
【００１９】
（表示タイミング）
次に、本実施形態で使用される表示タイミングについて説明する。
本実施形態では、内部ＬＣＤ１６と外部ＣＲＴディスプレイ３０との表示原理の違いを考慮して、内部ＬＣＤ１６と外部ＣＲＴディスプレイ３０とで異なる表示タイミングを規定している。以下、これについて具体的に説明する。
【００２０】
ＣＲＴ・ＬＣＤ等の表示デバイスは、基本的には表示コントローラ１５から図２のような表示信号を受け取り表示を行う。アナログＣＲＴの場合、図２のＤａｔａはＲ、Ｇ、Ｂの３本からなるアナログ信号で構成される。ＬＣＤの場合、Ｄａｔａは各色数ｂｉｔづつのディジタル信号として規定さる。またＬＣＤでは水平同期信号（ＨＳＹＮＣ）／垂直同期信号（ＶＳＹＮＣ）以外にもＤａｔａ信号の出力に同期してアサートされるＤａｔａＥｎａｂｌｅ信号、水平方向１ピクセルを同期させるためのピクセルクロック（Ｐｉｘｅｌ Ｃｌｏｃｋ）などの信号も使用する。
【００２１】
図２では簡単のためにＨＳＹＮＣとＶＳＹＮＣを同じ周期で示している。同期信号（ＨＳＹＮＣ、ＶＳＹＮＣ）のアサートからデータ（Ｄａｔａ）が出力されるまでの期間をＢａｃｋ Ｐｏｒｃｈと呼ぶ。Ｄａｔａ出力が終了し、次の同期信号（ＨＳＹＮＣ、ＶＳＹＮＣ）がアサートされるまでの期間をＦｒｏｎｔ Ｐｏｒｃｈと呼ぶ。Ｂａｃｋ Ｐｏｒｃｈと、Ｆｒｏｎｔ Ｐｏｒｃｈと、同期信号がアサートされている時間は、データが出力されない期間でありこの期間のことをブランキング期間（Ｂｌａｎｋｉｎｇ Ｔｉｍｅ）と呼ぶ。
【００２２】
アナログＣＲＴは、このＢｌａｎｋｉｎｇ期間の間に走査線を起点に戻す動作を行う。走査線を戻すのに要する期間はＣＲＴの種類によっても異なるが、Ｔｏｔａｌ Ｔｉｍｅ（水平周期Ｈｐｅｒｉｏｄ、垂直周期Ｖｐｅｒｉｏｄ）に対する比率で決まってくる。走査線を起点へ戻す際に走査される線を、それぞれ水平帰線・垂直帰線と呼ぶ。ＣＲＴはこれら水平帰線・垂直帰線が表示されないよう、Ｂｌａｎｋｉｎｇ期間（Ｈ Ｂｌａｎｋ，Ｖ Ｂｌａｎｋ）には走査線が表示されないようにしている。
【００２３】
ＬＣＤの場合は、走査によって表示を行うわけではないが、表示信号のフォーマットはＣＲＴと共通で規定されている場合が多い。
【００２４】
内蔵ＬＣＤ表示装置１６は、図３の表示タイミング２：ＳＸＧＡ＋ ＬＣＤ Ｓｐｅｃで規定されているタイミングで動作する。このタイミングは図３の表示タイミング１：ＶＥＳＡ １２８０ｘ１０２４規定を基にしたものである。つまり、表示タイミング２は、本来１２８０ｘ１０２４の解像度をＣＲＴへ表示するための表示タイミング１が基であり、１４００ｘ１０５０の解像度を表示するためにＢｌａｎｋｉｎｇ期間を短くし、データ表示のためのＡｃｔｉｖｅ Ｖｉｄｅｏ期間を延ばすことで対応している。このため、表示タイミング２：ＳＸＧＡ＋ ＬＣＤ Ｓｐｅｃで規定されているタイミングをそのまま使用すると、外部ＣＲＴ表示装置３０への正常に画面表示を行うことが出来なくなる。
【００２５】
表示タイミング３：ＣＲＴ Ｏｎｌｙのタイミング規定は、本実施形態に置いて、１４００ｘ１０５０の解像度を外部ＣＲＴ表示装置３０に正常に表示させるための表示信号＃２のタイミングである。
【００２６】
図３に示されているように、表示タイミング２と表示タイミング３では、画面リフレッシュレート（垂直同期周波数Ｖ Ｆｒｅｑ．）は同じであるが、ブランキング期間（Ｖ Ｂｌａｎｋ，Ｈ Ｂｌａｎｋとも）は表示タイミング２よりも表示タイミング３の方が長く設定されている。つまり、画素当たりの表示データＤａｔａ出力速度（Ｐｉｘ Ｆｒｅｑ．）が表示タイミング２よりも表示タイミング３の方が高速化されており、これによって表示タイミング３では十分なブランキング期間を確保している。
【００２７】
図４には、垂直周期に対する表示タイミング２（Ｔ２）と表示タイミング３（Ｔ３）との関係が示されている。
【００２８】
ＶＳＹＮＣの周波数は前述したようにＴ２とＴ３とで基本的には同じであるが、垂直周期当たりの走査線数であるＶ Ｔｏｔａｌは、Ｔ２では１０６６ラインであり、Ｔ３では１０９４ラインである（ＨＳＹＮＣＫの周波数Ｈ Ｆｒｅｑ．がＴ２よりもＴ３の方が高い）。表示対象となる有効表示走査線数であるＶ Ａｄｄｒｅｓｓは１０５０で同一であり、Ｖ ＢｌａｎｋはＴ２が１６ラインで、Ｔ３が４４ラインとなっている。
【００２９】
図５には、水平周期に対する表示タイミング２（Ｔ２）と表示タイミング３（Ｔ３）との関係が示されている。なお、図５では表記上、Ｔ２とＴ３の水平周期を同じものと示しているが、前述したようにＨＳＹＮＣＫの周波数Ｈ Ｆｒｅｑ．はＴ２よりもＴ３の方が高い。
【００３０】
水平周期あたりの画素数であるＨ Ｔｏｔａｌは、Ｔ２では１６８８画素であり、Ｔ３では１８８８画素である（ピクセルクロックの周波数Ｐｉｘ Ｆｒｅｑ．がＴ２よりもＴ３の方が高い）。表示対象となる水平有効画素数であるＨ Ａｄｄｒｅｓｓは１４００画素で同一であり、Ｈ ＢｌａｎｋはＴ２が２８８画素で、Ｔ３が４８８画素となっている。
【００３１】
（シングル／デュアル）
表示コントローラ１５は２つあるＣＲＴＣ＃１，２のうち通常はＣＲＴＣ＃１だけを使用して表示信号を出力している。この場合、１）内蔵ＬＣＤのみの表示、２）外部ＣＲＴのみの表示、３）表示信号＃１と表示信号＃２が同じタイミングでの内蔵ＬＣＤ・外部ＣＲＴの同時表示が可能である。この同時表示モードをシングルコントローラ同時表示モードと呼ぶ。この場合、コントローラ回路のうちＣＲＴＣ＃１しか使用しないため、両方使用した場合に比べ表示コントローラ１５の負荷が減るため描画性能などの表示制御に関するパフォーマンスは高くなる。
【００３２】
１）内蔵ＬＣＤのみの表示では、ＣＲＴＣ＃１により表示タイミング２で表示信号＃１が生成される。
【００３３】
２）外部ＣＲＴのみの表示では、ＣＲＴＣ＃１により表示タイミング３で表示信号＃１が生成される。
【００３４】
３）シングルコントローラ同時表示モードでは、ＣＲＴＣ＃１により表示タイミング２で表示信号＃１，＃２が生成される。この場合、外部ＣＲＴはその画面端が切れるなどの問題が発生するが、高いパフォーマンスをユーザに提供できる。
【００３５】
図６（Ａ）は表示タイミング２で表示信号＃１を生成した場合のＬＣＤ表示画面を示しており、また図６（Ｂ）は表示タイミング２で表示信号＃２を生成した場合のＣＲＴ表示画面を示している。このように表示タイミング２で表示信号＃２を生成すると、ＳＸＧＡ＋で規定されたＢｌａｎｋｉｎｇ期間の間に走査線を起点へ正しく戻すことができなくなるため、画面端が表示されなくなる。図６（Ｃ）は表示タイミング３で表示信号＃２を生成した場合のＣＲＴ表示画面を示している。表示タイミング３は十分なＢｌａｎｋｉｎｇ期間を確保しているため、１２８０ｘ１０２４よりも高解像度をサポートしたＣＲＴであれば特別な調整なしに正しい画面表示を実現できる。
【００３６】
また、上述したように、ＣＲＴＣ＃１とＣＲＴＣ＃２を同時に使用し、表示信号＃１と表示信号＃２に対して別々のタイミングで内蔵ＬＣＤ・外部ＣＲＴを同時に表示することも可能である。この同時表示モードをデュアルコントローラ同時表示モードと呼ぶ。この場合、ＣＲＴＣ＃１により表示タイミング２で表示信号＃１が生成され、また同時に、ＣＲＴＣ＃２により表示タイミング３で表示信号＃２が生成される。
【００３７】
（モード切換制御）
本実施形態ではでは、表示先となる表示装置の切り換えを（１）ホットキーによる切り換え、（２）ユーティリティプログラムによる切り換え、の２つの方法でサポートしている。すなわち、シングルコントローラモード・デュアルコントローラモードの切替は専用のユーティリティプログラムにより行い、表示装置の切り換えはホットキー、ユーティリティのどちらからでも行うことが出来る。
【００３８】
図７にはモード遷移の様子が示されている。ここでは、表示装置の切り換えをホットキーによって行い、シングルコントローラモード・デュアルコントローラモードの切り換えについては専用のユーティリティプログラムによって行うことを想定している。
【００３９】
Ｓ１はデフォルトのモードであり、シングルコントローラモードで内部ＬＣＤ１６にのみ表示タイミング２（Ｔ２）で表示を行う。この状態で、ホットキーが押されると、Ｓ２に遷移する。Ｓ２は、シングルコントローラ同時表示モード：サイマル（Ｓ）であり、内部ＬＣＤ１６および外部ＣＲＴ３０の双方に表示タイミング２（Ｔ２）で表示を行う。Ｓ２においてホットキーが押されると、Ｓ３に遷移する。Ｓ３は、シングルコントローラモードで外部ＣＲＴ３０にのみ表示タイミング３（Ｔ３）で表示を行う。
【００４０】
ユーティリティプログラムによって提供されるＧＵＩ画面上でユーザがデュアルコントローラモードを選択すると、今度は、Ｓ４，Ｓ５，Ｓ６の間の状態遷移となる。Ｓ４，Ｓ５，Ｓ６はそれぞれＳ１，Ｓ２，Ｓ３に対応するものである。Ｓ５はデュアルコントローラ同時表示モード：サイマル（Ｄ）であり、内部ＬＣＤ１６には表示タイミング２（Ｔ２）で表示を行い、これと同時に、外部ＣＲＴ３０には表示タイミング３（Ｔ３）で表示を行う。
【００４１】
図８には、モード切換制御のための仕組みが示されている。
【００４２】
本実施形態では、モード切換制御のためのカレント表示デバイスフラグ（Ｃｕｒｒｅｎｔ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）２０１とシングル／デュアルフラグ（Ｓｉｎｇｌｅ／Ｄｕａｌ）２０２の２つのフラグを使用する。これらフラグは、例えば、主メモリ１２上に用意されるＢＩＯＳのワークエリア上に設定されている。
【００４３】
カレント表示デバイスフラグ２０１は現在の表示先のデバイスを指定するためのものであり、１）ＬＣＤのみ、２）同時表示、３）ＣＲＴのみ、の３値のいずれかに設定される。デフォルト値は１）ＬＣＤのみである。ＢＩＯＳ１０１は、表示コントローラ１５による表示先のデバイスが、１）ＬＣＤのみ、２）同時表示、３）ＣＲＴのみ、の順にトグルするように、ホットキーの入力イベントが発生するたびにカレント表示デバイスフラグ２０１の値を現在の値から次の値に更新する。ユーティリティプログラム１０２は、それが提供するＧＵＩ画面上でユーザにより指定された表示先デバイスに対応する値に、カレント表示デバイスフラグ２０１の値を更新する。
【００４４】
シングル／デュアルフラグ２０２は表示コントローラ１５をデュアルコントローラモードとシングルコントローラのどちらのモードで動作させるかを指定するためのものである。このシングル／デュアルフラグ２０２の更新は、ユーティリティプログラム１０２のＧＵＩ画面上の操作に応じて行われる。
【００４５】
表示ドライバ（またはＶＧＡ ＢＩＯＳ）１０３は表示コントローラ１５を制御するためのものであり、カレント表示デバイスフラグ２０１とシングル／デュアルフラグ２０２とに応じて、表示コントローラ１５の表示先、シングル／デュアルモード、および各表示信号の生成に使用する表示タイミングを制御する。
【００４６】
表示タイミングの制御は、表示コントローラ１５内のＣＲＴＣ制御用レジスタに該当する表示タイミングを規定する各種パラメタを設定することによって行われる。例えば、表示タイミング２で表示させる場合には図３で説明した表示タイミング２に対応する各種パラメタがＣＲＴＣ制御用レジスタに設定され、表示タイミング３で表示させる場合には図３で説明した表示タイミング３に対応する各種パラメタがＣＲＴＣ制御用レジスタに設定されることになる。すなわち、表示ドライバ（またはＶＧＡ ＢＩＯＳ）１０３は、表示タイミング２に対応するパラメタと表示タイミング３に対応するパラメタとを有しており、カレント表示デバイスフラグ２０１とシングル／デュアルフラグ２０２とに応じてどの表示信号の生成をどの表示タイミングで実行するかを決定し、それに応じて必要なパラメタをＣＲＴＣ制御用レジスタに設定する。
【００４７】
表示コントローラ１５の表示先を指定するパラメタ、シングル／デュアルモードを指定するパラメタについても、表示ドライバ（またはＶＧＡ ＢＩＯＳ）１０３によって表示コントローラ１５内のレジスタに設定される。
【００４８】
（処理手順）
次に、図９を参照して、ホットキーが押されてから表示先の切り換えおよびそれに伴う表示タイミング制御が行われるまでの一連の処理の流れについて説明する。
【００４９】
ユーザによってホットキー（Ｆｎ＋Ｆ５）が押下されると、まず、カレント表示デバイスフラグ２０１がチェックされ、現在表示対象となっている表示先のデバイスが調べられる（ステップＳ１０１）。現在の表示先デバイスが「ＬＣＤのみ」である場合には、表示先デバイスが「同時表示（サイマル）」に変更されることになる。この際、シングル／デュアルフラグ２０２のチェックが行われ、現在の表示コントローラ１５のモードが判別される（ステップＳ１０２）。シングルコントローラモードである場合には、表示コントローラ１５をシングルコントローラ同時表示モード：サイマル（Ｓ）に設定する処理が実行される（ステップＳ１０３）。この場合、ＣＲＴＣ＃１は表示タイミング２（Ｔ２）で表示信号＃１，＃２を生成して出力する。一方、デュアルコントローラモードである場合には、表示コントローラ１５をデュアルコントローラ同時表示モード：サイマル（Ｄ）に設定する処理が実行される（ステップＳ１０４）。この場合、ＣＲＴＣ＃１の制御レジスタには表示タイミング２（Ｔ２）のパラメタが設定され、ＣＲＴＣ＃２の制御レジスタには表示タイミング３（Ｔ３）のパラメタが設定される。これにより、ＣＲＴＣ＃１は表示タイミング２（Ｔ２）で表示信号＃１を生成して出力し、またＣＲＴＣ＃２は表示タイミング３（Ｔ３）で表示信号＃２を生成して出力する。
【００５０】
現在の表示先デバイスが「同時表示（サイマル）」である場合には、表示先デバイスが「ＣＲＴのみ」に変更されることになる。この場合、外部ＣＲＴ３０にのみ表示タイミング３（Ｔ３）で表示するための設定が表示コントローラ１５に対して行われる（ステップＳ１０５）。もし表示コントローラ１５が現在シングルコントローラモードであれば図７の状態Ｓ３に遷移し、またデュアルコントローラモードであれば図７の状態Ｓ６に遷移することになる。状態Ｓ３，Ｓ６のどちらにおいても、表示タイミング３（Ｔ３）の表示信号＃２が出力されることになる。
【００５１】
現在の表示先デバイスが「ＣＲＴのみ」である場合には、表示先デバイスが「ＬＣＤのみ」に変更されることになる。この場合、内部ＬＣＤ１６にのみ表示タイミング２（Ｔ２）で表示するための設定が表示コントローラ１５に対して行われる（ステップＳ１０６）。もし表示コントローラ１５が現在シングルコントローラモードであれば図７の状態Ｓ１に遷移し、またデュアルコントローラモードであれば図７の状態Ｓ４に遷移することになる。状態Ｓ１，Ｓ４のどちらにおいても、表示タイミング２（Ｔ２）の表示信号＃１が出力されることになる。
【００５２】
以上のように、本実施形態においては、同じ１４００ｘ１０５０の解像度で画面表示を行う場合であっても、内部ＬＣＤ１６に表示する場合と外部ＣＲＴ３０に表示する場合とで使用する表示タイミングを自動的に替えることにより、ＳＸＧＡ＋ＬＣＤを持つシステムにおいても、外部ＣＲＴ３０に１４００ｘ１０５０の解像度で正しく画面表示することが可能となる。また、シングル／デュアルの切り換えにより、パフォーマンスを重視する場合・品質を重視する場合の選択肢を設けることができるので、ユーザにコンピュータを最適に使用できる環境を提供することが可能となる。
【００５３】
なお、本実施形態では内部ディスプレイとしてＬＣＤを例示したが、例えばプラズマディスプレイなど、ＬＣＤ以外の他の種類のＳＸＧＡ＋フラットパネルディスプレイを持つシステムにも適用することが出来る。外部ディスプレイについても同様であり、例えばアナログＲＧＢインタフェースを持つ外部ＬＣＤを使用する場合でも、その外部ＬＣＤのＡ／Ｄ変換の性能等によっては本実施形態の制御が有効となる。
【００５４】
また、本実施形態の制御は、例えば１２８０ｘ６００の横長ＬＣＤなど、ＣＲＴにとってイレギュラーな表示タイミングが規定されているＬＣＤを内蔵した情報処理装置などにも応用できる。
【００５５】
また、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００５６】
【発明の効果】
以上説明したように、本発明によれば、異なる２つの表示装置に同一解像度の画面を正しく表示することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る情報処理装置のシステム構成を示すブロック図。
【図２】同実施形態で用いられる表示信号の基本波形を示す図。
【図３】同実施形態で用いられる表示タイミングを説明するための図。
【図４】同実施形態で用いられる表示タイミング２（Ｔ２）と表示タイミング３（Ｔ３）との関係を示す第１の図。
【図５】同実施形態で用いられる表示タイミング２（Ｔ２）と表示タイミング３（Ｔ３）との関係を示す第２の図。
【図６】同実施形態における表示タイミングと表示画面との関係を示す図。
【図７】同実施形態における表示モードの遷移の様子を示す図。
【図８】同実施形態におけるモード切換制御のための仕組みを説明するための図。
【図９】同実施形態で実行される一連の処理手順を示すフローチャート。
【符号の説明】
１１…ＣＰＵ
１２…主メモリ
１５…表示コントローラ
１６…内部ＬＣＤ
１９…ＢＩＯＳ ＲＯＭ
３０…外部ＣＲＴ
１０１…ＢＩＯＳ
１０２…ユーティリティプログラム
１０３…表示ドライバ
２０１…カレント表示デバイスフラグ
２０２…シングル／デュアルフラグ
Claims (6)
- フラットパネルディスプレイから構成される第１の表示装置と、第２の表示装置とを制御可能な情報処理装置において、
個別の表示タイミングで表示信号をそれぞれ生成するための第１および第２の表示制御回路を含む表示制御装置と、
所定の解像度で前記フラットパネルディスプレイに画面表示を行うために規定され、ブランキング期間の長さが前記フラットパネルディスプレイの特性に合わせて規定された第１の表示タイミングと、前記第１の表示タイミングと同一のリフレッシュレートで且つ前記第１の表示タイミングよりもブランキング期間が長く規定された第２の表示タイミングとを有し、前記所定の解像度で前記第１および第２の表示装置に同時に画面表示を行う場合、前記第１および第２の表示制御回路を使用するデュアルコントローラモードが選択されている場合には、前記第１の表示タイミングに対応する第１の表示信号と前記第２の表示タイミングに対応し且つ前記第１の表示信号よりもブランキング期間が長い第２の表示信号とが、前記第１および第２の表示装置にそれぞれ供給されるように、前記第１および第２の表示タイミングを前記第１および第２の表示制御回路にそれぞれ設定し、前記第１の表示制御回路を使用するシングルコントローラモードが選択されている場合には、前記第１の表示タイミングの第１および第２の表示信号が前記第１および第２の表示装置にそれぞれ供給されるように、前記第１の表示タイミングを前記第１の表示制御回路に設定する表示タイミング制御手段とを具備することを特徴とする情報処理装置。 - 前記第２の表示タイミングは、前記第１の表示タイミングと同一のリフレッシュレートで、前記第１の表示タイミングよりもブランキング期間が長く規定され、且つ前記第１の表示タイミングよりも画素当たりの表示データ出力速度が高速であることを特徴とする請求項１記載の情報処理装置。
- 前記情報処理装置のキーボードからの所定のキー入力を受け付け、そのキー入力の受け付けの度に、表示先となる表示装置を前記第１の表示装置、前記第２の表示装置、前記第１および第２の表示装置への同時表示、の順で切り換える手段をさらに具備することを特徴とする請求項１記載の情報処理装置。
- フラットパネルディスプレイから構成される第１の表示装置と、第２の表示装置とを、個別の表示タイミングで表示信号をそれぞれ生成するための第１および第２の表示制御回路を含む表示制御装置を用いて制御するための表示制御方法において、
表示モードを、前記第１および第２の表示装置に同一の解像度の画面表示が同時に行われる同時表示モードに切り換えるステップと、
所定の解像度で前記フラットパネルディスプレイに画面表示を行うために規定され、ブランキング期間の長さが前記フラットパネルディスプレイの特性に合わせて規定された第１の表示タイミングと、前記第１の表示タイミングと同一のリフレッシュレートで且つ前記第１の表示タイミングよりもブランキング期間が長く規定された第２の表示タイミングとを有し、前記表示モードが前記同時表示モードに切り換えられた場合、前記第１および第２の表示制御回路を使用するデュアルコントローラモードが選択されている場合には、前記第１の表示タイミングに対応する第１の表示信号と前記第２の表示タイミングに対応し且つ前記第１の表示信号よりもブランキング期間が長い第２の表示信号とが、前記第１および第２の表示装置にそれぞれ供給されるように、前記第１および第２の表示タイミングを前記第１および第２の表示制御回路にそれぞれ設定し、前記第１の表示制御回路を使用するシングルコントローラモードが選択されている場合には、前記第１の表示タイミングの第１および第２の表示信号が前記第１および第２の表示装置にそれぞれ供給されるように、前記第１の表示タイミングを前記第１の表示制御回路に設定するステップとを具備することを特徴とする表示制御方法。 - 前記第２の表示タイミングは、前記第１の表示タイミングと同一のリフレッシュレートで、前記第１の表示タイミングよりもブランキング期間が長く規定され、且つ前記第１の表示タイミングよりも画素当たりの表示データ出力速度が高速であることを特徴とする請求項４記載の表示制御方法。
- フラットパネルディスプレイをディスプレイモニタとして有する情報処理装置において、
外部ディスプレイを接続可能な表示信号出力端子と、
個別の表示タイミングで表示信号をそれぞれ生成するための第１および第２の表示制御回路を含む表示制御装置と、
前記フラットパネルディスプレイの表示解像度と同一の解像度で前記フラットパネルディスプレイに画面表示を行うために規定され、ブランキング期間の長さが前記フラットパネルディスプレイの特性に合わせて規定された第１の表示タイミングと、前記第１の表示タイミングと同一のリフレッシュレートで且つ前記第１の表示タイミングよりもブランキング期間が長く規定された第２の表示タイミングとを有し、前記フラットパネルディスプレイの表示解像度と同一の解像度で前記フラットパネルディスプレイと前記外部ディスプレイに同時に画面表示を行う場合、前記第１および第２の表示制御回路を使用するデュアルコントローラモードが選択されている場合には、前記第１の表示タイミングに対応する第１の表示信号と前記第２の表示タイミングに対応し且つ前記第１の表示信号よりもブランキング期間が長い第２の表示信号とが、前記フラットパネルディスプレイおよび前記外部ディスプレイにそれぞれ供給されるように、前記第１および第２の表示タイミングを前記第１および第２の表示制御回路にそれぞれ設定し、前記第１の表示制御回路を使用するシングルコントローラモードが選択されている場合には、前記第１の表示タイミングの第１および第２の表示信号が前記フラットパネルディスプレイおよび前記外部ディスプレイにそれぞれ供給されるように、前記第１の表示タイミングを前記第１の表示制御回路に設定する表示タイミング制御手段とを具備することを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001035982A JP4921642B2 (ja) | 2001-02-13 | 2001-02-13 | 情報処理装置および表示制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001035982A JP4921642B2 (ja) | 2001-02-13 | 2001-02-13 | 情報処理装置および表示制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002244632A JP2002244632A (ja) | 2002-08-30 |
| JP4921642B2 true JP4921642B2 (ja) | 2012-04-25 |
Family
ID=18899334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001035982A Expired - Fee Related JP4921642B2 (ja) | 2001-02-13 | 2001-02-13 | 情報処理装置および表示制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4921642B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007079132A (ja) * | 2005-09-14 | 2007-03-29 | Sharp Corp | 表示装置 |
| CN100419848C (zh) * | 2005-09-28 | 2008-09-17 | 联想(北京)有限公司 | 一种多显示器系统及其自动设置显示模式的方法 |
| JP4581012B2 (ja) | 2008-12-15 | 2010-11-17 | 株式会社東芝 | 電子機器、及び表示制御方法 |
| JP6398489B2 (ja) * | 2014-09-04 | 2018-10-03 | 株式会社リコー | 情報処理プログラム、情報処理方法、及び情報処理装置 |
| JP2017225492A (ja) * | 2016-06-20 | 2017-12-28 | 京楽産業．株式会社 | 遊技機 |
| JP2017225490A (ja) * | 2016-06-20 | 2017-12-28 | 京楽産業．株式会社 | 遊技機 |
| JP2017225491A (ja) * | 2016-06-20 | 2017-12-28 | 京楽産業．株式会社 | 遊技機 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3017882B2 (ja) * | 1992-06-12 | 2000-03-13 | 株式会社東芝 | 表示制御システム |
| JPH07311639A (ja) * | 1994-05-16 | 1995-11-28 | Toshiba Corp | ポータブルコンピュータ |
| JP3671721B2 (ja) * | 1999-03-04 | 2005-07-13 | セイコーエプソン株式会社 | 画像表示装置 |
-
2001
- 2001-02-13 JP JP2001035982A patent/JP4921642B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002244632A (ja) | 2002-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5579025A (en) | Display control device for controlling first and second displays of different types | |
| US7623126B2 (en) | Method and apparatus for asynchronous display of graphic images | |
| US8055968B2 (en) | Panel driving circuit that generates panel test pattern and panel test method thereof | |
| US5710570A (en) | Information processing unit having display functions | |
| JP2809180B2 (ja) | 液晶表示装置 | |
| JPH08278486A (ja) | 表示制御装置及び方法及び表示装置 | |
| JPH1115425A (ja) | 表示モード切り替え制御ディスプレイ | |
| US5880741A (en) | Method and apparatus for transferring video data using mask data | |
| JP4921642B2 (ja) | 情報処理装置および表示制御方法 | |
| KR100304899B1 (ko) | 모니터의 허용범위 초과 영상 표시장치 및 방법 | |
| JP2002304163A (ja) | 液晶表示装置の駆動方法及び装置 | |
| JP2001067054A (ja) | 表示制御装置およびコンピュータシステム | |
| JPH10319916A (ja) | 液晶表示装置 | |
| JP2000305553A (ja) | 液晶マルチディスプレイシステム制御装置と駆動回路 | |
| JP2956738B2 (ja) | 映像表示装置およびコンピュータ | |
| KR100935821B1 (ko) | 도트 클럭 생성 회로, 반도체 디바이스, 및 도트 클럭 생성방법 | |
| JP2002032063A (ja) | 液晶表示装置およびウィンドウ表示拡大制御方法 | |
| US20130162682A1 (en) | Vertical scan panel with conversion mode capability | |
| JP2003058117A (ja) | 表示装置、電子機器および表示制御方法 | |
| JPH086683A (ja) | パーソナルコンピュータ | |
| JP3985451B2 (ja) | 画像処理装置および画像表示装置 | |
| JP2000112447A (ja) | 表示装置、本体装置、表示システム、解像度設定方法、情報処理装置 | |
| JPH11133939A (ja) | 表示装置 | |
| JPH0895535A (ja) | 表示制御装置およびその装置におけるピクセルクロック切り替え方法 | |
| US20060017652A1 (en) | Control apparatus of display device, control method and electronic apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110930 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120203 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |