CN104050910B - 移位寄存器单元、栅极驱动电路及显示面板 - Google Patents

移位寄存器单元、栅极驱动电路及显示面板 Download PDF

Info

Publication number
CN104050910B
CN104050910B CN201410267456.4A CN201410267456A CN104050910B CN 104050910 B CN104050910 B CN 104050910B CN 201410267456 A CN201410267456 A CN 201410267456A CN 104050910 B CN104050910 B CN 104050910B
Authority
CN
China
Prior art keywords
switch element
shift register
register cell
control module
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410267456.4A
Other languages
English (en)
Other versions
CN104050910A (zh
Inventor
聂磊森
祁小敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410267456.4A priority Critical patent/CN104050910B/zh
Publication of CN104050910A publication Critical patent/CN104050910A/zh
Priority to US14/526,432 priority patent/US9536466B2/en
Application granted granted Critical
Publication of CN104050910B publication Critical patent/CN104050910B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Abstract

本发明提供了一种移位寄存器单元、栅极驱动电路及显示面板，所述移位寄存器单元包括接入控制模块和移位寄存模块；所述接入控制模块用于控制输入信号和复位信号的接入；所述移位寄存模块用于在时钟信号的驱动下对接入的输入信号或复位信号对应地进行输出或复位；所述接入控制模块包括耗尽型场效应晶体管；所述移位寄存器单元还包括连接控制模块，所述连接控制模块设置在所述接入控制模块和移位寄存模块之间，用于在所述移位寄存模块进行输出时阻断所述接入控制模块和移位寄存模块之间的连接。本发明主要通过连接控制模块的设计，在移位寄存器单元进行输出时阻断其高电位的漏电通路，从而极大地减小了漏电流，保证了移位寄存器单元的正常输出。

Description

移位寄存器单元、栅极驱动电路及显示面板
技术领域
本发明涉及显示领域，具体涉及一种移位寄存器单元、栅极驱动电路及显示面板。
背景技术
随着平板显示的发展，a-Si(非晶硅)和p-Si(多晶硅)技术常被应用至移位寄存电路中，并作为基本单元形成高分辨率、窄边框显示面板的栅极驱动电路。然而，氧化物TFT(薄膜晶体管，Thin FilmTranSistor)作为一种非常有潜力的半导体技术，比p-Si工艺更简单、成本更低，比a-Si迁移率更高，因而具有广阔的应用前景。
但是，氧化物TFT是一种耗尽型晶体管，而前面提到的a-Si和p-Si均为增强型晶体管，两者的栅源电压-源极电流特性分别如图1(增强型)和图2(耗尽型)所示，其纵轴为源极电流，横轴为栅源电压。从图1中可以看出，当栅源电压vGS电压为零时，源极电流iD为零，这说明了当vGS为0V时，增强型晶体管完全关闭。然而对于图2中的耗尽型晶体管，vGS为0V时iD远大于零；而只有在vGS为-6V时，iD才为零。也就是说，在vGS为0V时耗尽型晶体管仍然处于导通状态，无法关闭。因此，现有技术中在使用a-Si或p-Si能够正常工作的移位寄存器电路，在改用耗尽型晶体管制作时，由于其不能正常关闭、漏电流较大，电路就不能正常工作。
具体来说，参见图3所示的传统移位寄存器单元电路，当使用增强型晶体管制作该电路时，该电路可以正常工作，正如图4该电路的电路工作时序图的实线部分所示。然而如果使用耗尽型晶体管制作该电路时，由于漏电流过大，导致图中PU点的电位无法保持，不能正常输出，电路失效，如图4虚线部分所示。
发明内容
(一)解决的技术问题
针对现有技术的不足，本发明提供一种移位寄存器单元、栅极驱动电路及显示面板，主要通过连接控制模块的设计，在移位寄存器单元进行输出时阻断其高电位的漏电通路，从而极大地减小了漏电流，保证了移位寄存器单元的正常输出。
(二)技术方案
一种移位寄存器单元，包括接入控制模块和移位寄存模块；所述接入控制模块用于控制输入信号和复位信号的接入；所述移位寄存模块用于在时钟信号的驱动下对接入的输入信号或复位信号对应地进行输出或复位；所述接入控制模块包括耗尽型场效应晶体管；
所述移位寄存器单元还包括：连接控制模块，所述连接控制模块设置在所述接入控制模块和移位寄存模块之间，用于在所述移位寄存模块进行输出时阻断所述接入控制模块和移位寄存模块之间的连接。
优选地，所述移位寄存模块包括第一开关元件、第二开关元件和第一电容；所述第一开关元件的第一端与第二开关元件的第二端、第一电容的第二端相连，并与移位寄存器单元的输出端相连；所述第一开关元件的控制端与第一电容的第一端相连，并与所述连接控制模块相连；所述时钟信号包括第一时钟信号和第二时钟信号，所述第一时钟信号接在所述第一开关元件的第二端，所述第二时钟信号接在所述第二开关元件的控制端；所述第二开关元件的第一端与低电平的工作电压线相连。
优选地，所述移位寄存模块还包括第三开关元件、第四开关元件、第五开关元件和第二电容；所述第三开关元件的第二端与移位寄存器单元的输出端相连；所述第三开关元件的控制端与第二电容的第二端、第四开关元件的第二端、第五开关元件的控制端相连；所述第五开关元件的第二端与第四开关元件的控制端相连，并与所述第一开关元件的控制端相连；所述第一时钟信号还接于所述第二电容的第一端；所述第三、第四、第五开关元件的第一端与低电平的工作电压线相连。
优选地，所述移位寄存模块的开关元件均为耗尽型薄膜晶体管，所述第四开关元件的第一端改接于电压值低于所述低电平的工作电压的偏置电压线。
优选地，所述连接控制模块包括第六开关元件、第七开关元件、第八开关元件和第三电容；所述第六开关元件的第二端与第八开关元件的第一端、第三电容的第一端相连；所述第七开关元件的第二端与第三电容的第二端相连；所述第六开关元件的第一端与所述移位寄存模块相连，所述第八开关元件的第二端与所述接入控制模块相连；所述时钟信号包括第一时钟信号和第二时钟信号，所述第一时钟信号接于所述第七开关元件的控制端，所述第二时钟信号接于第六开关元件和第八开关元件的控制端；所述第七开关元件的第一端与低电平的工作电压线相连。
优选地，所述接入控制模块包括第九开关元件、第十开关元件、第十一开关元件和第十二开关元件；所述第九开关元件的第二端与第十开关元件的第一端相连，且第九开关元件和第十开关元件的控制端与移位寄存器单元的复位端相连；所述第十开关元件的第二端与第十一开关元件的第一端相连，并与所述连接控制模块相连；所述第十一开关元件的第二端与第十二开关元件的第一端相连，且第十二开关元件与移位寄存器单元的输入端相连；所述时钟信号包括第一时钟信号和第二时钟信号，所述第二时钟信号接于所述第十一开关元件和第十二开关元件的控制端；所述第九开关元件的第一端与低电平的工作电压线相连。
优选地，所述开关元件为薄膜晶体管。
优选地，所述薄膜晶体管为氧化物薄膜晶体管。
一种栅极驱动电路，包括至少两个级联的移位寄存器单元，所述移位寄存器单元采用上述任意一种移位寄存器单元。
一种显示面板，所述显示面板包括上述任意一种栅极驱动电路。
(三)有益效果
本发明至少具有如下的有益效果：
本发明主要通过在接入控制模块和移位寄存模块之间设置连接控制模块，用以在所述移位寄存模块进行输出时阻断所述接入控制模块和移位寄存模块之间的连接。这样一来，移位寄存模块中的高电位点向接入控制模块中的低电位点的漏电通路就被阻断了，也就可以有效地减小经过接入控制模块中的漏电流，保证移位寄存器单元的正常输出。
而且，本发明同样适用于全部采用耗尽型晶体管的电路，也就是可以提供晶体管全部采用氧化物TFT构成的移位寄存器单元，而同样保证移位寄存器单元的正常功能，具有很高的实际应用价值。
当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单的介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是增强型晶体管的栅源电压-源极电流特性曲线；
图2是耗尽型晶体管的栅源电压-源极电流特性曲线；
图3是背景技术中传统移位寄存器单元的电路图；
图4是背景技术中传统移位寄存器单元电路的工作时序图；
图5是本发明一个实施例中移位寄存器单元的电路结构框图；
图6是本发明一个实施例中优选移位寄存器单元的电路结构图；
图7是本发明一个实施例中优选移位寄存器单元电路的工作时序图；
图8是本发明一个实施例中优选移位寄存器单元在高温下PU点电位的模拟图；
图9是本发明一个实施例中栅极驱动电路的级联结构图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
本发明实施例提出了一种移位寄存器单元，参见图5，该移位寄存器单元包括接入控制模块和移位寄存模块；所述接入控制模块用于控制输入信号和复位信号的接入；所述移位寄存模块用于在时钟信号的驱动下对接入的输入信号或复位信号对应地进行输出或复位；所述接入控制模块包括耗尽型场效应晶体管；
所述移位寄存器单元还包括：连接控制模块，所述连接控制模块设置在所述接入控制模块和移位寄存模块之间，用于在所述移位寄存模块进行输出时阻断所述接入控制模块和移位寄存模块之间的连接。
当然，每个模块需要接于工作电压线上，由工作电压线提供固定的工作电压；而且每个模块都需要有时钟信号接入，用于实现电路的同步触发的时序。
具体而言，由于所述接入控制模块是用于控制来自外部的输入信号和复位信号的接入的，所以一般情况下可以设置两个或两组开关元件控制输入信号和复位信号与移位寄存器单元中其他模块的连接。而移位寄存模块由于是用于在时钟信号的驱动下对接入的输入信号或复位信号对应地进行输出或复位的，就如同图3中T3、T6和C1组成的局部电路，其可以按时钟触发顺序根据接入的信号进行输出和复位。两个模块在现有技术中均有多种实现方式，图3所示的也是其中一种。
如上所述，接入控制模块一般会采用开关元件来控制信号的接入，所以在开关元件具体为耗尽型晶体管时，就会出现关闭状态下漏电流过大的问题。以图3为例，其中的PU点就通过耗尽型晶体管T2的源极和漏极与VGL(低电平的工作电压)相连。在PU为高电平，而T2处于关闭状态的时候，由于耗尽型晶体管的特性，PU点的高电位就会经由T2以漏源电流的形式流向低电平的工作电压线，也就是上面所提到的漏电。从而，PU点的高电位就处于无法保持的状态，T3的栅极高电位无法保持，其自然也就没有办法正常地开启或关闭，移位寄存器单元也就无法在其输出端进行正常的输出了。
为了避免这样的情形，本发明实施例就添加了间隔在接入控制模块和移位寄存模块之间的连接控制模块，通过在所述移位寄存模块进行输出时阻断所述接入控制模块和移位寄存模块之间的连接，因而可以阻断PU点向低电位的漏电，从而有效地减小经过接入控制模块中的漏电流，保证移位寄存器单元的正常输出。
这里所说的PU点指的就是移位寄存模块的接入位置，也就是接入控制模块或连接控制模块的接出位置。
为了更具体地说明本发明实施例的技术方案，下面展示一种同样技术技术构思下的一种优选移位寄存器单元电路结构：
参见图6，该电路包括接入控制模块(M9至M12)、连接控制模块(M6至M7、C3)和移位寄存模块(M1至M5、C1、C2)。
其中，移位寄存模块包括第一开关元件M1、第二开关元件M2和第一电容C1，其中所述第一开关元件M1的第一端与第二开关元件M2的第二端、第一电容C1的第二端相连，并与移位寄存器单元的输出端OUTPUT相连；
所述第一开关元件M1的控制端与第一电容C1的第一端相连，并与所述连接控制模块相连；
所述时钟信号包括第一时钟信号CK和第二时钟信号CKB，所述第一时钟信号CK接在所述第一开关元件M1的第二端，所述第二时钟信号CKB接在所述第二开关元件M2的控制端；
所述第二开关元件M2的第一端与低电平的工作电压线VGL相连。
与图3对比可知，这一部分与图3中基本移位寄存器单元中的移位寄存器单元的构造是相似的。
优选地，所述移位寄存模块还包括由第三开关元件M3、第四开关元件M4、第五开关元件M5和第二电容C2，其中：
所述第三开关元件M3的第二端与移位寄存器单元的输出端OUTPUT相连；
所述第三开关元件M3的控制端与第二电容C2的第二端、第四开关元件M4的第二端、第五开关元件M5的控制端相连；
所述第五开关元件M5的第二端与第四开关元件M4的控制端相连，并与所述第一开关元件M1的控制端相连；
所述第一时钟信号CK还接于所述第二电容C2的第一端；
所述第三、第四、第五开关元件M3、M4、M5的第一端与低电平的工作电压线VGL相连。
这一部分属于移位寄存模块中的附加单元，其较于图3所示的移位寄存单元有着更好的输出效果。
然而，在上述所有开关元件均为耗尽型薄膜晶体管时，这样的移位寄存模块会存在PU点通过M4漏电的问题，对应的将所述第四开关元件M4的第一端改接于电压值低于所述低电平的工作电压的偏置电压线VGL1(或者说将M4第一端所接的低电平降得更低)，当然VGL1<VGL，其电压值具体根据如图2所示的所用耗尽型薄膜晶体管的特性曲线来对应设定，如在这里可以具体取VLG1＝-16V(比-10V低电平电压还要低6V)。
以上为该电路中移位寄存模块的相应电路构造的描述，下面将具体介绍本发明实施例中的连接控制模块：
优选地，所述连接控制模块包括第六开关元件M6、第七开关元件M7、第八开关元件M8和第三电容C3，其中：
所述第六开关元件M6的第二端与第八开关元件M8的第一端、第三电容C3的第一端相连；
所述第七开关元件M7的第二端与第三电容C3的第二端相连；
所述第六开关元件M6的第一端与所述移位寄存模块相连，所述第八开关元件M8的第二端与所述接入控制模块相连；
所述时钟信号包括第一时钟信号CK和第二时钟信号CKB，所述第一时钟信号CK接于所述第七开关元件M7的控制端，所述第二时钟信号CKB接于第六开关元件M6和第八开关元件M8的控制端；
所述第七开关元件的第一端与低电平的工作电压线相连。
从而，在时钟信号的控制下，也就是CKB为低电平时，M6和M8处于关闭状态，从而有效地阻止PU点向接入控制模块中的低电位点漏电。
最后，关于接入控制模块的结构：
优选地，所述接入控制模块包括九开关元件M9、第十开关元件M10、第十一开关元件M11和第十二开关元件M12，其中：
所述第九开关元件M9的第二端与第十开关元件M10的第一端相连，且第九开关元件M9和第十开关元件M10的控制端与移位寄存器单元的复位端RST相连；
所述第十开关元件M10的第二端与第十一开关元件M11的第一端相连，并与所述连接控制模块相连；
所述第十一开关元件M11的第二端与第十二开关元件M12的第一端相连，且第十二开关元件M12与移位寄存器单元的输入端STV相连；
所述时钟信号包括第一时钟信号CK和第二时钟信号CKB，所述第二时钟信号CKB接于所述第十一开关元件M11和第十二开关元件M12的控制端；
所述第九开关元件M9的第一端与低电平的工作电压线相连。
自此完成了对整个电路结构的描述，可见，各个模块的在各自功能的实现上是彼此独立的，所以在对时钟信号的描述上几个模块都是分开的。但是作为整体电路时，时钟信号以及工作电压线都是统一的，正如图5所示的模块化结构一样。
优选地，上述任意一个开关元件为薄膜晶体管。所述薄膜晶体管具体为氧化物薄膜晶体管(耗尽型晶体管中的一种)。开关元件的第一端指的就是TFT的漏极或源极，开关元件的第二端指的是TFT的源极或漏极，而开关元件的控制端指的是TFT的栅极。在这样的情形下，该电路主要是通过两个级联的晶体管M6和M8来实现PU点的电位保持的：在CKB为低电平时，将M6和M8关闭，由于C3电容的作用，使得M6的vGS小于0或者小于其阈值电压，让M6实现有效关闭状态，从而抑制了PU点的漏电途径。该电路输入端采用双TFT结构可以有效的抑制整个电路在输入端和输出端的漏电。
该优选移位寄存器单元的工作时序图参见图7(其中点划线代表高电位为+10V、低电位为-10V时的0V电位)，其工作过程主要分为①、②、③三个阶段：
①阶段一：CK和RST处为低电平，CKB和STV处为高电平。M1处于截止状态，M11，M12，M8，M6处于导通状态。STV处的高电平信号传至PU点，电容C1，C3开始充电。随着PU点电位的上升、M4逐步开启，电容C2也开始充电。从而，M3，M5的栅极通过M4被加上VGL1电压，从而实现M3、M5有效的关闭。
②阶段二：CK为高电平，CKB、STV处、RST处均为低电平。CKB信号将M8和M6关闭，此时M7导通，C3开始放电。对于M6而言，其vGS＜0，处于有效关闭状态。由于PU点为高电位，所以M4处于导通状态。故M3，M5也处于有效关闭状态，从而PU点无漏电，同时被拉到更高的电位。此时M1处于导通状态，输出OUTPUT处为高电平。
③阶段三：CK为低电平，RST处和CKB为高电平。OUTPUT处的电位通过M2被拉低，PU点的电位通过M6、M8、M9、M10得以释放。同时C2开始放电，M3和M5打开，也可以释放PU点的高电位。
如图4所示,移位寄存器单元采用氧化物TFT应用于接入控制模块时，其漏电现象非常严重，尤其是在高温情况下，其使得PU点不能保持高电位，栅极输出异常，不能保证移位寄存器单元的正常工作。该优选移位寄存器单元在高温下PU点电位的模拟参见图8，与图7对比可知，PU点的理想高低电位变化趋势与实际变化趋势是大致相同的。移位寄存器单元移位寄存器单元可以看出，运用本发明实施例的技术方案后栅极输出时PU点电位可以得到很好的保持。
总而言之，本发明主要通过在接入控制模块和移位寄存模块之间设置连接控制模块，用以在所述移位寄存模块进行输出时阻断所述接入控制模块和移位寄存模块之间的连接。这样一来，移位寄存模块中的高电位点向接入控制模块中的低电位点的漏电通路就被阻断了，也就可以有效地减小经过接入控制模块中的漏电流，保证移位寄存器单元的正常输出。
而且，本发明同样适用于全部采用耗尽型晶体管的电路，也就是可以提供晶体管全部采用氧化物TFT构成的移位寄存器单元，而同样保证移位寄存器单元的正常功能，具有很高的实际应用价值。
需要说明的是，该优选移位寄存器单元电路中所用的接入控制模块、连接控制模块以及移位寄存模块均具有多种不同的结构，但其不同结构之间的差异不是本发明的技术方案与其他技术方案的本质区别。所以，在本发明实施例的基础上进行修改或等同替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
实施例2
基于同样的发明思路，本发明实施例提供了一种栅极驱动电路，该栅极驱动电路包括至少两个级联的移位寄存器单元，所述移位寄存器单元采用如实施例1中所述的任意一种移位寄存器单元。具体而言，其可以将移位寄存器单元应用在栅极驱动电路的栅线驱动电路中，以多个级联的移位寄存器单元向像素单元提供栅线驱动信号。
采用如实施例1所述的任意一种移位寄存器单元所构成的栅线驱动电路如图9所示，其中字母标记含义与上述实施例中所述的一致，“OUT”指的即为移位寄存器单元的输出端，Output1、Output2、…、OutputN为对应于第N级栅线输出。另外，“STV0”代表输入信号，RESRT代表复位信号。
由于本发明实施例提供的显示面板与实施例1所提供的任意一种移位寄存器单元具有相同的技术特征，所以也能解决同样的技术问题，产生相同的技术效果。
实施例3
基于相同的发明构思，本发明实施例提出了一种显示面板，该显示面板包括实施例2中所述的任意一种栅极驱动电路，该显示面板可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
由于本发明实施例提供的显示面板与实施例2所提供的任意一种栅极驱动电路具有相同的技术特征，所以也能解决同样的技术问题，产生相同的技术效果。
综上所述，本发明主要通过在接入控制模块和移位寄存模块之间设置连接控制模块，用以在所述移位寄存模块进行输出时阻断所述接入控制模块和移位寄存模块之间的连接。这样一来，移位寄存模块中的高电位点向接入控制模块中的低电位点的漏电通路就被阻断了，也就可以有效地减小经过接入控制模块中的漏电流，保证移位寄存器单元的正常输出。
而且，本发明同样适用于全部采用耗尽型晶体管的电路，也就是可以提供晶体管全部采用氧化物TFT构成的移位寄存器单元，而同样保证移位寄存器单元的正常功能，具有很高的实际应用价值。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (9)

1.一种移位寄存器单元，包括接入控制模块和移位寄存模块；
所述接入控制模块用于控制输入信号和复位信号的接入；
所述移位寄存模块用于在时钟信号的驱动下对接入的输入信号或复位信号对应地进行输出或复位；
所述接入控制模块包括耗尽型场效应晶体管；
其特征在于，所述移位寄存器单元还包括：连接控制模块，所述连接控制模块设置在所述接入控制模块和移位寄存模块之间，用于在所述移位寄存模块进行输出时阻断所述接入控制模块和移位寄存模块之间的连接；
所述连接控制模块包括第六开关元件、第七开关元件、第八开关元件和第三电容；
所述第六开关元件的第二端与第八开关元件的第一端、第三电容的第一端相连；
所述第七开关元件的第二端与第三电容的第二端相连；
所述第六开关元件的第一端与所述移位寄存模块相连，所述第八开关元件的第二端与所述接入控制模块相连；
所述时钟信号包括第一时钟信号和第二时钟信号，所述第一时钟信号接于所述第七开关元件的控制端，所述第二时钟信号接于第六开关元件和第八开关元件的控制端；
所述第七开关元件的第一端与低电平的工作电压线相连；
所述接入控制模块、所述移位寄存模块及所述连接控制模块均接入时钟信号，用于实现电路的同步触发的时序。
2.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存模块包括第一开关元件、第二开关元件和第一电容；
所述第一开关元件的第一端与第二开关元件的第二端、第一电容的第二端相连，并与移位寄存器单元的输出端相连；
所述第一开关元件的控制端与第一电容的第一端相连，并与所述连接控制模块相连；
所述时钟信号包括第一时钟信号和第二时钟信号，所述第一时钟信号接在所述第一开关元件的第二端，所述第二时钟信号接在所述第二开关元件的控制端；
所述第二开关元件的第一端与低电平的工作电压线相连。
3.根据权利要求2所述的移位寄存器单元，其特征在于，所述移位寄存模块还包括第三开关元件、第四开关元件、第五开关元件和第二电容；
所述第三开关元件的第二端与移位寄存器单元的输出端相连；
所述第三开关元件的控制端与第二电容的第二端、第四开关元件的第二端、第五开关元件的控制端相连；
所述第五开关元件的第二端与第四开关元件的控制端相连，并与所述第一开关元件的控制端相连；
所述第一时钟信号还接于所述第二电容的第一端；
所述第三、第四、第五开关元件的第一端与低电平的工作电压线相连。
4.根据权利要求3所述的移位寄存器单元，其特征在于，所述移位寄存模块的开关元件均为耗尽型薄膜晶体管，所述第四开关元件的第一端改接于电压值低于所述低电平的工作电压的偏置电压线。
5.根据权利要求1所述的移位寄存器单元，其特征在于，所述接入控制模块包括第九开关元件、第十开关元件、第十一开关元件和第十二开关元件；
所述第九开关元件的第二端与第十开关元件的第一端相连，且第九开关元件和第十开关元件的控制端与移位寄存器单元的复位端相连；
所述第十开关元件的第二端与第十一开关元件的第一端相连，并与所述连接控制模块相连；
所述第十一开关元件的第二端与第十二开关元件的第一端相连，且第十二开关元件与移位寄存器单元的输入端相连；
所述时钟信号包括第一时钟信号和第二时钟信号，所述第二时钟信号接于所述第十一开关元件和第十二开关元件的控制端；
所述第九开关元件的第一端与低电平的工作电压线相连。
6.根据权利要求5所述的移位寄存器单元，其特征在于，所述开关元件为薄膜晶体管。
7.根据权利要求6所述的移位寄存器单元，其特征在于，所述薄膜晶体管为氧化物薄膜晶体管。
8.一种栅极驱动电路，包括至少两个级联的移位寄存器单元，其特征在于，栅极驱动电路所述移位寄存器单元采用如权利要求1至7中任意一项所述的移位寄存器单元。
9.一种显示面板，其特征在于，所述显示面板包括权利要求8所述的栅极驱动电路。
CN201410267456.4A 2014-06-16 2014-06-16 移位寄存器单元、栅极驱动电路及显示面板 Active CN104050910B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410267456.4A CN104050910B (zh) 2014-06-16 2014-06-16 移位寄存器单元、栅极驱动电路及显示面板
US14/526,432 US9536466B2 (en) 2014-06-16 2014-10-28 Shift register unit, gate driving circuit and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410267456.4A CN104050910B (zh) 2014-06-16 2014-06-16 移位寄存器单元、栅极驱动电路及显示面板

Publications (2)

Publication Number Publication Date
CN104050910A CN104050910A (zh) 2014-09-17
CN104050910B true CN104050910B (zh) 2016-08-31

Family

ID=51503655

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410267456.4A Active CN104050910B (zh) 2014-06-16 2014-06-16 移位寄存器单元、栅极驱动电路及显示面板

Country Status (2)

Country Link
US (1) US9536466B2 (zh)
CN (1) CN104050910B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104091574B (zh) * 2014-06-25 2016-03-02 京东方科技集团股份有限公司 移位寄存器、阵列基板、显示装置及其驱动方法
KR102595497B1 (ko) 2015-12-30 2023-10-30 엘지디스플레이 주식회사 Em 신호 제어 회로, em 신호 제어 방법 및 유기 발광 표시 장치
CN106328064B (zh) * 2016-09-28 2019-05-03 昆山工研院新型平板显示技术中心有限公司 一种扫描驱动电路
CN106652872B (zh) * 2016-12-30 2019-12-31 深圳市华星光电技术有限公司 Goa驱动电路及显示装置
CN106531117B (zh) * 2017-01-05 2019-03-15 京东方科技集团股份有限公司 移位寄存器、其驱动方法、栅极集成驱动电路及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102750898A (zh) * 2011-04-21 2012-10-24 乐金显示有限公司 移位寄存器
CN102819998A (zh) * 2012-07-30 2012-12-12 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器和显示装置
CN103226927A (zh) * 2013-01-23 2013-07-31 友达光电股份有限公司 移位暂存器、使用该移位暂存器的栅极驱动电路与显示装置
TW201335907A (zh) * 2012-02-24 2013-09-01 Innocom Tech Shenzhen Co Ltd 移位暫存器及顯示裝置
JP2014107001A (ja) * 2012-11-30 2014-06-09 Kyocera Corp シフトレジスタ回路および画像表示装置
CN203882580U (zh) * 2014-06-16 2014-10-15 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示面板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2524714B1 (fr) * 1982-04-01 1986-05-02 Suwa Seikosha Kk Transistor a couche mince
KR100438525B1 (ko) * 1999-02-09 2004-07-03 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로
US8605027B2 (en) * 2004-06-30 2013-12-10 Samsung Display Co., Ltd. Shift register, display device having the same and method of driving the same
TWI281673B (en) * 2005-02-21 2007-05-21 Au Optronics Corp Shift registers, display panels using same, and improving methods for leakage current
KR20080006037A (ko) * 2006-07-11 2008-01-16 삼성전자주식회사 시프트 레지스터, 이를 포함하는 표시 장치, 시프트레지스터의 구동 방법 및 표시 장치의 구동 방법
JP4835626B2 (ja) * 2008-04-03 2011-12-14 ソニー株式会社 シフトレジスタ回路、表示パネル及び電子機器
WO2010058581A1 (ja) * 2008-11-20 2010-05-27 シャープ株式会社 シフトレジスタ
US8330702B2 (en) * 2009-02-12 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, display device, and electronic device
TWI410944B (zh) * 2009-06-10 2013-10-01 Au Optronics Corp 顯示裝置之移位暫存器
JP5467455B2 (ja) * 2009-10-07 2014-04-09 Ｎｌｔテクノロジー株式会社 シフトレジスタ回路、走査線駆動回路及び表示装置
US8054935B2 (en) * 2009-11-13 2011-11-08 Au Optronics Corporation Shift register with low power consumption
TWI476742B (zh) * 2010-12-06 2015-03-11 Au Optronics Corp 多工式驅動電路
CN102779478B (zh) * 2012-04-13 2015-05-27 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器和显示装置
TWI600022B (zh) * 2012-07-20 2017-09-21 半導體能源研究所股份有限公司 脈衝輸出電路、顯示裝置、及電子裝置
CN102867475A (zh) * 2012-09-13 2013-01-09 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示装置
US9437324B2 (en) * 2013-08-09 2016-09-06 Boe Technology Group Co., Ltd. Shift register unit, driving method thereof, shift register and display device
CN103996367B (zh) * 2014-04-18 2017-01-25 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路和显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102750898A (zh) * 2011-04-21 2012-10-24 乐金显示有限公司 移位寄存器
TW201335907A (zh) * 2012-02-24 2013-09-01 Innocom Tech Shenzhen Co Ltd 移位暫存器及顯示裝置
CN102819998A (zh) * 2012-07-30 2012-12-12 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器和显示装置
JP2014107001A (ja) * 2012-11-30 2014-06-09 Kyocera Corp シフトレジスタ回路および画像表示装置
CN103226927A (zh) * 2013-01-23 2013-07-31 友达光电股份有限公司 移位暂存器、使用该移位暂存器的栅极驱动电路与显示装置
CN203882580U (zh) * 2014-06-16 2014-10-15 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示面板

Also Published As

Publication number Publication date
US9536466B2 (en) 2017-01-03
US20150364079A1 (en) 2015-12-17
CN104050910A (zh) 2014-09-17

Similar Documents

Publication Publication Date Title
KR102190079B1 (ko) Goa 구동 회로 및 액정 디스플레이 장치
CN104050910B (zh) 移位寄存器单元、栅极驱动电路及显示面板
CN104575396B (zh) 移位寄存器单元及其驱动方法、栅极扫描电路
KR101818383B1 (ko) 게이트 드라이버 온 어레이 회로
KR102215791B1 (ko) Goa 구동 회로 및 액정 디스플레이 장치
CN103440839B (zh) 移位寄存单元、移位寄存器和显示装置
CN104883181B (zh) 或非门电路、移位寄存器、阵列基板及显示装置
CN103646636B (zh) 移位寄存器、栅极驱动电路及显示装置
CN107154234A (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN103915074B (zh) 一种移位寄存器单元、栅极驱动装置和显示面板
US10810944B2 (en) Array substrate, display panel and display device
JP2018513400A (ja) 酸化物半導体薄膜トランジスタに基づくｇｏａ回路
CN104157260A (zh) 基于igzo制程的栅极驱动电路
CN106297634B (zh) 一种移位寄存器、栅极驱动电路及驱动方法
CN105261320B (zh) Goa单元驱动电路及其驱动方法、显示面板及显示装置
CN109979370A (zh) Goa电路及显示面板
US11705048B2 (en) Shift register unit, circuit structure, gate drive circuit, drive circuit and display device
CN109410820A (zh) Goa电路及显示面板
CN103035216A (zh) 显示装置
CN114038385B (zh) 栅极驱动器及显示装置
CN103198788A (zh) 一种像素电路、有机电致发光显示面板及显示装置
CN107958653A (zh) 阵列基板及其驱动方法、驱动电路及显示装置
CN103854587A (zh) 栅极驱动电路及其单元和一种显示器
CN106710510A (zh) 一种栅极驱动单元及驱动方法、栅极驱动电路和显示装置
CN109584780A (zh) 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant