KR20040110621A - 액정표시장치의 구동회로 - Google Patents

액정표시장치의 구동회로 Download PDF

Info

Publication number
KR20040110621A
KR20040110621A KR1020030040013A KR20030040013A KR20040110621A KR 20040110621 A KR20040110621 A KR 20040110621A KR 1020030040013 A KR1020030040013 A KR 1020030040013A KR 20030040013 A KR20030040013 A KR 20030040013A KR 20040110621 A KR20040110621 A KR 20040110621A
Authority
KR
South Korea
Prior art keywords
analog
latch
data
nand gate
input
Prior art date
Application number
KR1020030040013A
Other languages
English (en)
Other versions
KR100616711B1 (ko
Inventor
임경문
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030040013A priority Critical patent/KR100616711B1/ko
Priority to US10/865,809 priority patent/US8243000B2/en
Publication of KR20040110621A publication Critical patent/KR20040110621A/ko
Application granted granted Critical
Publication of KR100616711B1 publication Critical patent/KR100616711B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명에 따른 액정표시장치의 구동회로는, 액정표시장치의 데이터 구동회로에 있어서, 디지털 화소 데이터를 래치하는 래치 회로와; 상기 래치 회로의 래치 출력을 아날로그 영상 신호로 변환하는 디지털 아날로그 변환기와; 상기 디지털 아날로그 변환기로 변환된 아날로그 영상 신호를 증폭하는 아날로그 앰프를 구비하며;
상기 아날로그 앰프는, 낸드(NAND) 게이트와; 상기 낸드 게이트의 입력단자에 접속되는 캐패시터와; 상기 낸드 게이트의 입력단자와 출력단자를 연결하는 스위치로 구성됨을 특징으로 한다.
이와 같은 본 발명에 의하면, 구동회로 일체형 액정표시장치에 있어서 구동회로의 아날로그 출력 신호를 보다 안정적으로 신호선에 전달함으로써, 상기 구동회로를 보다 효과적으로 집적하게 되는 효과가 있다.

Description

액정표시장치의 구동회로{drive IC of Liquid Crystal Display}
본 발명은 액정표시장치의 구동회로에 관한 것으로, 특히 구동회로 일체형 액정표시장치에서 신호선의 RC 지연(delay)을 극복하도록 하는 아날로그 앰프가 채용된 액정표시장치의 데이터 구동회로에 관한 것이다.
최근 정지화상이나 동화상을 포함시킨 각종 화상을 표시하는 장치로서 액정 표시 장치(Liquid Crystal Display : LCD)가 널리 이용되고 있으며, 이는 경량, 박형, 저소비 구동 등의 특징과 함께 액정 재료의 개량 및 미세 화소 가공기술의 개발에 의해 화질이 가속도적으로 개선되고 있으며, 또한 그 응용범위가 점차 넓어지고 있는 추세이다.
이와 같은 상기 액정표시장치(Liquid Crystal Display : LCD)에는 일반적으로 표시장치의 화면을 이루는 액정 패널 상에 각각의 화소가 매트릭스 형태로 배열되어 있으며, 상기 각각의 화소에는 스위칭 소자로서의 박막트랜지스터가 형성되어 있고, 또한 상기 박막트랜지스터를 교차하여 지나가는 게이트 라인과 데이터 라인이 구비되어 있다.
이와 같은 액정표시장치를 액티브 매트릭스형 액정표시장치라고 하며, 도 1은 종래의 액티브 매트릭스형 액정표시장치를 나타내는 블록도이다.
도 1을 참조하면, 종래의 액티브 매트릭스형 액정표시장치는 외부의 비디오 카드(1)로부터 입력되는 영상 데이터를 액정 패널(6)에 공급하기 위한 데이터 구동회로(3)와, 상기 데이터 구동회로(3)에 신호 전압을 공급하는 감마전압회로(4)와, 상기 액정패널 상에 구비된 박막트랜지스터의 스위칭 동작을 제어하는 스캐닝 신호를 공급하는 게이트 구동회로(5), 및 상기 데이터 구동회로(3)와 게이트 구동회로(5)를 제어하기 위한 제어기(controller)(2)를 구비한다.
일반적으로 XGA(1024*768픽셀)급의 해상도를 가지는 액정패널(6)에는 1024*3 (RGB)개의 데이터 라인(data line)이 존재한다. 따라서, 일례로 XGA급의 해상도를가지는 액정표시장치에는 384채널의 출력단을 가지는 데이터 구동회로(3)가 8개(384*8 = 3072) 사용되며, 200채널의 출력단을 가지는 게이트 구동회로(5)는 일반적으로 4개가 사용된다.
컴퓨터 등의 본체에 내장된 디지털 비디오 카드(1)로부터 공급되는 비디오 데이터는 제어기(2)의 중계를 통해 데이터 구동회로(3)로 공급된다. 다른 예로써, 모니터 등에서는 컴퓨터로부터 입력되는 아날로그 영상신호가 액정모니터에 내장된 인터페이스 모듈을 통해서 디지털 비디오 데이터로 변환된 후 액정표시장치로 입력되기도 한다.
상기 게이트 구동회로(5)는 각 스캐닝 라인에 1프레임 시간마다 1회 스캐닝 펄스를 인가하며, 통상 이 펄스의 타이밍은 상기 액정패널(6)의 상측에서 하측을 향해 순서대로 어긋나 있으며, 상기 데이터 구동회로(3)는 스캐닝 펄스가 인가되는 1행분의 화소에 대응하는 액정구동전압 즉, 신호 전압을 각 데이터 라인에 인가한다.
상기 스캐닝 펄스가 인가된 선택 화소에서는 게이트 라인에 접속된 박막트랜지스터의 게이트전극의 전압이 높아지며, 박막트랜지스터가 온(on)상태로 된다.
이 때, 상기 액정구동전압은 상기 데이터 라인으로부터 박막트랜지스터의 드레인, 소스간을 경유하여 액정에 인가되며, 액정용량과 보지용량을 합친 화소용량을 충전한다. 이 동작을 반복함으로써, 프레임 시간마다 반복하여 영상신호에 대응시킨 전압이 패널 전면의 화소용량에 인가되는 것이다.
도 2는 도 1에 도시된 데이터 구동회로를 상세히 보여주는 블록도이다.
도 2를 참조하면, 먼저 데이터 래치(41)(data latch)는 외부로부터 입력되는 비디오 데이터(10, 11, 12)를 화소(pixel) 단위로 래치한다. 이 때 기수(even) 및 우수(odd) 비디오 데이터를 입력받는 액정표시장치의 경우에서는, 상기 데이터 래치(41)는 2화소 단위로 입력되는 비디오 데이터를 래치한다.
쉬프트 레지스터(40)는 입력되는 외부 클럭신호에 동기하여 비디오 데이터를 라인 래치에 저장시키기 위한 래치 인에이블신호를 순차적으로 발생시킨다. 라인 래치(42)는 상기 래치 인에이블신호에 동기하여 입력되는 비디오 데이터를 순차적으로 저장한다.
상기 라인 래치(42)는 적어도 각각 1라인 크기의 (여기서는 1개의 데이터 구동회로에 연결되는 데이터 라인수; 일례로 384*6비트) 제 1, 2 레지스터(미도시)를 구비한다. 상기 라인 래치(42)는 1라인분의 비디오 데이터가 제 1 레지스터에 저장되면, 동시에 제 1 레지스터에 저장된 1라인분의 비디오 데이터를 제 2 레지스터로 이동시킨다. 이후 상기 라인 래치(42)는 제 1 레지스터에 다음 라인의 비디오 데이터를 순차적으로 저장한다.
또한, 도 2의 디지털 아날로그 변환기(43)(digital to analog converter)는 감마전압회로(4)로부터 복수개의 신호 전압를 인가 받는다. 이후 상기 라인 래치의 제 2레지스터로부터 공급되는 각각의 비디오 데이터에 대응하여 입력되는 복수개의 신호전압 중 적어도 1 또는 2개의 신호전압을 선택한다.
그리고, 상기 디지털 아날로그 변환기(43)는 선택된 신호전압을 상기 비디오데이터에 대응하여 이를 분압하고 출력 버퍼(44)를 통해 아날로그 영상신호로써 각각의 데이터 라인으로 출력한다.
종래의 경우에는 상기 액정 패널과 별개로 구동회로 기판 즉, 데이터 구동회로 및 게이트 구동회로가 형성된 별도의 기판이 설치되는 것이 일반적이었다.
그러나, 최근 들어 대형 유리 기판을 사용할 수 있는 저온 폴리 실리콘(poly silicon) 개발에 의해 회로의 집적화가 전개됨에 따라 디스플레이 신호처리에 관계되는 회로를 유리 기판 상에 집적할 수 있게 되었고, 이와 같이 집적하는 회로의 범위도 점차 확대되고 있는 추세에 있다.
즉, 이러한 종류의 구동회로 일체형 액정표시장치는, 유리 기판 위에 폴리 실리콘 등으로 박막트랜지스터(TFT)를 형성하고, 이들 박막트랜지스터를 이용하여 상기 액정패널의 화소 어레이부와 구동회로의 양자를 형성할 수 있는 것이다.
상기 폴리 실리콘은 아몰퍼스(amorphous) 실리콘에 비해 캐리어의 이동도가 훨씬 크므로, 구동 회로용 IC를 위한 트랜지스터 소자를 유리기판 상에 화소전극을 위한 스위칭 트랜지스터와 함께 형성할 수 있으며, 이에 따라 LCD 제작에 있어서 모듈 공정의 비용이 절감될 수 있고 동시에 완성될 LCD의 사용 소비전력 역시 낮춰질 수 있다.
다만, 이 경우 상기 유리 기판 상에 데이터 버스가 다니게 되기 때문에, 유리 기판의 면적이 크고 데이터 라인의 수가 많게 될수록, 상기 데이터 버스의 부하 용량이 커지게 된다. 이와 같이 상기 데이터 버스의 부하 용량이 커지면, 파형이 완만해 지는 등의 문제 및 데이터 라인의 RC load가 커지는 문제가 발생하게 된다.
결국 상기 구동회로 일체형 액정표시장치의 경우 데이터 구동회로에서 출력되는 아날로그 전압이 보다 안정적으로 출력되어야 하는 것이며, 이를 위해 상기 출력 버퍼가 높은 출력으로 안정하게 동작되어야 함이 요구된다.
본 발명은 구동회로 일체형 액정표시장치에서, 구동회로의 출력 버퍼로 NAND 게이트와 상기 NAND 게이트의 입, 출력부를 연결하는 스위치 등이 포함되는 아날로그 앰프를 구성함으로써, 큰 RC load를 갖는 신호선을 안정적으로 구동하도록 하는 액정표시장치의 구동회로를 제공함에 그 목적이 있다.
도 1은 종래의 액티브 매트릭스형 액정표시장치를 나타내는 블록도.
도 2는 도 1에 도시된 데이터 구동회로를 상세히 보여주는 블록도.
도 3은 본 발명에 의한 데이터 구동회로를 나타내는 블록도.
도 4a 내지 도 4c는 본 발명에 의한 아날로그 앰프의 구성의 실시예를 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
54 : 출력버퍼 55 : 아날로그 앰프
60 : 낸드(NAND) 게이트 62 : 캐패시터
64, 64', 64'' : 입력단자 66 : 출력단자
68 : 스위치
상기 목적을 달성하기 위하여 본 발명에 따른 액정표시장치의 구동회로는, 액정표시장치의 데이터 구동회로에 있어서, 디지털 화소 데이터를 래치하는 래치 회로와; 상기 래치 회로의 래치 출력을 아날로그 영상 신호로 변환하는 디지털 아날로그 변환기와; 상기 디지털 아날로그 변환기로 변환된 아날로그 영상 신호를 증폭하는 아날로그 앰프를 구비하며;
상기 아날로그 앰프는, 낸드(NAND) 게이트와; 상기 낸드 게이트의 입력단자에 접속되는 캐패시터와; 상기 낸드 게이트의 입력단자와 출력단자를 연결하는 스위치로 구성됨을 특징으로 한다.
여기서, 상기 래치 회로에는, 외부로부터 입력되는 디지털 화소 데이터를 래치하는 데이터 래치와; 외부 클럭신호에 동기하여 상기 디지털 데이터에 대한 래치인에이블 신호를 순차적으로 발생시키는 쉬프트 레지스터와; 상기 래치 인에이블신호에 동기하여 입력되는 디지털 데이터를 순차적으로 저장하는 라인 래치가 포함된다.
또한, 상기 낸드 게이트의 입력단자는 2개의 단자로 구성되며, 상기 2개의 단자는 서로 단락되어 동일한 아날로그 영상 신호가 입력된다.
또는, 상기 낸드 게이트의 입력단자는 2개의 단자로 구성되며, 어느 한 단자로 상기 아날로그 영상 신호가 입력되고, 나머지 한 단자는 별도의 제어 신호가 입력되며, 상기 아날로그 영상 신호가 입력되는 낸드 게이트의 입력단자와 상기 낸드 게이트의 출력단자는 스위치에 의해 연결된다.
또한, 상기 아날로그 앰프의 구성과 동일한 아날로그 앰프가 직렬로 다수가 연결될 수 있다.
또한, 상기 목적을 달성하기 위하여 본 발명의 다른 실시예에 따른 액정표시장치의 구동회로는, 액정표시장치의 데이터 구동회로에 있어서,
디지털 화소 데이터를 래치하는 래치 회로와; 상기 래치 회로의 래치 출력을 아날로그 영상 신호로 변환하는 디지털 아날로그 변환기와; 상기 디지털 아날로그 변환기로 변환된 아날로그 영상 신호를 증폭하는 아날로그 앰프를 구비하며;
상기 아날로그 앰프는, 노어(NOR) 게이트와; 상기 노어 게이트의 입력단자에 접속되는 캐패시터와; 상기 노어 게이트의 입력단자와 출력단자를 연결하는 스위치로 구성됨을 특징으로 한다.
이와 같은 본 발명에 의하면, 구동회로 일체형 액정표시장치에 있어서 구동회로의 아날로그 출력 신호를 보다 안정적으로 신호선에 전달함으로써, 상기 구동회로를 보다 효과적으로 집적하게 되는 효과가 있다.
이하 첨부된 도면을 참조하여 본 발명에 의한 실시예를 상세히 설명하도록 한다.도 3은 본 발명에 의한 데이터 구동회로를 나타내는 블록도이다.
단, 본 발명에 의한 데이터 구동회로는 액정패널의 화소 어레이부와 동일한 기판 상에 형성되고, 이를 위해 상기 기판 상에 형성되는 박막트랜지스터(TFT)의 액티브층(Active layer)은 폴리 실리콘(poly silicon)으로 구성되며, 도 2에 도시된 종래의 데이터 구동회로의 구성요소와 동일한 구성에 대해서는 동일한 도면부호를 사용하도록 한다.
도 3을 참조하면, 상기 본 발명에 의한 데이터 구동회로는 데이터 래치, 쉬프트 레지스터, 라인 래치로 이루어진 래치회로와, 디지털 아날로그 변환기 및 아날로그 앰프로 구성되며, 상기 데이터 구동회로의 동작을 간단히 설명하면 다음과 같다.
먼저 데이터 래치(41)(data latch)는 외부로부터 입력되는 비디오 데이터(10, 11, 12)를 화소(pixel) 단위로 래치한다. 이 때 기수(even) 및 우수(odd) 비디오 데이터를 입력받는 액정표시장치의 경우에서는, 상기 데이터 래치(41)는 2화소 단위로 입력되는 비디오 데이터를 래치한다.
쉬프트 레지스터(40)는 입력되는 외부 클럭신호에 동기하여 비디오 데이터를 라인 래치에 저장시키기 위한 래치 인에이블신호를 순차적으로 발생시킨다. 라인 래치(42)는 상기 래치 인에이블신호에 동기하여 입력되는 비디오 데이터를 순차적으로 저장한다.
상기 라인 래치(42)는 적어도 각각 1라인 크기의 (여기서는 1개의 데이터 구동회로에 연결되는 데이터 라인수; 일례로 384*6비트) 제 1, 2 레지스터(미도시)를 구비한다. 상기 라인 래치(42)는 1라인분의 비디오 데이터가 제 1 레지스터에 저장되면, 동시에 제 1 레지스터에 저장된 1라인분의 비디오 데이터를 제 2 레지스터로 이동시킨다. 이후 상기 라인 래치(42)는 제 1 레지스터에 다음 라인의 비디오 데이터를 순차적으로 저장한다.
또한, 도 2의 디지털 아날로그 변환기(43)(digital to analog converter)는 감마전압회로(4)로부터 복수개의 신호 전압를 인가 받는다. 이후 상기 라인 래치의 제 2레지스터로부터 공급되는 각각의 비디오 데이터에 대응하여 입력되는 복수개의 신호전압 중 적어도 1 또는 2개의 신호전압을 선택한다.
그리고, 상기 디지털 아날로그 변환기(43)는 선택된 신호전압을 상기 비디오데이터에 대응하여 이를 아날로그 영상신호로 변환시키고, 상기 디지털 아날로그 변환기(43)에 의해 변환된 아날로그 영상 신호는 출력버퍼(54)를 통해 증폭되어 출력된다.
여기서, 상기 출력버퍼(54)는 다수개의 아날로그 앰프(analog amp)(55)로 구성되어 있으며, 상기 다수개의 아날로그 앰프(55)는 상기 디지털 아날로그 변환기(43)로부터 변환되는 각각의 아날로그 영상신호를 각각의 데이터 라인에 증폭시켜 전달하기 위해 각각의 데이터 라인에 대응되도록 형성되어 있다.
본 발명에 적용되는 구동회로 일체형 액정표시장치의 경우, 유리 기판 상에 데이터 버스가 다니게 되고, 또한 유리 기판의 면적이 크고 데이터 라인의 수가 많게 되므로 상기 데이터 버스의 부하 용량이 커지게 되며 결국 데이터 라인의 RCload가 커지는 문제가 발생하게 된다.
이러한 문제를 극복하기 위해서는 상기 데이터 라인으로 출력되는 아날로그 영상 데이터를 보다 안정적으로 출력시켜야 하는 것이며, 본 발명은 이를 위해 상기 아날로그 앰프의 구성을 종래와 다르게 하였다.
도 4a 내지 도 4c는 본 발명에 의한 아날로그 앰프의 구성의 실시예를 나타내는 도면이다.
즉, 이는 도 3에 도시된 데이터 구동회로의 출력버퍼(54) 내부에 구비된 각각의 아날로그 앰프(55) 구성에 대한 도면이다.
도 4a를 참조하면, 상기 아날로그 앰프는, 낸드(NAND) 게이트(60)와; 상기 낸드 게이트(60)의 입력단자(64)에 접속되는 캐패시터(62)와; 상기 낸드 게이트(60)의 입력단자(64)와 출력단자(66)를 연결하는 스위치(68)로 구성된다.
여기서, 상기 낸드 게이트의 입력단자(64)는 2개의 단자로 이루어져 있고, 상기 2개의 단자(64)는 서로 단락되어 동일한 아날로그 영상 신호가 입력되며, 또한 상기 낸드 게이트의 입력단자(64)와 출력단자(66)를 연결하는 스위치(68)는 전압의 초기화를 위한 스위치이다.
이러한 상기 아날로그 앰프의 동작을 설명하면, 우선 상기 낸드 게이트(60)의 입력단자(64)와 출력단자(66)를 연결하는 스위치(68)를 닫아 낸드 게이트(60)의 입, 출력을 상기 낸드 게이트에 제공되는 전원 전압의 중간전위로 초기화하며, 상기 초기화된 전압은 낸드 게이트(60)의 입력단자(64)에 접속되는 캐패시터(62)에 저장된다.
다음으로 디지털 아날로그 변환기(도 3의 43)에서 변환되는 아날로그 영상신호가 상기 낸드 게이트(60)의 입력단자(64)를 통해 입력되고, 상기 아날로그 영상신호의 전압과 상기 초기화된 전압의 차이 분에 상당하는 전압이 낸드 게이트(60)의 출력단자(66)를 통해 출력된다.
결과적으로 상기 낸드 게이트(60)의 출력단자(66)를 통해 출력되는 아날로그 전압은 상기 디지털 아날로그 변환기(도 3의 43)에서 변환된 아날로그 영상신호가 증폭된 값이며, 이는 각각 대응되는 데이터 라인으로 전달된다.
이는 상기 데이터 라인으로 출력된 신호를 모니터하여, 상기 디지털 아날로그 변환기(도 3의 43)에서 변환된 아날로그 영상신호에 피드백 (feedback)하는 것이며, 이를 통해 아날로그 앰프(도 3의 55)를 통해 출력되는 전압을 제어할 수 있게 되고, 결국 데이터 구동회로의 아날로그 출력 신호를 상기 제어를 통해 보다 안정적으로 데이터 라인에 전달하는 것이다.
도 4b는 상기 아날로그 앰프의 다른 실시예를 나타내는 도면으로 이를 참조하면, 상기 도 4a에서 설명된 아날로그 앰프가 직렬로 다수개 연결되어 있는 것이다.
즉, 낸드(NAND) 게이트(60)와; 상기 낸드 게이트(60)의 입력단자(64)에 접속되는 캐패시터(62)와; 상기 낸드 게이트(60)의 입력단자(64)와 출력단자(66)를 연결하는 스위치(68)로 구성된 단수의 동일한 아날로그 앰프를 직렬로 복수개의 단으로 구성(cascade 연결)하는 것이며, 이는 보다 효과적인 오프셋(offset) 제어를 위함이다.
또한, 도 4c는 상기 아날로그 앰프의 또 다른 실시예를 나타내는 도면으로, 이는 낸드(NAND) 게이트(60)와; 상기 낸드 게이트(60)의 입력단자(64', 64'')에 접속되는 캐패시터(62)와; 상기 낸드 게이트(60)의 입력단자(64', 64'')와 출력단자(66)를 연결하는 스위치(68)로 구성됨은 도 4a의 구성과 동일하나, 상기 낸드 게이트(60)의 2개의 입력단자(64', 64'')에 있어서, 그 중 어느 한 단자(64')로 상기 디지털 아날로그 변환기(도 3의 43)에서 변환된 아날로그 영상 신호가 입력되고, 나머지 한 단자(64'')는 별도의 제어(control) 신호가 입력됨을 그 특징으로 한다.
여기서, 상기 아날로그 영상 신호가 입력되는 낸드 게이트(60)의 입력단자(64')와 상기 낸드 게이트(60)의 출력단자(66)는 앞서 설명한 바와 같은 초기화 스위치(68)에 의해 연결된다.
이는 두 입력 중 어느 하나라도 low 이면 항상 high 가 출력되는 낸드 게이트의 특성을 활용하는 것으로, 두 입력단자(64', 64'') 중 어느 한 단자에 별도의 제어(control) 신호를 공급하면, 강제적으로 출력 상태를 사용자 임의로 고정시킬 수 있는 기능이 추가될 수 있는 것이다.
이는 일례로 디지털 데이터의 상위 비트(bit)의 상태에 따라 출력되는 아날로그 영상 신호를 블랙(black)으로 고정시킬 수 있는 등의 기능, 멀티-컬러 모드(multi-color mode) 선택 기능, 화면 마스크 등에 활용될 수도 있다.
또한, 도 4a 내지 도4c를 통해 설명된 아날로그 앰프에 있어서, 그 구성 요소인 낸드(NAND) 게이트(60)는 필요에 따라 노어(NOR) 게이트(미도시)로 변경하여적용할 수도 있으며, 뿐만 아니라 다른 구성을 통해 XOR 등의 논리 게이트가 확장 적용될 수도 있는 것이다.
이상의 설명에서와 같이 본 발명에 따른 액정표시장치의 구동회로에 의하면, 구동회로 일체형 액정표시장치에 있어서 구동회로의 아날로그 출력 신호를 보다 안정적으로 신호선에 전달함으로써, 상기 구동회로를 보다 효과적으로 집적하게 되는 효과가 있다.

Claims (7)

  1. 액정표시장치의 데이터 구동회로에 있어서,
    디지털 화소 데이터를 래치하는 래치 회로와,
    상기 래치 회로의 래치 출력을 아날로그 영상 신호로 변환하는 디지털 아날로그 변환기와,
    상기 디지털 아날로그 변환기로 변환된 아날로그 영상 신호를 증폭하는 아날로그 앰프를 구비하며,
    상기 아날로그 앰프는,
    낸드(NAND) 게이트와, 상기 낸드 게이트의 입력단자에 접속되는 캐패시터와, 상기 낸드 게이트의 입력단자와 출력단자를 연결하는 스위치로 구성됨을 특징으로 하는 액정표시장치의 데이터 구동회로.
  2. 제 1항에 있어서,
    상기 래치 회로에는,
    외부로부터 입력되는 디지털 화소 데이터를 래치하는 데이터 래치와,
    외부 클럭신호에 동기하여 상기 디지털 데이터에 대한 래치인에이블 신호를 순차적으로 발생시키는 쉬프트 레지스터와,
    상기 래치 인에이블신호에 동기하여 입력되는 디지털 데이터를 순차적으로 저장하는 라인 래치가 포함됨을 특징으로 하는 액정표시장치의 데이터 구동회로.
  3. 제 1항에 있어서,
    상기 낸드 게이트의 입력단자는 2개의 단자로 구성되며, 상기 2개의 단자는 서로 단락되어 동일한 아날로그 영상 신호가 입력됨을 특징으로 하는 액정표시장치의 데이터 구동회로.
  4. 제 1항에 있어서,
    상기 낸드 게이트의 입력단자는 2개의 단자로 구성되며, 어느 한 단자로 상기 아날로그 영상 신호가 입력되고, 나머지 한 단자는 별도의 제어 신호가 입력됨을 특징으로 하는 액정표시장치의 데이터 구동회로.
  5. 제 4항에 있어서,
    상기 아날로그 영상 신호가 입력되는 낸드 게이트의 입력단자와 상기 낸드 게이트의 출력단자는 스위치에 의해 연결됨을 특징으로 하는 액정표시장치의 데이터 구동회로.
  6. 제 1항에 있어서,
    상기 아날로그 앰프의 구성과 동일한 아날로그 앰프가 직렬로 다수가 연결됨을 특징으로 하는 액정표시장치의 데이터 구동회로.
  7. 액정표시장치의 데이터 구동회로에 있어서,
    디지털 화소 데이터를 래치하는 래치 회로와,
    상기 래치 회로의 래치 출력을 아날로그 영상 신호로 변환하는 디지털 아날로그 변환기와,
    상기 디지털 아날로그 변환기로 변환된 아날로그 영상 신호를 증폭하는 아날로그 앰프를 구비하며,
    상기 아날로그 앰프는,
    노어(NOR) 게이트와, 상기 노어 게이트의 입력단자에 접속되는 캐패시터와, 상기 노어 게이트의 입력단자와 출력단자를 연결하는 스위치로 구성됨을 특징으로 하는 액정표시장치의 데이터 구동회로.
KR1020030040013A 2003-06-20 2003-06-20 액정표시장치의 구동회로 KR100616711B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030040013A KR100616711B1 (ko) 2003-06-20 2003-06-20 액정표시장치의 구동회로
US10/865,809 US8243000B2 (en) 2003-06-20 2004-06-14 Driving IC of liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030040013A KR100616711B1 (ko) 2003-06-20 2003-06-20 액정표시장치의 구동회로

Publications (2)

Publication Number Publication Date
KR20040110621A true KR20040110621A (ko) 2004-12-31
KR100616711B1 KR100616711B1 (ko) 2006-08-28

Family

ID=34545521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030040013A KR100616711B1 (ko) 2003-06-20 2003-06-20 액정표시장치의 구동회로

Country Status (2)

Country Link
US (1) US8243000B2 (ko)
KR (1) KR100616711B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101100884B1 (ko) * 2004-11-08 2012-01-02 삼성전자주식회사 표시 장치 및 표시 장치용 구동 장치
US7940921B2 (en) * 2005-06-23 2011-05-10 Agere Systems Inc. Continuous power transfer scheme for two-wire serial link
US7859392B2 (en) * 2006-05-22 2010-12-28 Iwi, Inc. System and method for monitoring and updating speed-by-street data
US8212760B2 (en) * 2007-07-19 2012-07-03 Chimei Innolux Corporation Digital driving method for LCD panels
US20090115700A1 (en) * 2007-11-02 2009-05-07 Epson Imaging Devices Corporation Liquid crystal display device
JP2012256012A (ja) * 2010-09-15 2012-12-27 Semiconductor Energy Lab Co Ltd 表示装置
CN106782421B (zh) * 2017-03-10 2019-08-13 深圳市华星光电技术有限公司 像素驱动方法及装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3942117A (en) * 1973-12-17 1976-03-02 Spectradyne, Inc. All saturated switching mode solid state RF amplifier
US4490742A (en) * 1982-04-23 1984-12-25 Vcs, Incorporated Encoding apparatus for a closed circuit television system
JPS62145906A (ja) * 1985-12-20 1987-06-30 Nec Corp 増幅回路
US5382843A (en) * 1990-02-02 1995-01-17 Gucyski; Jeff One or two transistor logic with temperature compensation and minimized supply voltage
JP2581387B2 (ja) * 1992-12-28 1997-02-12 日本電気株式会社 入力増幅回路
US6002761A (en) * 1994-07-19 1999-12-14 Sremac; Steve Multi-line programmable telephone call annunciator
US6115020A (en) * 1996-03-29 2000-09-05 Fujitsu Limited Liquid crystal display device and display method of the same
JPH09329806A (ja) * 1996-06-11 1997-12-22 Toshiba Corp 液晶表示装置
JPH1124785A (ja) * 1997-07-04 1999-01-29 Hitachi Ltd 半導体集積回路装置と半導体メモリシステム
JP2001051643A (ja) * 1999-06-02 2001-02-23 Sony Corp 表示装置およびその駆動方法
US6281708B1 (en) * 1999-06-15 2001-08-28 National Semiconductor Corporation Tri-state bus amplifier-accelerator
US7555263B1 (en) * 1999-10-21 2009-06-30 Broadcom Corporation Adaptive radio transceiver
JP4089227B2 (ja) * 2000-02-10 2008-05-28 株式会社日立製作所 画像表示装置
US6316997B1 (en) * 2000-03-23 2001-11-13 International Business Machines Corporation CMOS amplifiers with multiple gain setting control
JP3759394B2 (ja) * 2000-09-29 2006-03-22 株式会社東芝 液晶駆動回路および負荷駆動回路
JP4868652B2 (ja) 2001-04-11 2012-02-01 三洋電機株式会社 表示装置
US7136058B2 (en) * 2001-04-27 2006-11-14 Kabushiki Kaisha Toshiba Display apparatus, digital-to-analog conversion circuit and digital-to-analog conversion method
JP3621358B2 (ja) 2001-05-25 2005-02-16 Ｎｅｃマイクロシステム株式会社 コンパレータ及びアナログディジタルコンバータ
DE10131239A1 (de) * 2001-06-28 2003-01-16 Deere & Co Rotor
JP3730886B2 (ja) * 2001-07-06 2006-01-05 日本電気株式会社 駆動回路及び液晶表示装置
JP3719242B2 (ja) * 2002-09-11 2005-11-24 セイコーエプソン株式会社 半導体装置及び発振回路
JP4694214B2 (ja) * 2004-02-20 2011-06-08 ローム株式会社 比較器、ａｄ変換回路、半導体装置、および撮像装置

Also Published As

Publication number Publication date
US20050093809A1 (en) 2005-05-05
US8243000B2 (en) 2012-08-14
KR100616711B1 (ko) 2006-08-28

Similar Documents

Publication Publication Date Title
JP5389507B2 (ja) 表示装置及び半導体装置
US7656419B2 (en) Drive circuit for display apparatus and display apparatus
US7190342B2 (en) Shift register and display apparatus using same
US7006114B2 (en) Display driving apparatus and display apparatus using same
KR100446460B1 (ko) 액정디스플레이의 구동법과 구동회로, 및 휴대용 전자장치
JP3501939B2 (ja) アクティブマトリクス型画像表示装置
JP3588007B2 (ja) 双方向シフトレジスタ、および、それを用いた画像表示装置
US8390609B2 (en) Differential amplifier and drive circuit of display device using the same
US7961167B2 (en) Display device having first and second vertical drive circuits
US7405720B2 (en) Analog buffer circuit, display device and portable terminal
US7193602B2 (en) Driver circuit, electro-optical device, and driving method
KR100566605B1 (ko) 액정표시장치의 데이터 구동회로 및 그 구동방법
US20070063759A1 (en) Level shift circuit, display apparatus, and portable terminal
KR20020013713A (ko) 화상 표시 장치 및 그 구동 방법
JP5259904B2 (ja) 表示装置
US8558852B2 (en) Source driver, electro-optical device, and electronic instrument
US20090096816A1 (en) Data driver, integrated circuit device, and electronic instrument
US20090096818A1 (en) Data driver, integrated circuit device, and electronic instrument
KR20050008628A (ko) 데이터 처리 회로, 표시 장치 및 휴대 단말기
US20050264518A1 (en) Drive circuit achieving fast processing and low power consumption, image display device with the same and portable device with the same
KR100616711B1 (ko) 액정표시장치의 구동회로
KR100774895B1 (ko) 액정 표시 장치
US7898516B2 (en) Liquid crystal display device and mobile terminal
US20090160881A1 (en) Integrated circuit device, electro-optical device, and electronic instrument
JP4133707B2 (ja) 半導体回路及びドライバ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 12