JP2008146028A - マルチレベル電圧発生器、データドライバ、及び液晶表示装置 - Google Patents
マルチレベル電圧発生器、データドライバ、及び液晶表示装置 Download PDFInfo
- Publication number
- JP2008146028A JP2008146028A JP2007281525A JP2007281525A JP2008146028A JP 2008146028 A JP2008146028 A JP 2008146028A JP 2007281525 A JP2007281525 A JP 2007281525A JP 2007281525 A JP2007281525 A JP 2007281525A JP 2008146028 A JP2008146028 A JP 2008146028A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- conductor
- level voltage
- voltage generator
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
【解決手段】本発明による階調電圧発生回路22は、第1の参照電圧VG0を供給する第1のコンタクト8と、第1の参照電圧VG0と異なる第2の参照電圧VGNを供給する第2のコンタクト9と、第1のコンタクト8と第2のコンタクト9との間に電流Iを流す抵抗素子7と抵抗素子7に接続され、複数の階調電圧V0〜VNを取り出す複数のコンタクト4、5、6−1〜6−(N−1)とを具備し、第1の参照電圧VG0に最も近い階調電圧V0を取り出す端子4は、抵抗素子7の電流Iが流れる領域と異なる領域に設けられる。
【選択図】図3
Description
図1及び図2を参照して、本発明による階調電圧発生回路22を利用する液晶表示装置100の構成を説明する。図1は、液晶表示装置100の構成を示すブロック図である。液晶表示装置100は、データドライバ20、ゲートドライバ30、及び表示パネル40を具備する。表示パネル40には、互いに直交する複数のデータ線46と複数の走査線47の交点領域に画素Pが設けられる。図1には、データ線46、走査線47、画素Pはそれぞれ1つのみが示されているが、実際の表示パネル40には、複数のデータ線46及びゲート線47が設けられ、複数の画素Pがマトリックス状に設けられる。データドライバ20は、データ線46に対しデータ信号Voutを出力し、画素Pを駆動する。ゲートドライバ30は、ゲート線47を駆動して、データ信号Voutを書き込む画素Pを決定する。画素Pは、TFT48と、TFT48の一端である画素電極44と対向電極45との間に接続された液晶容量43とを備える。ゲートドライバ30によってTFT48がターンオンされた状態で、データ線46を介してデータ信号Voutが供給されると、液晶容量43にデータ信号Voutが書き込まれる。
図3から図5を参照して、図2に示す本発明による抵抗ストリング21の第1の実施の形態を説明する。以下の実施の形態では、一続きの1つの抵抗素子とコンタクトとを利用して分割抵抗を形成し、参照電圧に応じた階調電圧を生成する抵抗ストリングについて説明する。
図3は、抵抗ストリング21のレイアウトパターンを示す平面図である。図4は、抵抗ストリング21を立体的に見たときの斜視図である。図3及び図4を参照して、抵抗ストリング21は、1つの抵抗素子7に供給される参照電圧VG0及びVGNに応じた階調電圧V0〜VNが、コンタクト4、6−1〜6−(N−1)、5のそれぞれを介してノード14−0〜14−Nに出力される。詳細には、1つの抵抗素子7にコンタクト8及び9が設けられ、それぞれ配線10及び11を介して参照電圧VG0及びVGNが入力される。又、抵抗素子7上におけるコンタクト8とコンタクト9との間に、N−1個のコンタクト6−1〜6−(N−1)が等間隔に設けられ、各コンタクト間の抵抗素子によって抵抗Rが形成される。本実施の形態におけるコンタクト6−1〜6−(N−1)は、抵抗素子7におけるコンタクト8とコンタクト9とを結ぶ最短距離の線上の領域に設けられる。コンタクト6−1〜6−(N−1)のそれぞれには配線3−1〜3−(N−1)が接続され、そこから階調電圧V1〜VN−1が、ノードN14−1〜14−(N−1)へ供給される。尚、図4において、各コンタクトの高さは等しくなくてもよい。又、各配線は抵抗素子7の上ではなく、下にあってもよい。
上述のような構成により、抵抗ストリング21は、参照電圧VG0及びVGNに応じた階調電圧V0〜VNをノード140〜14Nに供給する。この際、ノード14−0〜14−Nには、増幅器26内の容量性負荷(差動対を構成するトランジスタのゲート容量)が接続されるため、安定状態では、コンタクト4、6−1〜6−(N−1)、5からノード14−0〜14−Nに至る経路には定電流(静消費電流)は流れない。一方、参照電圧VG0と参照電圧VGNとの電位差に応じて、コンタクト8とコンタクト9との間に定電流Iが流れる。この際、定電流Iは、コンタクト8から、コンタクト6−1〜6−(N−1)を経由してコンタクト9に至る経路を流れる。しかし、コンタクト4及び5は、コンタクト8とコンタクト9との間に設けられていないため、定電流Iの経路上から外れる。
図6及び図7は、第1の実施の形態の抵抗ストリング21のレイアウトパターンの変形例を示す平面図である。図6及び図7を参照して、階調電圧V0〜VNの取出し口となるコンタクトが定電流Iの電流経路から外れた位置に設けられた抵抗ストリング21のレイアウトパターンを説明する。
図8及び図9を参照して、抵抗ストリング21の第2の実施の形態を説明する。第1の実施の形態では、階調電圧を決定する分割抵抗が抵抗Rと一定である。第2の実施の形態では、分圧電極間の分割抵抗が異なる場合について説明する。
図10及び図11を参照して、抵抗ストリング21の第3の実施の形態を説明する。第1の実施の形態における抵抗ストリング21では、抵抗R毎に設けられた分圧分極から階調電圧が取り出される。第3の実施の形態では、複数個の抵抗R毎に設けられた分圧電極(コンタクト及び配線)から階調電圧が取り出される抵抗ストリングについて説明する。
図12及び図13を参照して、抵抗ストリング21の第4の実施の形態を説明する。第4の実施の形態では、第1の実施の形態における抵抗ストリングを複数備えた抵抗ストリングについて説明する。
図16及び図17を参照して、抵抗ストリング21の第5の実施の形態を説明する。第5の実施の形態は、第1の実施の形態の変形例(図5及び図6)における抵抗ストリングを複数備えた抵抗ストリングである。また第5の実施の形態は、第4の実施形態(図12及び図13)において、参照電圧VGNが供給されず、参照電圧VG0及びVG2Nのみが供給される場合に好適な抵抗ストリングの構成である。第4の実施形態の図13では、抵抗ストリング21A、21Bのそれぞれにおける階調電圧V0A〜VNA及び階調電圧V0B〜VNBにおける相対誤差は抑制できる。しかし、参照電圧VGNが供給されず、参照電圧VG0及びVG2Nのみが供給される場合、抵抗ストリング21Aと21Bの接続部では電流経路上に抵抗ストリング21Aのコンタクト9A、抵抗素子7Cのコンタクト8C及び9C、抵抗ストリング21Bのコンタクト8Bがあり、4箇所のコンタクト抵抗の電圧降下の影響を受ける。このためコンタクト抵抗のばらつきがあると、階調電圧VNAとV0B間の電位差に相対誤差が生じる可能性がある。第5の実施の形態では、抵抗ストリング間の電位差に対しても相対誤差が抑えられる構成について説明する。
4、41、42、4A、4B:コンタクトMAX
5、5−1、5−2、5A、5B:コンタクトMIN
6−1〜6−N、8、9、54−0〜54−N、61−1〜61−N、62−1〜62N、6A−1〜6A−N、6B−1〜6B−N:コンタクト
7、55:抵抗素子
14−0〜14−N、14A−0〜14A−N、14B−0〜14B−N、17、17B、18、18A、19A,19B、56−0〜56−N:ノード
15:ダミー配線
16:ダミーコンタクト
20:データドライバ
21、21A、21B、21C、50:抵抗ストリング
22:階調電圧発生回路
23:ラッチアドレスセレクタ
24:ラッチ
25:デコーダ
26:増幅器
30:ゲートドライバ
40:表示パネル
P:画素
43:液晶容量
44:画素電極
45:対向電極
46:データ線
47:走査線
48:TFT
100:液晶表示装置
VG0、VGN:参照電圧
V0〜VN:階調電圧
Vout:表示信号
R、Rt:抵抗
rconH、rconHA、rconHB、rconHC、rconL、rconLA、rconLB、rconLC、rcon0〜rconN:コンタクト抵抗
Claims (15)
- 供給される第1の参照電圧と第2の参照電圧とに応じた複数のレベル電圧を生成するマルチレベル電圧発生器であって、
抵抗体と、
第1の参照電圧が供給される第1の導電体と、
第2の参照電圧が供給される第2の導電体と、
前記複数のレベル電圧のうち前記第1の参照電圧に最も近い値の第1のレベル電圧が出力される第3の導電体と、
前記第1のレベル電圧とは別の第2のレベル電圧が出力される第4の導電体と、
前記第1の導電体と前記抵抗体とを結合して導通可能とする第1の接続部と、
前記第2の導電体と前記抵抗体とを結合して導通可能とする第2の接続部と、
前記第3の導電体と前記抵抗体とを結合して導通可能とする第3の接続部と、
前記第4の導電体と前記抵抗体とを結合して導通可能とする第4の接続部と、
を具備し、
前記第1乃至第4の導電体のそれぞれは互いに分離し、
前記第3の接続部、前記第1の接続部、前記第4の接続部、前記第2の接続部は、直列形態の第1から第3の抵抗領域を形成するように、前記抵抗体に順次配置されるマルチレベル電圧発生器。 - 請求項1に記載のマルチレベル電圧発生器において、
第3のレベル電圧が出力される第5の導電体と、
前記第5の導電体と前記抵抗体とを結合して導通可能とする第5の接続部と、
を更に具備し、
前記第5の接続部は、前記第2の接続部との間に第4の抵抗領域を形成するように前記抵抗体に配置されるマルチレベル電圧発生器。 - 請求項1又は2に記載のマルチレベル電圧発生器において、
複数のレベル電圧が出力される複数の導電体と、
前記複数の導電体と前記抵抗体とをそれぞれ結合して導通可能とする複数の接続部と、
を更に具備し、
前記複数の接続部は、前記第1及び第4の接続部との間に配置され、前記第1及び第4の接続部との間に形成される前記第2の抵抗領域を、更に複数の抵抗領域に分割するマルチレベル電圧発生器。 - 請求項1から3いずれか1項に記載のマルチレベル電圧発生器において、
前記第4の接続部は、前記抵抗体において、前記第1の接続部と前記第2の接続部とを結ぶ最短経路上に配置される
マルチレベル電圧発生器。 - 請求項1から3いずれか1項に記載のマルチレベル電圧発生器において、
前記第4の接続部は、前記抵抗体において、前記第1の接続部と前記第2の接続部とを結ぶ最短経路上から外れた位置に配置される
マルチレベル電圧発生器。 - 請求項1から5いずれか1項に記載のマルチレベル電圧発生器であって、
前記第1乃至第4の導電体は、それぞれ金属材料で形成されるマルチレベル電圧発生器。 - 供給される第1至乃第3の参照電圧とに応じた複数のレベル電圧を生成するマルチレベル電圧発生器であって、
第1及び第2の抵抗体と、
第1の参照電圧が供給される第1の導電体と、
第2の参照電圧が供給される第2の導電体と、
第3の参照電圧が供給される第3の導電体と、
前記複数のレベル電圧において第1至乃第4のレベル電圧がそれぞれ出力される第4至乃第7の導電体と、
前記第1の導電体と前記第1の抵抗体とを結合して導通可能とする第1の接続部と、
前記第2の導電体と前記第1及び第2の抵抗体とをそれぞれ結合して導通可能とする第2及び第3の接続部と、
前記第3の導電体と前記第2の抵抗体とを結合して導通可能とする第4の接続部と、
前記第4及び第5の導電体のそれぞれと前記第1の抵抗体とを結合して導通可能とする第5及び第6の接続部と、
前記第6及び第7の導電体のそれぞれと前記第2の抵抗体とを結合して導通可能とする第7及び第8の接続部と、
を具備し、
前記第1乃至第7の導電体のそれぞれは互いに分離し、
前記第5の接続部、前記第1の接続部、前記第6の接続部、前記第2の接続部が、直列形態の第1から第3の抵抗領域を形成するように、前記第1の抵抗体に順次配置され、
前記第7の接続部、前記3の接続部、前記第8の接続部、前記第4の接続部が、直列形態の第4から第6の抵抗領域を形成するように、前記第2の抵抗体に順次配置されるマルチレベル電圧発生器。 - 請求項7に記載のマルチレベル電圧発生器において、
前記第2の導電体と前記第3の接続部との間に設けられる第3の抵抗体と、
前記第2の参照電圧に基づく第4の参照電圧が供給され、前記第3の接続部に導通可能に結合される第8の導電体と、
前記第2の導電体と前記第3の抵抗体とを結合して導通可能とする第9の接続部と、
前記第8の導電体と前記第3の抵抗体とを結合して導通可能とする第10の接続部と、
を更に具備し、
前記第1乃至第8の導電体のそれぞれは、互いに分離する
マルチレベル電圧発生器。 - 第1の参照電圧を供給する第1の参照電圧供給端子と、
前記第1の参照電圧と異なる第2の参照電圧を供給する第2の参照電圧供給端子と、
前記第1の参照電圧供給端子と前記第2の参照電圧供給端子との間に電流を流す抵抗素子と、
前記抵抗素子に接続され、複数のレベル電圧を取り出す複数の端子と
を具備するマルチレベル電圧発生器であって、
前記第1の参照電圧に最も近いレベル電圧を取り出す端子は、前記抵抗素子の前記電流が流れる領域と異なる領域に設けられるマルチレベル電圧発生器。 - 請求項1から9いずれか1項に記載のマルチレベル電圧発生器と、
入力されるデジタルデータに応じて前記マルチレベル電圧発生器から出力されるレベル電圧を選択するデコーダと、
前記デコーダで選択されたレベル電圧を増幅出力する増幅器と、
を具備するデータドライバ。 - 請求項10に記載のデータドライバと、
走査線と前記データ線とに接続された画素を有する表示パネルと、
前記走査線を駆動するゲートドライバと
を具備する液晶表示装置。 - 供給される第1及び第2の参照電圧とに応じた複数のレベル電圧を生成するマルチレベル電圧発生器であって、
第1及び第2の抵抗体と、
第1の参照電圧が供給される第1の導電体と、
第2の導電体と、
第2の参照電圧が供給される第3の導電体と、
前記複数のレベル電圧において第1至乃第3のレベル電圧がそれぞれ出力される第4至乃第6の導電体と、
前記第1の導電体と前記第1の抵抗体とを結合して導通可能とする第1の接続部と、
前記第2の導電体と前記第1及び第2の抵抗体とをそれぞれ結合して導通可能とする第2及び第3の接続部と、
前記第3の導電体と前記第2の抵抗体とを結合して導通可能とする第4の接続部と、
前記第4及び第5の導電体のそれぞれと前記第1の抵抗体とを結合して導通可能とする第5及び第6の接続部と、
前記第6の導電体と前記第2の抵抗体とを結合して導通可能とする第7の接続部と、
を具備し、
前記第1乃至第6の導電体のそれぞれは互いに分離し、
前記第5の接続部、前記第1の接続部、前記第6の接続部、前記第2の接続部が、直列
形態の第1から第3の抵抗領域を形成するように、前記第1の抵抗体に順次配置され、
前記3の接続部、前記第7の接続部、前記第4の接続部が、直列形態の第4及び第5の抵抗領域を形成するように、前記第2の抵抗体に順次配置されるマルチレベル電圧発生器。 - 請求項12に記載のマルチレベル電圧発生器において、
第4のレベル電圧が出力される第7の導電体と、
前記第7の導電体と前記第2の抵抗体とを結合して導通可能とする第8の接続部と、
を更に具備し、
前記第8の接続部は、前記第3の接続部との間に第6の抵抗領域を形成するように前記第2の抵抗体に配置されるマルチレベル電圧発生器。 - 請求項12に記載のマルチレベル電圧発生器において、
前記第2の導電体と前記第3の接続部との間に設けられる第3の抵抗体と、
前記3の接続部を介して前記第2の抵抗体と結合される第7の導電体と、
第4のレベル電圧が出力される第8の導電体と、
前記第2の導電体と前記第3の抵抗体とを結合して導通可能とする第8の接続部と、
前記第7の導電体と前記第3の抵抗体とを結合して導通可能とする第9の接続部と、
前記第8の導電体と前記第3の抵抗体とを結合して導通可能とする第10の接続部と、
を更に具備し、
前記8の接続部、前記第10の接続部、前記第9の接続部が、直列形態の第6及び第7の抵抗領域を形成するように、前記第3の抵抗体に順次配置されるマルチレベル電圧発生器。 - 請求項14に記載のマルチレベル電圧発生器において、
第5のレベル電圧が出力される第9の導電体と、
前記第9の導電体と前記第3の抵抗体とを結合して導通可能とする第11の接続部と、
を更に具備し、
前記第11の接続部は、前記第8の接続部との間に第8の抵抗領域を形成するように前記第3の抵抗体に配置されるマルチレベル電圧発生器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007281525A JP5117817B2 (ja) | 2006-11-02 | 2007-10-30 | マルチレベル電圧発生器、データドライバ、及び液晶表示装置 |
US11/979,351 US8094109B2 (en) | 2006-11-02 | 2007-11-01 | Data driver with multilevel voltage generating circuit, and liquid crystal display apparatus including layout pattern of resistor string of the multilevel generating circuit |
CN2007101692245A CN101221329B (zh) | 2006-11-02 | 2007-11-02 | 具有多级电压产生电路的数据驱动器以及液晶显示装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006298551 | 2006-11-02 | ||
JP2006298551 | 2006-11-02 | ||
JP2007281525A JP5117817B2 (ja) | 2006-11-02 | 2007-10-30 | マルチレベル電圧発生器、データドライバ、及び液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008146028A true JP2008146028A (ja) | 2008-06-26 |
JP5117817B2 JP5117817B2 (ja) | 2013-01-16 |
Family
ID=39606233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007281525A Expired - Fee Related JP5117817B2 (ja) | 2006-11-02 | 2007-10-30 | マルチレベル電圧発生器、データドライバ、及び液晶表示装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5117817B2 (ja) |
CN (1) | CN101221329B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10964287B1 (en) | 2019-09-24 | 2021-03-30 | Lapis Semiconductor Co., Ltd. | Level voltage generation circuit, data driver, and display apparatus |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5780702A (en) * | 1980-11-10 | 1982-05-20 | Matsushita Electric Ind Co Ltd | Thin film radar resistor network circuit |
JPS59104159A (ja) * | 1982-12-07 | 1984-06-15 | Nec Corp | 抵抗列分圧回路 |
JPH0563145A (ja) * | 1990-11-08 | 1993-03-12 | Nec Corp | 抵抗素子 |
JPH05218871A (ja) * | 1992-01-31 | 1993-08-27 | Toshiba Corp | 並列型a/d変換装置 |
JPH07240839A (ja) * | 1994-02-28 | 1995-09-12 | Toshiba Corp | 画像処理装置 |
JPH1188179A (ja) * | 1997-09-04 | 1999-03-30 | Mitsubishi Electric Corp | 定電圧発生装置 |
JP2000208703A (ja) * | 1999-01-08 | 2000-07-28 | Seiko Epson Corp | 半導体集積回路 |
WO2006092743A1 (en) * | 2005-01-18 | 2006-09-08 | Nxp B.V. | Programmable gray level generation unit |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005010276A (ja) * | 2003-06-17 | 2005-01-13 | Seiko Epson Corp | ガンマ補正回路、液晶駆動回路、表示装置、電源回路 |
JP4836469B2 (ja) * | 2005-02-25 | 2011-12-14 | ルネサスエレクトロニクス株式会社 | 階調電圧発生回路 |
-
2007
- 2007-10-30 JP JP2007281525A patent/JP5117817B2/ja not_active Expired - Fee Related
- 2007-11-02 CN CN2007101692245A patent/CN101221329B/zh not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5780702A (en) * | 1980-11-10 | 1982-05-20 | Matsushita Electric Ind Co Ltd | Thin film radar resistor network circuit |
JPS59104159A (ja) * | 1982-12-07 | 1984-06-15 | Nec Corp | 抵抗列分圧回路 |
JPH0563145A (ja) * | 1990-11-08 | 1993-03-12 | Nec Corp | 抵抗素子 |
JPH05218871A (ja) * | 1992-01-31 | 1993-08-27 | Toshiba Corp | 並列型a/d変換装置 |
JPH07240839A (ja) * | 1994-02-28 | 1995-09-12 | Toshiba Corp | 画像処理装置 |
JPH1188179A (ja) * | 1997-09-04 | 1999-03-30 | Mitsubishi Electric Corp | 定電圧発生装置 |
JP2000208703A (ja) * | 1999-01-08 | 2000-07-28 | Seiko Epson Corp | 半導体集積回路 |
WO2006092743A1 (en) * | 2005-01-18 | 2006-09-08 | Nxp B.V. | Programmable gray level generation unit |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10964287B1 (en) | 2019-09-24 | 2021-03-30 | Lapis Semiconductor Co., Ltd. | Level voltage generation circuit, data driver, and display apparatus |
JP2021051143A (ja) * | 2019-09-24 | 2021-04-01 | ラピスセミコンダクタ株式会社 | レベル電圧生成回路、データドライバ及び表示装置 |
JP7286498B2 (ja) | 2019-09-24 | 2023-06-05 | ラピスセミコンダクタ株式会社 | レベル電圧生成回路、データドライバ及び表示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101221329A (zh) | 2008-07-16 |
JP5117817B2 (ja) | 2013-01-16 |
CN101221329B (zh) | 2012-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7474306B2 (en) | Display panel including a plurality of drivers having common wires each for providing reference voltage | |
US8188580B2 (en) | Semiconductor device, semiconductor element, and substrate | |
US10964287B1 (en) | Level voltage generation circuit, data driver, and display apparatus | |
US9502352B2 (en) | Semiconductor wiring patterns | |
JP3539373B2 (ja) | 半導体装置 | |
JP3955298B2 (ja) | 抵抗分圧回路、およびこの抵抗分圧回路を使用した液晶駆動装置ならびに液晶表示装置 | |
CN112835217A (zh) | 显示装置及其驱动方法 | |
JP3270220B2 (ja) | 表示装置およびその駆動集積回路 | |
JP5117817B2 (ja) | マルチレベル電圧発生器、データドライバ、及び液晶表示装置 | |
US8094109B2 (en) | Data driver with multilevel voltage generating circuit, and liquid crystal display apparatus including layout pattern of resistor string of the multilevel generating circuit | |
JP2005107382A (ja) | 表示装置 | |
KR100719994B1 (ko) | 평면 표시 장치용 어레이 기판 | |
KR101668261B1 (ko) | 액정표시장치 및 그 제조방법 | |
JP2009156924A (ja) | 複数の出力を備えた信号線駆動装置 | |
US8405651B2 (en) | Driving circuit and driving controller capable of adjusting internal impedance | |
JP2009047866A (ja) | 表示駆動装置および表示装置 | |
JPH05313601A (ja) | 出力回路およびこれを用いた液晶ディスプレイ駆動装置 | |
JP2010074181A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120518 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121016 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121018 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |