KR101668261B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR101668261B1
KR101668261B1 KR1020090124858A KR20090124858A KR101668261B1 KR 101668261 B1 KR101668261 B1 KR 101668261B1 KR 1020090124858 A KR1020090124858 A KR 1020090124858A KR 20090124858 A KR20090124858 A KR 20090124858A KR 101668261 B1 KR101668261 B1 KR 101668261B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
common
voltage
wiring
thin film
Prior art date
Application number
KR1020090124858A
Other languages
English (en)
Other versions
KR20110068036A (ko
Inventor
이태환
최창기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090124858A priority Critical patent/KR101668261B1/ko
Publication of KR20110068036A publication Critical patent/KR20110068036A/ko
Application granted granted Critical
Publication of KR101668261B1 publication Critical patent/KR101668261B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 서로 교차하는 게이트배선, 데이터배선 및 공통배선과, 상기 게이트배선 및 데이터배선에 연결되는 박막트랜지스터와, 상기 박막트랜지스터 및 상기 공통배선에 연결되는 스토리지 커패시터를 포함하는 액정패널과; 상기 게이트배선에 게이트신호를 공급하는 게이트 구동부와; 상기 데이터배선에 데이터신호를 공급하는 데이터 구동부와; 상기 게이트 구동부로 게이트 제어신호를 공급하고, 상기 데이터 구동부로 RGB신호 및 데이터 제어신호를 공급하는 타이밍 제어부와; 상기 공통배선으로 공급되는 제1전압과 상기 공통배선의 전위인 제2전압을 비교하여 제3전압을 생성하여 상기 공통배선으로 공급하는 공통전압 보상부를 포함하는 액정표시장치를 제공한다.
크로스토크, 공통전압, 보상

Description

액정표시장치 및 그 제조방법 {LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 액정표시장치에 관한 것으로, 특히 크로스토크 특성이 개선된 액정표시장치 및 그 제조방법에 관한 것이다.
일반적으로 액정표시장치(liquid crystal display: LCD)는, 서로 마주보며 이격된 두 기판 사이에 액정층을 형성하고, 두 기판의 전극에 전압을 인가하여 생성되는 전기장에 의해 액정층의 액정 분자를 재배열함으로써, 달라지는 빛의 투과율에 의해 영상을 표현하는 장치이다.
특히, 이러한 액정표시장치 중에서, 서로 교차하는 게이트 배선 및 데이터 배선에 의하여 정의되는 화소가 매트릭스 형태로 배치되고, 각 화소에 스위칭 소자 및 화소전극이 형성되는 액티브 매트릭스 방식의 액정표시장치가 널리 사용되고 있다.
도 1은 종래의 액티브 매트릭스 방식의 액정표시장치를 도시한 도면이다.
도 1에 도시한 바와 같이, 종래의 액정표시장치(10)는, 영상을 표시하는 액정패널(20)과, 액정패널(20)에 게이트 신호를 공급하는 게이트 구동부(30)와, 액정패널(20)에 데이터 신호 및 공통전압을 공급하는 데이터 구동부(40)와, 게이트 구동부(30)에 게이트 제어신호를 공급하고 데이터 구동부(40)에 RGB신호 및 데이터 제어신호를 공급하는 타이밍 제어부(50)를 포함한다.
액정패널(20)에는 서로 교차하여 화소영역(P)을 정의하는 다수의 게이트 배선(GL1 내지 GLm) 및 다수의 데이터 배선(DL1 내지 DLn)이 형성되고, 각 화소영역(P)에는 게이트 배선(GL1 내지 GLm) 및 데이터 배선(DL1 내지 DLn)에 연결되는 박막트랜지스터(T), 박막트랜지스터(T)에 연결되는 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)가 형성된다.
그리고, 액정패널(20)에는, 다수의 게이트 배선(GL1 내지 GLm)에 평행하게 이격된 다수의 수평공통배선(CLH1 내지 CLHm)과, 다수의 데이터 배선(DL1 내지 DLn)에 평행하게 이격된 다수의 수직공통배선(CLV1 내지 CLVn)이 형성되는데, 다수의 수평공통배선(CLH1 내지 CLHm) 및 다수의 수직공통배선(CLV1 내지 CLVn)은 서로 연결되어 그물(mesh) 형태를 이룬다.
다수의 수평공통배선(CLH1 내지 CLHm) 및 다수의 수직공통배선(CLV1 내지 CLVn)은 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)에 연결된다.
이러한 액정표시장치(10)의 동작을 살펴보면, 게이트 구동부(30)로부터 다수의 게이트 배선(GL1 내지 GLm)을 통하여 공급되는 게이트 신호에 따라 박막트랜지스터(T)가 순차적으로 턴-온(turn-on) 되고, 데이터 구동부(40)로부터 다수의 데이 터 배선(DL1 내지 DLn)을 통하여 공급되는 데이터 신호가 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)의 일 전극에 인가됨으로써 영상이 표시된다.
이때, 데이터 구동부(40)로부터 다수의 수평공통배선(CLH1 내지 CLHm) 및 다수의 수직공통배선(CLV1 내지 CLVn)을 통하여 공급되는 공통전압은 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)의 타 전극에 인가된다.
그런데, 이러한 액정표시장치(10)에서는, 특정 영상을 표시할 때 인접 화소영역(P)에 인가되는 데이터 신호의 영향에 의하여 크로스토크(crosstalk)와 같은 불량이 발생할 수 있는데, 이를 도면을 참조하여 설명한다.
도 2는 종래의 액정표시장치의 크로스토크를 검사하기 위한 패턴을 도시한 도면이다.
도 2에 도시한 바와 같이, 액정패널(20)이 중앙의 직사각형 형태의 화이트(white) 영역과, 화이트 영역을 둘러싸는 그레이(gray) 영역으로 이루어진 크로스토크 검사패턴을 표시할 경우, 그레이 영역에 화이트 영역의 상하부 경계선으로부터 수평으로 연장되어 주변 그레이 영역의 휘도보다 높거나 낮은 휘도를 나타내는 선형 결함(A)이 나타난다.
이러한 선형 결함을 수평 크로스토크라고 하는데, 수평 크로스토크는 액정표시장치(10)의 정상적인 영상 표시를 방해하여 화질을 악화시킨다.
수평 크로스토크를 야기하는 이유는 여러 가지가 있을 수 있는데, 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)의 타 전극에 인가되는 공통전압의 급격한 변 동이 수평 크로스토크의 하나의 원인이 될 수 있으나, 현재로는 공통전압의 불규칙한 변동을 보상할 수 있는 수단이 전무한 상태이다.
본 발명은, 상기와 같은 문제점을 해결하기 위한 것으로, 액정패널에 공급되는 공통전압과 실제 액정패널에 인가된 공통전압을 비교하여 산출된 공통전압을 새로운 공통전압으로 액정패널에 공급함으로써, 공통전압의 변동이 보상되고 크로스토크 특성이 개선된 액정표시장치를 제공하는 것을 목적으로 한다.
또한, 본 발명은, 공통전압의 변동을 보상하기 위한 구성부를 액정패널에 형성함으로써, 전기적 소자의 추가나 집적회로의 과열 없이 크로스토크 특성이 개선되는 액정표시장치 및 그 제조방법을 제공하는 것을 다른 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위하여, 본 발명은, 서로 교차하는 게이트배선, 데이터배선 및 공통배선과, 상기 게이트배선 및 데이터배선에 연결되는 박막트랜지스터와, 상기 박막트랜지스터 및 상기 공통배선에 연결되는 스토리지 커패시터를 포함하는 액정패널과; 상기 게이트배선에 게이트신호를 공급하는 게이트 구동부와; 상기 데이터배선에 데이터신호를 공급하는 데이터 구동부와; 상기 게이트 구동부로 게이트 제어신호를 공급하고, 상기 데이터 구동부로 RGB신호 및 데이터 제어신호를 공급하는 타이밍 제어부와; 상기 공통배선으로 공급되는 제1전압과 상기 공통배선의 전위인 제2전압을 비교하여 제3전압을 생성하여 상기 공통배선으로 공급하는 공통전압 보상부를 포함하는 액정표시장치를 제공한다.
상기 공통전압 보상부는, 비반전단자, 반전단자 및 출력단자를 포함하고 상기 출력단자로 상기 제3전압을 출력하는 연산 증폭기와, 상기 반전단자에 연결되는 제1저항과, 상기 반전단자와 상기 출력단자 사이에 연결되는 제2저항을 포함할 수 있다.
그리고, 상기 제1전압은 상기 비반전단자로 입력되고, 상기 제2전압은 상기 제1저항을 통하여 상기 반전단자로 입력될 수 있다.
또한, 상기 연산 증폭기는 상기 액정패널에 형성되고, 상기 제1 및 제2저항은 상기 데이터 구동부에 형성될 수 있다.
그리고, 상기 연산 증폭기는 다수의 포지티브타입 박막트랜지스터, 다수의 네거티브타입 박막트랜지스터 및 다수의 커패시터를 포함하고, 상기 다수의 포지티브타입 박막트랜지스터 및 상기 다수의 네거티브타입 박막트랜지스터는 상기 박막트랜지스터와 동일한 구조를 가지고, 상기 다수의 커패시터는 상기 스토리지 커패시터와 동일한 구조를 가질 수 있다.
또한, 상기 액정표시장치는, 상기 액정패널에 형성되어 상기 제1전압을 상기 공통배선으로 전달하는 적어도 하나의 공통전압 공급배선과; 상기 액정패널에 형성되어 상기 제2전압을 상기 제1저항으로 전달하는 적어도 하나의 공통전압 피드백배선과; 상기 제1전압을 공급하는 공통전압 공급부를 더 포함할 수 있다.
한편, 본 발명은, 제1기판 상부에 서로 교차하는 게이트배선, 데이터배선 및 공통배선을 형성하는 단계와; 상기 게이트배선 및 상기 데이터배선에 연결되는 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터 및 상기 공통배선에 연결되는 스토리지 커패시터를 형성하는 단계와; 상기 제1기판 상부에 비반전단자, 반전단자 및 출력단자를 포함하는 연산 증폭기를 형성하는 단계와; 상기 제1기판과, 상기 제1기판과 마주보며 이격된 제2기판 사이에 액정층을 형성하여 액정패널을 완성하는 단계와; 상기 게이트배선에 게이트신호를 공급하는 게이트 구동부를 상기 액정패널에 연결하는 단계와; 상기 데이터배선에 데이터신호를 공급하고, 상기 반전단자에 연결되는 제1저항과, 상기 반전단자와 상기 출력단자 사이에 연결되는 제2저항을 포함하는 데이터 구동부를 상기 액정패널에 연결하는 단계와; 상기 게이트 구동부로 게이트 제어신호를 공급하고, 상기 데이터 구동부로 RGB신호 및 데이터 제어신호를 공급하는 타이밍 제어부를 게이트 구동부 및 상기 데이터 구동부에 연결하는 단계를 포함하는 액정표시장치의 제조방법을 제공한다.
상기 연산 증폭기는 다수의 포지티브타입 박막트랜지스터, 다수의 네거티브타입 박막트랜지스터 및 다수의 커패시터를 포함하고, 상기 다수의 포지티브타입 박막트랜지스터 및 상기 다수의 네거티브타입 박막트랜지스터는 상기 박막트랜지스터와 동시에 형성되고, 상기 다수의 커패시터는 상기 스토리지 커패시터와 동시에 형성될 수 있다.
그리고, 상기 공통배선으로 공급되는 제1전압은 상기 비반전단자로 입력되고, 상기 공통배선의 전위인 제2전압은 상기 제1저항을 통하여 상기 반전단자로 입 력되고, 상기 제1 및 제2전압을 비교하여 생성되는 제3전압은 상기 출력단자로 출력되어 상기 공통배선으로 공급될 수 있다.
또한, 상기 액정표시장치의 제조방법은, 상기 제1기판 상부에 상기 제1전압을 상기 공통배선으로 전달하는 적어도 하나의 공통전압 공급배선을 형성하는 단계와; 상기 제1기판 상부에 상기 제2전압을 상기 제1저항으로 전달하는 적어도 하나의 공통전압 피드백배선을 형성하는 단계를 더 포함할 수 있으며, 상기 데이터 구동부는 상기 제1전압을 공급하는 공통전압 공급부를 포함할 수 있다.
위에 상술한 바와 같이, 본 발명에 따른 액정표시장치에서는, 액정패널에 공급되는 공통전압과 실제로 액정패널에 인가되어 있는 공통전압을 비교하여 산출된 공통전압을 다시 액정패널에 인가함으로써, 공통전압의 변동을 실시간으로 보상하고 액정표시장치의 크로스토크 특성을 개선할 수 있다.
또한, 공통전압의 변동을 보상하기 위한 구성부를 액정패널에 형성함으로써, 전기적 소자 추가에 의한 제조비용 증가를 방지하고 기존 집적회로의 과도한 발열을 방지할 수 있다.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 3은 본 발명의 제1실시예에 따른 액정표시장치를 도시한 도면이다.
도 3에 도시한 바와 같이, 본 발명의 제1실시예에 따른 액정표시장치(110)는, 영상을 표시하는 액정패널(120)과, 액정패널(120)에 게이트 신호를 공급하는 게이트 구동부(130)와, 액정패널(120)에 데이터 신호 및 공통전압을 공급하는 데이터 구동부(140)와, 게이트 구동부(130)에 게이트 제어신호를 공급하고 데이터 구동부(140)에 RGB신호 및 데이터 제어신호를 공급하는 타이밍 제어부(150)를 포함한다.
액정패널(120)에는 서로 교차하여 화소영역(P)을 정의하는 다수의 게이트 배선(GL1 내지 GLm) 및 다수의 데이터 배선(DL1 내지 DLn)이 형성되고, 각 화소영역(P)에는 게이트 배선 및 데이터 배선에 연결되는 박막트랜지스터(T), 박막트랜지스터(T)에 연결되는 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)가 형성된다.
그리고, 액정패널(120)에는 다수의 데이터 배선(DL1 내지 DLn)에 평행하게 이격된 다수의 수평공통배선(CLH1 내지 CLHm)과, 다수의 데이터 배선(DL1 내지 DLn)에 평행하게 이격된 다수의 수직공통배선(CLV1 내지 CLVn)이 형성되는데, 다수의 수평공통배선(CLH1 내지 CLHm) 및 다수의 수직공통배선(CLV1 내지 CLVn)은 서로 연결되어 그물(mesh) 형태를 이루는데, 다수의 수평공통배선(CLH1 내지 CLHm) 및 다수의 수직공통배선(CLV1 내지 CLVn)은 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)에 연결된다.
한편, 다른 실시예에서는 다수의 데이터 배선(DL1 내지 DLn)에 평행하게 이격된 다수의 수평공통배선(CLH1 내지 CLHm)만 형성되거나, 다수의 데이터 배선(DL1 내지 DLn)에 평행하게 이격된 다수의 수직공통배선(CLV1 내지 CLVn)만이 형성될 수 도 있다.
또한, 액정패널(120)의 가장자리부에는 다수의 데이터 배선(DL1 내지 DLn)에 평행하게 이격되고, 다수의 수평공통배선(CLH1 내지 CLHm) 및 다수의 수직공통배선(CLV1 내지 CLVn)에 연결되는 공통전압 공급배선(SL) 및 공통전압 피드백배선(FL)이 형성된다.
공통전압 공급배선(SL) 및 공통전압 피드백배선(FL)은 데이터 구동부(140)에 연결되는데, 공통전압 공급배선(SL)은 데이터 구동부(140)로부터 공통전압을 공급받아 다수의 수평공통배선(CLH1 내지 CLHm) 및 다수의 수직공통배선(CLV1 내지 CLVn)에 전달하고, 공통전압 피드백배선(FL)은 다수의 수평공통배선(CLH1 내지 CLHm) 및 다수의 수직공통배선(CLV1 내지 CLVn)에 인가되어 있는 현재의 공통전압을 데이터 구동부(140)에 전달한다.
도시하지는 않았지만, 게이트 구동부(130) 및 데이터 구동부(140)는 각각, 다수의 구동집적회로(driving integrated circuit: D-IC)와, 다수의 구동집적회로에 연결되어 다수의 신호를 공급하는 인쇄회로기판(printed circuit board: PCB)을 포함할 수 있으며, 타이밍 제어부(150)는 인쇄회로기판에 장착될 수 있다.
그리고, 다른 실시예에서는, 게이트 구동부(130)의 인쇄회로기판을 생략하고, 데이터 구동부(140)의 인쇄회로기판에서 게이트 구동부(130)의 구동집적회로용 신호를 생성하여 액정패널(120)에 형성된 신호배선(line on glass: LOG)을 통하여 게이트 구동부(130)의 구동집적회로에 공급할 수도 있다.
그리고, 또 다른 실시예에서는, 게이트 구동부(130)의 구동집적회로 및 인쇄 회로기판을 생략하고, 쉬프트 레지스터(shift register)와 같은 게이트 구동부(130)의 일부 구성을 액정패널(120)에 형성하여 게이트 신호를 생성하고, 게이트 구동부(130)의 나머지 구성은 데이터 구동부(140)가 생성하여 액정패널(120)에 공급할 수도 있다.
타이밍 제어부(150)는 외부 시스템으로부터 영상신호, 데이터인에이블신호(DE), 수평동기신호(HSY), 수직동기신호(VSY) 및 클럭신호(CLK) 등을 공급받아 게이트 제어신호, RGB신호 및 데이터 제어신호를 생성하여 게이트 구동부(130) 및 데이터 구동부(140)에 공급한다.
이러한 액정표시장치(110)의 동작을 살펴보면, 게이트 구동부(130)로부터 다수의 게이트 배선(GL1 내지 GLm)을 통하여 공급되는 게이트 신호에 따라 박막트랜지스터(T)가 순차적으로 턴-온(turn-on) 되면, 데이터 구동부(140)로부터 다수의 데이터 배선(DL1 내지 DLn)을 통하여 공급되는 데이터 신호가 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)의 일 전극에 인가됨으로써, 액정패널(120)에 영상이 표시된다.
이때, 데이터 구동부(140)로부터 공통전압 공급배선(SL)으로 공급되는 공통전압은 다수의 수평공통배선(CLH1 내지 CLHm) 및 다수의 수직공통배선(CLV1 내지 CLVn)을 통하여 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)의 타 전극에 인가되고, 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)의 타 전극의 현 상태의 공통전압은 다수의 수평공통배선(CLH1 내지 CLHm) 및 다수의 수직공통배선(CLV1 내지 CLVn)과 공통전압 피드백배선(FL)을 통하여 데이터 구동부(140)로 전달된다.
이러한 본 발명의 제1실시예에 따른 액정표시장치(110)에서는, 공통전압 공급배선(SL)을 통하여 액정패널(120)에 공급되는 공통전압과, 공통전압 피드백배선(FL)를 통하여 전달되는 액정패널(120)의 현 상태의 공통전압을 비교하여 보상된 공통전압을 산출하고, 산출된 공통전압을 다시 액정패널(120)에 공급하여 크로스토크 특성을 개선하는데, 이를 위하여 데이터 구동부(140)는 공통전압을 제공하는 공통전압 공급부(142)와, 공통전압 공급부(142)로부터 제공되는 공통전압과 액정패널(120)로부터 전달되는 공통전압을 비교하여 보상된 공통전압을 산출하는 공통전압 보상부(144)를 포함한다.
예를 들어, 공통전압 공급부(142)가 공통전압으로서 제1전압(V1)을 공통전압 보상부(144)에 제공하고, 액정패널(120)이 액정패널(120)의 현 상태의 공통전압으로서 제2전압(V2)을 공통전압 보상부(144)에 전달하는 경우, 공통전압 보상부(144)는 제1 및 제2전압(V1, V2)을 비교하여 제3전압(V3)을 보상된 공통전압으로 산출하여 액정패널(120)에 공급할 수 있다.
그리고, 데이터 구동부(140)의 다수의 구동집적회로에 공급되는 감마기준전압을 생성하는 감마 집적회로(programmable gamma integrated circuit)로부터 공통전압이 공급될 수 있으며, 그 경우 공통전압 공급부(142)는 감마 집적회로일 수 있다.
이에 따라, 액정패널(120)의 스토리지 커패시터(Cst) 및 액정 커패시터(Clc) 의 타 전극에는 보상된 공통전압으로서 제3전압(V3)이 공급되어 크로스토크 특성이 개선된다.
한편, 공통전압 보상부(144)는 연산증폭기를 포함할 수 있는데, 이를 도면을 참조하여 설명한다.
도 4는 본 발명의 제1실시예에 따른 액정표시장치의 공통전압 보상부를 도시한 도면이다.
도 4에 도시한 바와 같이, 액정표시장치(도 3의 110)의 공통전압 보상부(144)는 연산 증폭기(OP)와 제1 및 제2저항(R1, R2)을 포함한다.
즉, 연산 증폭기(OP)는 반전단자(-), 비반전단자(+) 및 출력단자를 포함하고, 반전단자(-)에는 제1저항(R1)이 연결되고, 반전단자(-)와 출력단자 사이에는 제2저항(R2)이 연결된다. 그리고, 비반전단자(+)에는 공통전압 공급부(도 3의 142)에서 출력되는 공통전압인 제1전압(V1)이 입력되고, 반전단자(-)에 연결된 제1저항(R1)에는 액정패널(도 3의 120)의 현 상태의 공통전압인 제2전압(V2)이 입력되어 제3전압(V3)을 보상된 공통전압으로 출력한다.
이때, 제1 및 제2저항(R1, R2)을 흐르는 전류(I)는 동일하므로, 제3전압(V3)은 다음의 식에 따라 정해진다.
V3 = V1 + (V1 - V2)*(R2 / R1)
예를 들어, 공통전압 공급부(142)에서 공급되는 공통전압인 제1전압(V1)이 7.6V인데, 액정패널(120)의 현 상태의 공통전압인 제2전압(V2)이 7.0V로 저감된 경 우, 공통전압 보상부(144)는 8.2V의 제3전압(V3)을 보상된 공통전압으로 출력하여 액정패널(120)에 공급함으로써, 저감된 공통전압을 보상하여 크로스토크 특성을 개선할 수 있다.
이러한 공통전압 보상부(144)는 데이터 구동부(140)의 인쇄회로기판에 형성될 수 있는데, 인쇄회로기판에 형성되는 공통전압 보상부(144)의 구체적 구성을 도면을 참조하여 설명한다.
도 5는 본 발명의 제1실시예에 따른 액정표시장치의 데이터 구동부의 인쇄회로기판에 형성된 공통전압 보상부를 도시한 도면이다.
도 5에 도시한 바와 같이, 액정표시장치(도 3의 110)의 데이터 구동부(도 3의 140)의 인쇄회로기판에는 연산 증폭기(OP)와 제1 내지 제6저항(R1 내지 R6)이 장착되고, 연산 증폭기(OP)와 제1 및 제2저항(R1, R2)은 공통전압 보상부(144)를 구성한다.
공통전압 공급부(도 3의 142)에서 출력되는 공통전압인 제1전압(V1)은 제5저항(R5)을 통하여 연산 증폭기(OP)의 비반전단자(VIN+)로 입력되고, 액정패널(도 3의 120)의 현 상태의 공통전압인 제2전압(V2)은 제1저항(R1)을 통하여 연산 증폭기(OP)의 반전단자(VIN-)로 입력되며, 보상된 공통전압인 제3전압(V3)은 연산 증폭기(OP)의 출력단자(VOUT)로부터 제4저항(R4)을 통하여 출력된다.
여기서, 연산 증폭기(OP)의 2개의 전원단자는 각각 고전위전압(VDD_L) 및 접지전원에 연결된다.
한편, 본 발명의 제1실시예에서는, 하나의 공통전압 공급배선(SL) 및 하나의 공통전압 피드백배선(FL)이 액정패널(120)의 일 가장자리부에 형성되지만, 다른 실시예에서는 액정패널(120)의 일 가장자리부에 제1공통전압 공급배선 및 제1공통전압 피드백배선이 형성되고 액정패널(120)의 타 가장자리부에 제2공통전압 공급배선 및 제2공통전압 피드백배선이 형성되어 2개의 공통전압 공급배선 및 2개의 피드백배선이 액정패널(120)에 형성될 수도 있으며, 그 경우 데이터 구동부(140)는 제1공통전압 공급배선 및 제1공통전압 피드백배선에 연결되는 제1공통전압 보상부와, 제2공통전압 공급배선 및 제2공통전압 피드백배선에 연결되는 제2공통전압 보상부를 포함할 수 있다.
그런데, 이러한 본 발명의 제1실시예에 따른 액정표시장치(110)에서는 공통전압의 변동을 보상하여 크로스토크 특성이 개선되지만, 연산 증폭기(OP) 및 제1 내지 제6저항(R1 내지 R6) 등과 같은 전기소자를 추가적으로 데이터 구동부(140)의 인쇄회로기판에 장착해야 하므로 액정표시장치의 제조비용이 증가할 수 있다.
이를 개선하기 위한 다른 실시예에서는, 데이터 구동부의 인쇄회로기판에 장착되어 있는 기존의 집적회로를 이용하여 공통전압 보상부를 구성할 수 있는데, 이를 도면을 참조하여 설명한다.
도 6은 본 발명의 제2실시예에 따른 액정표시장치를 도시한 도면으로, 제1실시예와 동일한 부분에 대한 설명은 생략할 수 있다.
도 6에 도시한 바와 같이, 본 발명의 제2실시예에 따른 액정표시장치(210)는, 영상을 표시하는 액정패널(220)과, 액정패널(220)에 게이트 신호를 공급하는 게이트 구동부(230)와, 액정패널(220)에 데이터 신호 및 공통전압을 공급하는 데이터 구동부(240)와, 게이트 구동부(230)에 게이트 제어신호를 공급하고 데이터 구동부(240)에 RGB신호 및 데이터 제어신호를 공급하는 타이밍 제어부(250)를 포함한다.
액정패널(220)에는 서로 교차하여 화소영역(P)을 정의하는 다수의 게이트 배선(GL1 내지 GLm) 및 다수의 데이터 배선(DL1 내지 DLn)이 형성되고, 각 화소영역(P)에는 게이트 배선 및 데이터 배선에 연결되는 박막트랜지스터(T), 박막트랜지스터(T)에 연결되는 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)가 형성된다.
그리고, 액정패널(220)에는 다수의 데이터 배선(DL1 내지 DLn)에 평행하게 이격된 다수의 수평공통배선(CLH1 내지 CLHm)과, 다수의 데이터 배선(DL1 내지 DLn)에 평행하게 이격된 다수의 수직공통배선(CLV1 내지 CLVn)이 형성되는데, 다수의 수평공통배선(CLH1 내지 CLHm) 및 다수의 수직공통배선(CLV1 내지 CLVn)은 서로 연결되어 그물(mesh) 형태를 이루는데, 다수의 수평공통배선(CLH1 내지 CLHm) 및 다수의 수직공통배선(CLV1 내지 CLVn)은 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)에 연결된다.
또한, 액정패널(220)의 가장자리부에는 다수의 데이터 배선(DL1 내지 DLn)에 평행하게 이격되고, 다수의 수평공통배선(CLH1 내지 CLHm) 및 다수의 수직공통배선(CLV1 내지 CLVn)에 연결되는 공통전압 공급배선(SL) 및 공통전압 피드백배 선(FL)이 형성된다.
공통전압 공급배선(SL) 및 공통전압 피드백배선(FL)은 데이터 구동부(240)에 연결되는데, 공통전압 공급배선(SL)은 데이터 구동부(240)로부터 공통전압을 공급받아 다수의 수평공통배선(CLH1 내지 CLHm) 및 다수의 수직공통배선(CLV1 내지 CLVn)에 전달하고, 공통전압 피드백배선(FL)은 다수의 수평공통배선(CLH1 내지 CLHm) 및 다수의 수직공통배선(CLV1 내지 CLVn)에 인가되어 있는 현재의 공통전압을 데이터 구동부(240)에 전달한다.
타이밍 제어부(250)는 외부 시스템으로부터 영상신호, 데이터인에이블신호(DE), 수평동기신호(HSY), 수직동기신호(VSY) 및 클럭신호(CLK) 등을 공급받아 게이트 제어신호, RGB신호 및 데이터 제어신호를 생성하여 게이트 구동부(230) 및 데이터 구동부(240)에 공급한다.
이러한 액정표시장치(210)의 동작을 살펴보면, 게이트 구동부(230)로부터 다수의 게이트 배선(GL1 내지 GLm)을 통하여 공급되는 게이트 신호에 따라 박막트랜지스터(T)가 순차적으로 턴-온(turn-on) 되면, 데이터 구동부(240)로부터 다수의 데이터 배선(DL1 내지 DLn)을 통하여 공급되는 데이터 신호가 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)의 일 전극에 인가됨으로써, 액정패널(220)에 영상이 표시된다.
이때, 데이터 구동부(240)로부터 공통전압 공급배선(SL)으로 공급되는 공통전압은 다수의 수평공통배선(CLH1 내지 CLHm) 및 다수의 수직공통배선(CLV1 내지 CLVn)을 통하여 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)의 타 전극에 인가되고, 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)의 타 전극의 현 상태의 공통전압은 다수의 수평공통배선(CLH1 내지 CLHm) 및 다수의 수직공통배선(CLV1 내지 CLVn)과 공통전압 피드백배선(FL)을 통하여 데이터 구동부(240)로 전달된다.
본 발명의 제2실시예에 따른 액정표시장치(210)에서는, 공통전압 공급배선(SL)을 통하여 액정패널(220)에 공급되는 공통전압과, 공통전압 피드백배선(FL)를 통하여 전달되는 액정패널(220)의 현 상태의 공통전압을 비교하여 보상된 공통전압을 산출하고, 산출된 공통전압을 다시 액정패널(220)에 공급하여 크로스토크 특성을 개선하는데, 이를 위하여 데이터 구동부(220)는 공통전압을 제공하는 공통전압 공급부(242)와, 공통전압 공급부(242)로부터 제공되는 공통전압과 액정패널(220)로부터 전달되는 공통전압을 비교하여 보상된 공통전압을 산출하는 공통전압 보상부(244)를 포함한다.
예를 들어, 공통전압 공급부(242)가 공통전압으로서 제1전압(V1)을 공통전압 보상부(244)에 제공하고, 액정패널(220)이 액정패널(220)의 현 상태의 공통전압으로서 제2전압(V2)을 공통전압 보상부(244)에 전달하는 경우, 공통전압 보상부(244)는 제1 및 제2전압(244)을 비교하여 제3전압(V3)을 보상된 공통전압으로 산출하여 액정패널(120)에 공급할 수 있다.
여기서, 데이터 구동부(140)의 다수의 구동집적회로에 공급되는 감마기준전압을 생성하는 감마 집적회로(programmable gamma integrated circuit)로부터 공통 전압이 공급될 수 있으며, 그 경우 공통전압 공급부(142)는 감마 집적회로일 수 있다.
특히, 공통전압 보상부(244)는 전원 공급부(246)와 제1 및 제2저항(R1, R2)를 포함하고, 전원 공급부(246)는 연산 증폭기를 내장하고 있으면서 액정표시장치(210)에 전원을 공급하는 파워 집적회로(power integrated circuit)일 수 있다.
즉, 본 발명의 제2실시예에 따른 액정표시장치(210)에서는, 데이터 구동부(240)의 인쇄회로기판에 장착된 전원 공급부(246)의 연산 증폭기와 제1 및 제2저항(R1, R2)으로 공통전압 보상부(244)를 구성하여 보상된 공통전압을 생성하고, 생성된 공통전압인 제3전압(V3)이 액정패널(120)의 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)의 타 전극에 인가함으로써, 크로스토크 특성을 개선한다.
이러한 공통전압 보상부(244)의 구체적 구성을 도면을 참조하여 설명한다.
도 7은 본 발명의 제2실시예에 따른 액정표시장치의 데이터 구동부의 전원 공급부 및 공통전압 보상부를 도시한 도면이다.
도 7에 도시한 바와 같이, 액정표시장치(도 6의 210)의 데이터 구동부(도 6의 240)의 인쇄회로기판에는 전원 공급부(246)와 제1 및 제2저항(R1 및 R2)이 장착된다.
전원 공급부(246)는 연산 증폭기(OP)를 포함하는 파워 집적회로일 수 있으며, 제1저항(R1)은 연산 증폭기(OP)의 반전단자(NEG1)에 연결되고 제2저항(R2)은 연산 증폭기(OP)의 반전단자(NEG1)와 출력단자(OUT1) 사이에 연결된다.
여기서, 연산 증폭기(OP)와 제1 및 제2저항(R1, R2)이 공통전압 보상부(244)를 구성하며 그 동작 원리는 제1실시예의 경우와 동일하다.
즉, 공통전압 공급부(도 6의 142)에서 출력되는 공통전압인 제1전압(V1)은 전원 공급부(246)의 연산 증폭기(OP)의 비반전단자(POS1)로 입력되고, 액정패널(도 6의 220)의 현 상태의 공통전압인 제2전압(V2)은 제1저항(R1)을 통하여 연산 증폭기(OP)의 반전단자(NEG1)로 입력되며, 보상된 공통전압인 제3전압(V3)은 연산 증폭기(OP)의 출력단자(OUT1)로부터 출력된다.
따라서, 제2실시예에 따른 액정표시장치는, 공통전압 공급부(242)의 공통전압인 제1전압(V1)과 액정패널(220)의 현 상태의 공통전압인 제2전압(V2)을 비교하여 보상된 공통전압인 제3전압(V3)을 생성하여 액정패널(220)에 다시 인가함으로써, 크로스토크 특성을 개선한다.
한편, 본 발명의 제2실시예에서는, 하나의 공통전압 공급배선(SL) 및 하나의 공통전압 피드백배선(FL)이 액정패널(220)의 일 가장자리부에 형성되지만, 다른 실시예에서는 액정패널(220)의 일 가장자리부에 제1공통전압 공급배선 및 제1공통전압 피드백배선이 형성되고 액정패널(220)의 타 가장자리부에 제2공통전압 공급배선 및 제2공통전압 피드백배선이 형성되어 2개의 공통전압 공급배선 및 2개의 피드백배선이 액정패널(220)에 형성될 수도 있으며, 그 경우 데이터 구동부(240)는 제1공통전압 공급배선 및 제1공통전압 피드백배선에 연결되고 전원 공급부(246)의 제1연산 증폭기를 포함하는 제1공통전압 보상부와, 제2공통전압 공급배선 및 제2공통전 압 피드백배선에 연결되고 전원 공급부(246)의 제2연산 증폭기를 포함하는 제2공통전압 보상부를 포함할 수 있다.
그런데, 이러한 본 발명의 제2실시예에 따른 액정표시장치(210)에서는 공통전압의 변동을 보상하여 크로스토크 특성이 개선되지만, 전원 공급부(246)의 연산 증폭기(OP)를 이용하여 공통전압 보상부(244)를 구성하므로, 연산 증폭기(OP)의 동작에 의하여 전원 공급부(246)인 파워 집적회로의 발열량이 증가할 수 있으며 발열량 증가에 의하여 파워 집적회로가 오동작할 수 있다.
이를 개선하기 위한 다른 실시예에서는, 액정패널에 형성된 연산 증폭기와 데이터 구동부의 인쇄회로기판에 장착된 제1 및 제2저항으로 공통전압 보상부를 구성할 수 있는데, 이를 도면을 참조하여 설명한다.
도 8은 본 발명의 제3실시예에 따른 액정표시장치를 도시한 도면이다.
도 8에 도시한 바와 같이, 본 발명의 제3실시예에 따른 액정표시장치(310)는, 영상을 표시하는 액정패널(320)과, 액정패널(320)에 게이트 신호를 공급하는 게이트 구동부(330)와, 액정패널(320)에 데이터 신호 및 공통전압을 공급하는 데이터 구동부(340)와, 게이트 구동부(330)에 게이트 제어신호를 공급하고 데이터 구동부(340)에 RGB신호 및 데이터 제어신호를 공급하는 타이밍 제어부(350)를 포함한다.
액정패널(320)은 서로 마주보며 이격되는 제1 및 제2기판(미도시)과, 제1 및 제2기판 사이에 형성되는 액정층(미도시)을 포함한다.
액정패널(320)의 제1기판에는 서로 교차하여 화소영역(P)을 정의하는 다수의 게이트 배선(GL1 내지 GLm) 및 다수의 데이터 배선(DL1 내지 DLn)이 형성되고, 각 화소영역(P)에는 게이트 배선 및 데이터 배선에 연결되는 박막트랜지스터(T), 박막트랜지스터(T)에 연결되는 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)가 형성된다.
그리고, 액정패널(320)의 제1기판에는 다수의 데이터 배선(DL1 내지 DLn)에 평행하게 이격된 다수의 수평공통배선(CLH1 내지 CLHm)과, 다수의 데이터 배선(DL1 내지 DLn)에 평행하게 이격된 다수의 수직공통배선(CLV1 내지 CLVn)이 형성되는데, 다수의 수평공통배선(CLH1 내지 CLHm) 및 다수의 수직공통배선(CLV1 내지 CLVn)은 서로 연결되어 그물(mesh) 형태를 이루는데, 다수의 수평공통배선(CLH1 내지 CLHm) 및 다수의 수직공통배선(CLV1 내지 CLVn)은 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)에 연결된다.
한편, 다른 실시예에서는 다수의 데이터 배선(DL1 내지 DLn)에 평행하게 이격된 다수의 수평공통배선(CLH1 내지 CLHm)만 형성되거나, 다수의 데이터 배선(DL1 내지 DLn)에 평행하게 이격된 다수의 수직공통배선(CLV1 내지 CLVn)만이 형성될 수도 있다.
또한, 액정패널(320)의 제1기판의 가장자리부에는 다수의 데이터 배선(DL1 내지 DLn)에 평행하게 이격되고, 다수의 수평공통배선(CLH1 내지 CLHm) 및 다수의 수직공통배선(CLV1 내지 CLVn)에 연결되는 공통전압 공급배선(SL) 및 공통전압 피드백배선(FL)이 형성된다.
공통전압 공급배선(SL) 및 공통전압 피드백배선(FL)은 데이터 구동부(340)에 연결되는데, 공통전압 공급배선(SL)은 데이터 구동부(340)로부터 공통전압을 공급받아 다수의 수평공통배선(CLH1 내지 CLHm) 및 다수의 수직공통배선(CLV1 내지 CLVn)에 전달하고, 공통전압 피드백배선(FL)은 다수의 수평공통배선(CLH1 내지 CLHm) 및 다수의 수직공통배선(CLV1 내지 CLVn)에 인가되어 있는 현재의 공통전압을 데이터 구동부(340)에 전달한다.
도시하지는 않았지만, 게이트 구동부(330) 및 데이터 구동부(340)는 각각, 다수의 구동집적회로(driving integrated circuit: D-IC)와, 다수의 구동집적회로에 연결되어 다수의 신호를 공급하는 인쇄회로기판(printed circuit board: PCB)을 포함할 수 있으며, 타이밍 제어부(350)는 인쇄회로기판에 장착될 수 있다.
그리고, 다른 실시예에서는, 게이트 구동부(330)의 인쇄회로기판을 생략하고, 데이터 구동부(340)의 인쇄회로기판에서 게이트 구동부(330)의 구동집적회로용 신호를 생성하여 액정패널(320)의 제1기판에 형성된 신호배선(line on glass: LOG)을 통하여 게이트 구동부(330)의 구동집적회로에 공급할 수도 있다.
그리고, 또 다른 실시예에서는, 게이트 구동부(330)의 구동집적회로 및 인쇄회로기판을 생략하고, 쉬프트 레지스터(shift register)와 같은 게이트 구동부(330)의 일부 구성을 액정패널(320)의 제1기판에 형성하여 게이트 신호를 생성하고, 게이트 구동부(330)의 나머지 구성은 데이터 구동부(3140)가 생성하여 액정패널(320)에 공급할 수도 있다.
타이밍 제어부(350)는 외부 시스템으로부터 영상신호, 데이터인에이블신 호(DE), 수평동기신호(HSY), 수직동기신호(VSY) 및 클럭신호(CLK) 등을 공급받아 게이트 제어신호, RGB신호 및 데이터 제어신호를 생성하여 게이트 구동부(330) 및 데이터 구동부(340)에 공급한다.
이러한 액정표시장치(310)의 동작을 살펴보면, 게이트 구동부(330)로부터 다수의 게이트 배선(GL1 내지 GLm)을 통하여 공급되는 게이트 신호에 따라 박막트랜지스터(T)가 순차적으로 턴-온(turn-on) 되면, 데이터 구동부(340)로부터 다수의 데이터 배선(DL1 내지 DLn)을 통하여 공급되는 데이터 신호가 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)의 일 전극에 인가됨으로써, 액정패널(320)에 영상이 표시된다.
이때, 데이터 구동부(340)로부터 공통전압 공급배선(SL)으로 공급되는 공통전압은 다수의 수평공통배선(CLH1 내지 CLHm) 및 다수의 수직공통배선(CLV1 내지 CLVn)을 통하여 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)의 타 전극에 인가되고, 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)의 타 전극의 현 상태의 공통전압은 다수의 수평공통배선(CLH1 내지 CLHm) 및 다수의 수직공통배선(CLV1 내지 CLVn)과 공통전압 피드백배선(FL)을 통하여 데이터 구동부(140)로 전달된다.
이러한 본 발명의 제3실시예에 따른 액정표시장치(310)에서는, 공통전압 공급배선(SL)을 통하여 액정패널(320)에 공급되는 공통전압과, 공통전압 피드백배선(FL)를 통하여 전달되는 액정패널(120)의 현 상태의 공통전압을 비교하여 보상된 공통전압을 산출하고, 산출된 공통전압을 다시 액정패널(320)에 공급하여 크로스토크 특성을 개선하는데, 이를 위하여 데이터 구동부(340)는 공통전압을 제공하는 공통전압 공급부(342)와 제1 및 제2저항(R1, R2)을 포함하고, 데이터 구동부(340)와 액정패널(320)은 공통전압 공급부(342)로부터 제공되는 공통전압과 액정패널(320)로부터 전달되는 공통전압을 비교하여 보상된 공통전압을 산출하는 공통전압 보상부(344)를 포함한다.
즉, 공통전압 보상부(344)는 연산 증폭기(OP)와 제1 및 제2저항(R1, R2)을 포함하는데, 연산 증폭기(OP)는 화소영역(P)의 박막트랜지스터(T)와 동일한 공정을 통하여 동일한 구조로 액정패널(320)의 제1기판에 형성되고, 제1 및 제2저항(R1, R2)은 데이터 구동부(340)의 인쇄회로기판에 장착된다.
예를 들어, 연산 증폭기(OP)는 액정패널(320)의 제1기판의 다수의 게이트 배선(GL1 내지 GLm), 다수의 데이터 배선(DL1 내지 DLn), 다수의 수평공통배선(CLH1 내지 CLHm), 다수의 수직공통배선(CLV1 내지 CLVn), 박막트랜지스터(T) 및 스토리지 커패시터(Cst)와 동일한 공정을 통하여 액정패널(320)의 제1기판의 일 가장자리부에 형성될 수 있다.
그리고, 연산 증폭기(OP)의 출력단자는 액정패널(320)의 공통전압 공급배선(SL)과 데이터 구동부(340)의 제2저항(R2)에 연결되고, 연산 증폭기(OP)의 비반전단자(+)는 데이터 구동부(340)의 공통전압 공급부(342)에 연결되고, 연산 증폭기(OP)의 반전단자(-)는 데이터 구동부(340)의 제1 및 제2저항(R1, R2)에 연결되며, 액정패널(320)의 공통전압 피드백배선(FL)은 데이터 구동부(340)의 제1저 항(R1)에 연결된다.
공통전압 보상부(344)의 동작을 살펴보면, 공통전압 공급부(342)가 공통전압인 제1전압(V1)이 액정패널(320)의 제1기판에 형성된 연산 증폭기(OP)에 공급되고, 액정패널(320)의 현 상태의 공통전압으로서 다수의 수평공통배선(CLH1 내지 CLHm) 및 다수의 수직공통배선(CLV1 내지 CLVn)의 전위인 제2전압(V2)이 데이터 구동부(340)에 장착된 제1 및 제2저항(R1, R2)을 거쳐서 액정패널(320)의 제1기판에 형성된 연산 증폭기(OP)에 전달되면, 연산 증폭기(344)는 제1 및 제2전압(V1, V2)을 비교하여 보상된 공통전압인 제3전압(V3)을 산출하여 액정패널(320)의 제1기판의 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)의 타 전극에 공급함으로써, 공통전압을 보상하고 크로스토크 특성을 개선한다.
여기서, 데이터 구동부(340)의 다수의 구동집적회로에 공급되는 감마기준전압을 생성하는 감마 집적회로(programmable gamma integrated circuit)로부터 공통전압이 공급될 수 있으며, 그 경우 공통전압 공급부(342)는 감마 집적회로일 수 있다.
액정패널(320)의 제1기판에 형성되는 연산 증폭기(OP)에 대하여 도면을 참조하여 설명한다.
도 9는 본 발명의 제3실시예에 따른 액정표시장치의 공통전압 보상부의 연산 증폭기를 도시한 도면이다.
도 9에 도시한 바와 같이, 액정표시장치(도 8의 310)의 액정패널(도 8의 320)의 제1기판에 형성되는 연산 증폭기(OP)는, 제1 내지 제5포지티브타입 박막트랜지스터(Tp1 내지 Tp5)와, 제1 내지 제4네거티브타입 박막트랜지스터(Tn1 내지 Tn4)와, 제1 내지 제3커패시터(C1 내지 C3)를 포함한다.
제1포지티브타입 박막트랜지스터(Tp1) 및 제1네거티브타입 박막트랜지스터(Tn1)와, 제2포지티브타입 박막트랜지스터(Tp2) 및 제2네거티브타입 박막트랜지스터(Tn2)는 각각 서로 직렬로 연결되는데, 제1 및 제2포지티브타입 박막트랜지스터(Tp1, Tp2)의 소스전극은 고전위 전압(VDDH)에 연결되고, 제1 및 제2네거티브타입 박막트랜지스터(Tn1, Tn2)의 소스전극은 제3네거티브타입 박막트랜지스터(Tn3)의 드레인전극에 연결되며, 제3네거티브타입 박막트랜지스터(Tn3)의 소스전극은 접지전압에 연결된다.
그리고, 제3포지티브타입 박막트랜지스터(Tp3) 및 제4네거티브타입 박막트랜지스터(Tn4)와, 제4포지티브타입 박막트랜지스터(Tp3) 및 제5포지티브타입 박막트랜지스터(Tp5)는 각각 서로 직렬로 연결되는데, 제3 및 제4포지티브타입 박막트랜지스터(Tp3, Tp4)의 소스전극은 고전위 전압(VDDH)에 연결되고, 제4네거티브타입 박막트랜지스터(Tn4)의 소스전극 및 제5포지티브타입 박막트랜지스터(Tp5)의 드레인전극은 접지전압에 연결된다.
또한, 제1커패시터(C1)는 제3포지티브타입 박막트랜지스터(Tp3)의 게이트전극과 드레인전극 사이에 연결되고, 제2커패시터(C2)는 제4포지티브타입 박막트랜지스터(Tp4)의 게이트전극과 드레인전극 사이에 연결되고, 제3커패시터(C3)는 제4 및 제5포지티브타입 박막트랜지스터(Tp4, Tp5)의 연결노드와 접지전압 사이에 연결된다.
공통전압 공급부(도 8의 342)에서 출력되는 공통전압인 제1전압(V1)은 제1네거티브타입 박막트랜지스터(Tn1)의 게이트전극에 입력되고, 액정패널(320)에서 전달되는 공통전압인 제2전압(V2)은 제2네거티브타입 박막트랜지스터(Tn2)의 게이트전극에 입력된다.
여기서, 제1포지티브타입 박막트랜지스터(Tp1) 및 제1네거티브타입 박막트랜지스터(Tn1)의 연결노드의 전위에 의하여 제4포지티브타입 박막트랜지스터(Tp4)가 턴-온(turn-on) 되면 고전위 전압(VDDH)으로부터 푸쉬전류(Ipush)가 흘러 제3커패시터(C3)가 충전되고, 제3포지티브타입 박막트랜지스터(Tp3) 및 제4네거티브타입 박막트랜지스터(Tn4)의 연결노드의 전위에 의하여 제5포지티브타입 박막트랜지스터(Tp5)가 턴-온(turn-on) 되면 접지전압으로 풀전류(Ipull)가 흘러 제3커패시터(C3)가 방전된다.
그리고, 제3커패시터(C3)의 일 전극의 전압은 보상된 공통전압인 제3전압(V3)으로 출력된다.
여기서, 제1 내지 제5포지티브타입 박막트랜지스터(Tp1 내지 Tp5)와, 제1 내지 제4네거티브타입 박막트랜지스터(Tn1 내지 Tn4)는 화소영역(도 8의 P)의 박막트랜지스터(도 8의 T)와 동일한 공정을 통하여 동일한 단면구조로 액정패널(320)의 제1기판 상에 형성될 수 있으며, 제1 내지 제3커패시터(C1 내지 C3)는 화소영역(P) 의 스토리지 커패시터(도 8의 Cst)와 동일한 공정을 통하여 동일한 구조로 액정패널(320)의 제1기판 상에 형성될 수 있으며, 박막트랜지스터와 커패시터 사이의 연결배선은 다수의 게이트배선(GL1 내지 GLm), 다수의 데이터배선(DL1 내지 DLn), 다수의 수평공통배선(CLH1 내지 CLHm), 다수의 수직공통배선(CLV1 내지 CLVn)과 동일한 공정으로 액정패널(320)의 제1기판 상에 형성될 수 있다.
한편, 본 발명의 제3실시예에서는, 하나의 공통전압 공급배선(SL), 하나의 공통전압 피드백배선(FL) 및 하나의 연산 증폭기(OP)가 액정패널(320)의 제1기판의 일 가장자리부에 형성되지만, 다른 실시예에서는 액정패널(320)의 제1기판의 일 가장자리부에 제1공통전압 공급배선, 제1공통전압 피드백배선 및 제1연산 증폭기가 형성되고 액정패널(320)의 제1기판의 타 가장자리부에 제2공통전압 공급배선, 제2공통전압 피드백배선 및 제2연산 증폭기(OP)가 형성되어 2개의 공통전압 공급배선, 2개의 피드백배선 및 2개의 연산 증폭기가 액정패널(320)의 제1기판에 형성될 수도 있으며, 그 경우 데이터 구동부(340)는 제1공통전압 공급배선, 제1공통전압 피드백배선 및 제1연산 증폭기에 연결되는 제1 및 제2저항과, 제2공통전압 공급배선, 제2공통전압 피드백배선 및 제2연산 증폭기(OP)에 연결되는 제3 및 제4저항 등 총 4개의 저항을 포함할 수 있으며, 제1연산 증폭기와 제1 및 제2저항은 제1공통전압 보상부를 구성하고 제2연산 증폭기와 제3 및 제4저항은 제2공통전압 보상부를 구성할 수 있다.
그리고, 또 다른 실시예에서는, 공통전압 공급배선(SL) 및 공통전압 피드백 배선(FL)을 형성하지 않고, 연산 증폭기(OP)와 제1 및 제2저항(R1, R2)을 다수의 수평공통배선(CLH1 내지 CLHm) 및 다수의 수직공통배선(CLV1 내지 CLVm) 중 하나에 직접 연결할 수도 있다.
이상과 같이, 본 발명의 제3실시예에 따른 액정표시장치(310)에서는, 공통전압 보상부(344)의 연산 증폭기(OP)는 액정패널(320)의 가장자리부에 형성하고, 공통전압 보상부(344)의 제1 및 제2저항(R1, R2)은 데이터 구동부(340)의 인쇄회로기판에 형성함으로써, 전기소자의 추가에 의한 제조비용 증가와 내장 연산 증폭기 사용에 의한 집적회로의 발열량 상승 없이 공통전압을 보상하여 크로스토크 특성을 개선할 수 있다.
본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
도 1은 종래의 액티브 매트릭스 방식의 액정표시장치를 도시한 도면.
도 2는 종래의 액정표시장치의 크로스토크를 검사하기 위한 패턴을 도시한 도면.
도 3은 본 발명의 제1실시예에 따른 액정표시장치를 도시한 도면.
도 4는 본 발명의 제1실시예에 따른 액정표시장치의 공통전압 보상부를 도시한 도면.
도 5는 본 발명의 제1실시예에 따른 액정표시장치의 데이터 구동부의 인쇄회로기판에 형성된 공통전압 보상부를 도시한 도면.
도 6은 본 발명의 제2실시예에 따른 액정표시장치를 도시한 도면.
도 7은 본 발명의 제2실시예에 따른 액정표시장치의 데이터 구동부의 전원 공급부 및 공통전압 보상부를 도시한 도면.
도 8은 본 발명의 제3실시예에 따른 액정표시장치를 도시한 도면.
도 9는 본 발명의 제3실시예에 따른 액정표시장치의 공통전압 보상부의 연산 증폭기를 도시한 도면.

Claims (10)

  1. 서로 교차하는 게이트배선, 데이터배선 및 공통배선과, 상기 게이트배선 및 데이터배선에 연결되는 박막트랜지스터와, 상기 박막트랜지스터 및 상기 공통배선에 연결되는 스토리지 커패시터를 포함하는 액정패널과;
    상기 게이트배선에 게이트신호를 공급하는 게이트 구동부와;
    상기 데이터배선에 데이터신호를 공급하는 데이터 구동부와;
    상기 게이트 구동부로 게이트 제어신호를 공급하고, 상기 데이터 구동부로 RGB신호 및 데이터 제어신호를 공급하는 타이밍 제어부와;
    상기 공통배선으로 공급되는 제1전압과 상기 공통배선의 전위인 제2전압을 비교하여 제3전압을 생성하여 상기 공통배선으로 공급하는 공통전압 보상부
    를 포함하고,
    상기 공통전압 보상부는,
    비반전단자, 반전단자 및 상기 제3전압을 출력하는 출력단자를 포함하는 연산 증폭기와;
    상기 반전단자에 연결되는 제1저항과;
    상기 반전단자와 상기 출력단자 사이에 연결되는 제2저항
    을 포함하고,
    상기 연산 증폭기는 상기 박막트랜지스터 및 상기 스토리지 커패시터와 동일한 공정으로 상기 액정패널에 배치되고,
    상기 제1 및 제2저항은 상기 데이터 구동부에 배치되는 액정표시장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제1전압은 상기 비반전단자로 입력되고, 상기 제2전압은 상기 제1저항을 통하여 상기 반전단자로 입력되는 액정표시장치.
  4. 삭제
  5. 제 3 항에 있어서,
    상기 연산 증폭기는 다수의 포지티브타입 박막트랜지스터, 다수의 네거티브타입 박막트랜지스터 및 다수의 커패시터를 포함하고, 상기 다수의 포지티브타입 박막트랜지스터 및 상기 다수의 네거티브타입 박막트랜지스터는 상기 박막트랜지스터와 동일한 구조를 가지고, 상기 다수의 커패시터는 상기 스토리지 커패시터와 동일한 구조를 가지는 액정표시장치.
  6. 제 3 항에 있어서,
    상기 액정패널에 배치되어 상기 제1전압을 상기 공통배선으로 전달하는 적어도 하나의 공통전압 공급배선과;
    상기 액정패널에 배치되어 상기 제2전압을 상기 제1저항으로 전달하는 적어도 하나의 공통전압 피드백배선과;
    상기 제1전압을 공급하는 공통전압 공급부
    를 더 포함하는 액정표시장치.
  7. 제1기판 상부에 서로 교차하는 게이트배선, 데이터배선 및 공통배선을 형성하는 단계와;
    상기 게이트배선 및 상기 데이터배선에 연결되는 박막트랜지스터를 형성하는 단계와;
    상기 박막트랜지스터 및 상기 공통배선에 연결되는 스토리지 커패시터를 형성하는 단계와;
    상기 제1기판 상부에 상기 박막트랜지스터 및 상기 스토리지 커패시터와 동일한 공정으로 비반전단자, 반전단자 및 출력단자를 포함하는 연산 증폭기를 형성하는 단계와;
    상기 제1기판과, 상기 제1기판과 마주보며 이격된 제2기판 사이에 액정층을 형성하여 액정패널을 완성하는 단계와;
    상기 게이트배선에 게이트신호를 공급하는 게이트 구동부를 상기 액정패널에 연결하는 단계와;
    상기 데이터배선에 데이터신호를 공급하고, 상기 반전단자에 연결되는 제1저항과, 상기 반전단자와 상기 출력단자 사이에 연결되는 제2저항을 포함하는 데이터 구동부를 상기 액정패널에 연결하는 단계와;
    상기 게이트 구동부로 게이트 제어신호를 공급하고, 상기 데이터 구동부로 RGB신호 및 데이터 제어신호를 공급하는 타이밍 제어부를 게이트 구동부 및 상기 데이터 구동부에 연결하는 단계
    를 포함하는 액정표시장치의 제조방법.
  8. 제 7 항에 있어서,
    상기 연산 증폭기는 다수의 포지티브타입 박막트랜지스터, 다수의 네거티브타입 박막트랜지스터 및 다수의 커패시터를 포함하고,
    상기 다수의 포지티브타입 박막트랜지스터 및 상기 다수의 네거티브타입 박막트랜지스터는 상기 박막트랜지스터와 동시에 형성되고,
    상기 다수의 커패시터는 상기 스토리지 커패시터와 동시에 형성되는 액정표시장치의 제조방법.
  9. 제 8 항에 있어서,
    상기 공통배선으로 공급되는 제1전압은 상기 비반전단자로 입력되고, 상기 공통배선의 전위인 제2전압은 상기 제1저항을 통하여 상기 반전단자로 입력되고, 상기 제1 및 제2전압을 비교하여 생성되는 제3전압은 상기 출력단자로 출력되어 상기 공통배선으로 공급되는 액정표시장치의 제조방법.
  10. 제 9 항에 있어서,
    상기 제1기판 상부에 상기 제1전압을 상기 공통배선으로 전달하는 적어도 하나의 공통전압 공급배선을 형성하는 단계와;
    상기 제1기판 상부에 상기 제2전압을 상기 제1저항으로 전달하는 적어도 하나의 공통전압 피드백배선을 형성하는 단계
    를 더 포함하고,
    상기 데이터 구동부는 상기 제1전압을 공급하는 공통전압 공급부를 포함하는 액정표시장치의 제조방법.
KR1020090124858A 2009-12-15 2009-12-15 액정표시장치 및 그 제조방법 KR101668261B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090124858A KR101668261B1 (ko) 2009-12-15 2009-12-15 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090124858A KR101668261B1 (ko) 2009-12-15 2009-12-15 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110068036A KR20110068036A (ko) 2011-06-22
KR101668261B1 true KR101668261B1 (ko) 2016-10-24

Family

ID=44400366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090124858A KR101668261B1 (ko) 2009-12-15 2009-12-15 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101668261B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200133129A (ko) * 2019-05-17 2020-11-26 삼성디스플레이 주식회사 수평 크로스토크를 보상하는 표시 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102298315B1 (ko) * 2014-09-11 2021-09-06 엘지디스플레이 주식회사 액정표시장치
CN104700768B (zh) * 2015-04-03 2017-07-28 京东方科技集团股份有限公司 一种公共电压补偿电路、其补偿方法及显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101157837B1 (ko) * 2004-12-30 2012-06-22 엘지디스플레이 주식회사 공통전압 보상회로 및 보상방법
KR20070082965A (ko) * 2006-02-20 2007-08-23 엘지.필립스 엘시디 주식회사 액정표시장치용 공통전압 보상회로
KR20070117019A (ko) * 2006-06-07 2007-12-12 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR101366024B1 (ko) * 2007-02-23 2014-02-21 엘지디스플레이 주식회사 액정표시장치의 공통전압회로 및 이의 구동방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200133129A (ko) * 2019-05-17 2020-11-26 삼성디스플레이 주식회사 수평 크로스토크를 보상하는 표시 장치
KR102666060B1 (ko) 2019-05-17 2024-05-16 삼성디스플레이 주식회사 수평 크로스토크를 보상하는 표시 장치

Also Published As

Publication number Publication date
KR20110068036A (ko) 2011-06-22

Similar Documents

Publication Publication Date Title
KR101167314B1 (ko) 액정표시장치
CN101059947B (zh) 显示器以及驱动显示器的电路
US8228287B2 (en) Liquid crystal display device for removing ripple voltage and method of driving the same
US8648884B2 (en) Display device
KR100874637B1 (ko) 라인 온 글래스형 액정표시장치
KR101451796B1 (ko) 표시장치
US7705820B2 (en) Liquid crystal display of line-on-glass type
KR20040033368A (ko) 액정표시장치 및 그 구동방법
JP2004310024A5 (ko)
JP2004310024A (ja) 液晶表示装置及びその検査方法
KR20070040865A (ko) 액정 표시 장치의 구동 장치 및 이를 포함하는 액정 표시장치
JP5255751B2 (ja) 液晶表示装置の駆動装置及びこれを備えた液晶表示装置
US7995051B2 (en) Driving circuit, driving method and liquid crystal display using same
KR101016290B1 (ko) 라인 온 글래스형 액정표시장치 및 구동방법
KR101668261B1 (ko) 액정표시장치 및 그 제조방법
KR101274686B1 (ko) 액정 표시 장치 및 그 구동 방법
CN112835217B (zh) 显示装置及其驱动方法
KR101157224B1 (ko) 액정표시장치
KR101482768B1 (ko) 액정 표시 장치의 전원 회로
US20150062107A1 (en) Flat panel display apparatus and source driver ic
JP5877625B2 (ja) 液晶ディスプレイにおけるゲート駆動電圧制御装置
KR20060131390A (ko) 표시 장치, 표시 장치의 구동 장치 및 집적 회로
US8976167B2 (en) Driving circuit and driving controller capable of adjusting internal impedance
KR20040000978A (ko) 라인 온 글래스형 액정표시장치
KR20050032279A (ko) 라인 온 글래스형 액정표시소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant