KR101274686B1 - 액정 표시 장치 및 그 구동 방법 - Google Patents

Abstract

본 발명은 화소 블록 경계선이 시인되는 것을 방지하기 위하여, 서브화소들을 포함하는 액정 패널과; 상기 서브화소들에 공통 전압을 공급하는 내부 공통 라인들과; 상기 액정 패널의 양측에 형성되어 상기 내부 공통 라인들과 공통 접속된 제1 및 제2 외부 공통 라인과; 상기 제1 및 제2 외부 공통 라인 중 적어도 어느 하나의 외부 공통 라인에 다수의 공통 전압을 공급하기 위하여 상기 액정 패널에 형성된 다수의 공통 전압 공급 라인과; 상기 제1 외부 공통 라인으로 공급하는 제1 공통 전압과, 상기 다수의 공통 전압 공급 라인으로 공급하는 다수의 제2 공통 전압을 생성하는 공통 전압 생성부를 포함하는 액정 표시 장치와 그 구동 방법을 개시한다.

공통 전압, 피드백 공통 전압, 화소 블록 경계선, 싱글 게이트 구동

Description

액정 표시 장치 및 그 구동 방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF DRIVING THE SAME}

도 1은 본 발명의 실시 예에 따른 액정 표시 장치를 개략적으로 도시한 도면.

도 2는 도 1에 도시된 공통 전압 생성부를 구체적으로 도시한 회로도.

< 도면의 주요부분에 대한 설명>

10 : 메인 PCB 12 : 공통 전압 생성부

14 : FPC 20 : 데이터 PCB

22 : 데이터 TCP 24 : 데이터 IC

30 : 액정 패널 32 : 게이트 TCP

34 : 게이트 IC

40, 44, 46, 48 : 공통 전압 공급 라인

42, 50 : 공통 전압 피드백 라인 52, 54 : 외부 공통 라인

60 : 기준 전압 공급 라인

본 발명은 액정 표시 장치에 관한 것으로, 특히 화소 블록별로 공통 전압을 보상하여 화소 블록 경계선이 시인되는 것을 방지할 수 있는 액정 표시 장치 및 그 구동 방법에 관한 것이다.

액정 표시 장치는 액정의 전기적 및 광학적 특성을 이용하여 영상을 표시한다. 액정 표시 장치는 액정을 이용한 화소 매트릭스를 통해 화상을 표시하는 액정 패널과, 액정 패널을 구동하는 구동 회로와, 액정 패널에 빛을 공급하는 백라이트 유닛을 구비한다.

액정 패널은 화소 매트릭스를 구성하는 각 서브화소가 데이터 신호에 따라 액정 배열 상태를 가변시켜 백라이트 유닛에서 조사된 빛의 투과율을 조절함으로써 영상을 표시한다. 이를 위하여, 각 서브화소는 스위칭 소자인 박막 트랜지스터를 통해 화소 전극에 공급된 데이터 신호와, 공통 전극에 공급된 공통 전압의 차전압을 충전하여 액정을 구동한다. 박막 트랜지스터는 게이트 라인에 공급된 게이트 온 전압에 의해 턴-온되어 데이터 라인에 공급된 데이터 신호를 화소 전극에 충전하고, 게이트 라인에 공급된 게이트 오프 전압에 의해 턴-오프되어 화소 전극에 충전된 데이터 신호가 유지되게 한다.

액정 패널에 공급된 공통 전압은 각 서브화소에서 기준 전압 역할을 하므로 서브화소의 위치에 상관없이 동일한 전압을 유지하여야 한다. 그런데, 액정 패널의 크기가 증가되면서 신호 라인의 길이가 증가함으로써 액정 패널의 상/하부에서 라인 저항의 편차로 인한 공통 전압 편차가 발생된다. 공통 전압 편차는 동일 휘도 대비 휘도 편차를 초래한다. 특히, 공통 전압 편차로 인한 휘도 편차는 IPS(In-Plane Switching) 모드나 FFS(Frindge Field Switching) 모드와 같이 공통 전극이 화소 전극과 함께 박막 트랜지스터 기판에 형성된 액정 패널에서 심화되어 화질을 저하시킨다.

또한 원가 절감을 위하여 다수의 게이트 IC(Integrated Circuit)가 액정 패널의 LOG(Line On Glass)를 경유하여 연결된 경우 LOG의 라인 저항 성분에 의해 각 게이트 IC에 공급되는 게이트 온/오프 전압의 편차가 발생된다. 이에 따라, 각 게이트 구동 IC에 의해 구동되는 화소 블록간의 경계선이 시인되는 문제점이 있다.

따라서, 본 발명의 목적은 라인 저항으로 인한 공통 전압 편차를 보상할 수 있는 액정 표시 장치 및 그 구동 방법을 제공하는 것이다.

본 발명의 다른 목적은 화소 블록간의 경계선이 시인되는 화질 불량을 방지할 수 있는 액정 표시 장치 및 그 구동 방법을 제공하는 것이다.

이를 위하여, 본 발명에 따른 액정 표시 장치는 서브화소들을 포함하는 액정 패널과; 상기 서브화소들에 공통 전압을 공급하는 내부 공통 라인들과; 상기 액정 패널의 양측에 형성되어 상기 내부 공통 라인들과 공통 접속된 제1 및 제2 외부 공통 라인과; 상기 제1 및 제2 외부 공통 라인 중 적어도 어느 하나의 외부 공통 라인에 다수의 공통 전압을 공급하기 위하여 상기 액정 패널에 형성된 다수의 공통 전압 공급 라인과; 상기 제1 외부 공통 라인으로 공급하는 제1 공통 전압과, 상기 다수의 공통 전압 공급 라인으로 공급하는 다수의 제2 공통 전압을 생성하는 공통 전압 생성부를 포함한다.

또한, 상기 서브화소들의 게이트 라인들을 구동하는 게이트 집적 회로들과; 상기 게이트 집적 회로들을 각각 실장하여 상기 액정 패널의 일측에 부착된 게이트 회로 필름들, 상기 액정 패널과 상기 게이트 회로 필름들을 경유하여 상기 제1 외부 공통 라인으로 상기 제1 공통 전압을 공급하는 제1 공통 전압 공급 라인, 상기 제1 외부 공통 라인으로부터 피드백된 제1 피드백 공통 전압을 상기 공통 전압 생성부로 공급하는 제1 피드백 라인, 그리고 상기 제2 외부 공통 라인으로부터 피드백된 제2 피드백 공통 전압을 상기 공통 전압 생성부로 공급하는 제2 피드백 라인을 추가로 포함한다.

상기 공통 전압 생성부는 제1 기준 공통 전압과 상기 제1 피드백 공통 전압을 이용하여 보상된 상기 제1 공통 전압을 생성하고, 상기 제2 피드백 공통 전압을 조정하여 서로 다른 다수의 제2 피드백 공통 전압을 생성하고, 상기 다수의 제2 피드백 공통 전압 각각과 제2 기준 공통 전압을 이용하여 보상된 상기 다수의 제2 공통 전압을 생성한다.

상기 공통 전압 생성부는 상기 제2 기준 공통 전압을 상기 제1 기준 공통 전압을 저항을 통해 전압 강하시켜 생성하고, 상기 제2 피드백 공통 전압을 직렬 접속된 다수의 저항을 통해 분압하여 상기 다수의 제2 피드백 공통 전압을 생성한다.

상기 공통 전압 생성부는 상기 제1 기준 공통 전압과 상기 제1 피드백 공통 전압의 차전압을 반전 증폭하여 상기 제1 공통 전압을 출력하는 제1 증폭기와; 상기 제2 기준 공통 전압과 상기 다수의 제2 피드백 공통 전압 각각의 차전압을 반전 증폭하여 상기 다수의 제2 공통 전압을 각각 출력하는 다수의 제2 증폭기를 포함한다.

또한, 본 발명의 액정 표시 장치는 상기 서브화소들의 데이터 라인을 구동하는 데이터 집적 회로들과; 상기 데이터 집적 회로들 각각을 실장하여 상기 액정 패널의 일측에 부착된 데이터 회로 필름들을 추가로 구비하고; 상기 제1 공통 전압 공급 라인 및 상기 제1 피드백 라인은 한 데이터 회로 필름을, 상기 다수의 제2 공통 전압 공급 라인 및 상기 제2 피드백 라인은 다른 데이터 회로 필름을 경유한다.

상기 다수의 제2 공통 전압은 상기 데이터 회로 필름으로부터 멀어질 수록 증가한다.

상기 서브화소들은 상기 게이트 집적회로들에 의해 구동되는 다수의 화소 블록들로 구분되고, 상기 다수의 제2 공통 전압들 각각은 상기 다수의 화소 블록들 각각에 공급된다.

상기 다수의 제2 공통 전압들 각각은 상기 화소 블록들 간의 게이트 전압 편차를 보상하도록 설정된다.

본 발명의 다른 특징에 따른 액정 표시 장치의 구동 방법은 제1 및 제2 기준 공통 전압을 생성하는 단계와; 액정 패널의 양측에서 피드백된 제1 및 제2 피드백 공통 전압을 입력하는 단계와; 상기 제2 피드백 공통 전압을 서로 다른 다수의 제2 피드백 공통 전압으로 구분하는 단계와; 상기 제1 기준 공통 전압과 상기 제1 피드백 공통 전압을 이용하여 보상된 제1 공통 전압 생성하고 제1 공통 전압을 상기 액정 패널의 일측에 공급하는 단계와; 상기 다수의 제2 피드백 공통 전압 각각과 상 기 제2 기준 공통 전압을 이용하여 보상된 다수의 제2 공통 전압을 생성하고 다수의 제2 공통 전압을 상기 액정 패널의 다른측에 공급하는 단계를 포함한다.

상기 제1 공통 전압은 상기 액정 패널의 일측과, 상기 액정 패널의 일측에 부착된 게이트 회로 필름들을 경유하는 제1 공통 전압 공급 라인을 통해, 상기 액정 패널의 서브화소들에 형성된 내부 공통 라인들과 공통 접속된 제1 외부 공통 라인으로 공급된다.

상기 다수의 제2 공통 전압 각각은 게이트 회로 필름들이 부착된 반대측을 경유하는 다수의 제2 공통 전압 공급 라인 각각을 통해, 상기 내부 공통 라인들과 공통 접속된 제2 외부 공통 라인의 서로 다른 지점에 공급된다.

상기 다수의 제2 공통 전압은 상기 제2 외부 공통 라인이 길어질 수록 증가한다.

상기 기술적 과제 외에 본 발명의 다른 특징 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 본 발명의 바람직한 실시 예를 도 1 및 도 2를 참조하여 상세히 설명하기로 한다.

도 1은 본 발명의 실시 예에 따른 액정 표시 장치를 개략적으로 도시한 평면도이고, 도 2는 도 1에 도시된 공통 전압 생성부(12)의 상세 회로를 도시한 것이다.

도 1에 도시된 액정 표시 장치는 영상을 표시하는 액정 패널(30)과, 액정 패 널(30)의 게이트 라인들(GL)을 구동하는 게이트 IC(34)를 실장하여 액정 패널(30)과 접속된 게이트 TCP(Tape Carrier Package)(32)와, 액정 패널(30)의 데이터 라인들(DL)을 구동하는 데이터 IC(24)를 실장하여 데이터 PCB(Printed Circuit Board)(20)와 액정 패널(30) 사이에 접속된 데이터 TCP(22)와, FPC(Flexible Printed Circuit)(14)를 통해 데이터 PCB(20)와 접속된 메인 PCB(10)를 구비한다.

도 1에 도시된 액정 표시 장치는 3개의 게이트 IC(34)와, 6개의 데이터 IC(24)를 포함하지만, 게이트 IC(34) 및 데이터 IC(24)의 수는 액정 패널(30)의 해상도에 따라 다르므로 특별히 한정되지 않는다. 각 게이트 IC(34)가 실장된 게이트 TCP(32)와, 각 데이터 IC(24)가 실장된 데이터 TCP(22)는 유연성을 갖는 회로 필름으로 TCP(32, 22) 대신 COF(Chip On Film)와 같은 다른 회로 필름이 이용될 수 있다.

액정 패널(30)은 표시 영역에 절연막을 사이에 두고 교차 구조로 형성된 게이트 라인들(GL) 및 데이터 라인들(DL)과, 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 구분되고 매트릭스 형태로 배열된 서브화소들(36)과, 게이트 라인들(GL)과 나란하게 형성된 내부 공통 라인들(CL)을 구비한다. 서브화소들(36) 각각은 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 박막 트랜지스터(TFT), 박막 트랜지스터(TFT)와 내부 공통 라인(CL) 사이에 병렬 접속된 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)를 포함한다. 액정 커패시터(Clc)는 액정과, 그 액정에 전계를 인가하는 화소 전극 및 공통 전극을 구비한다. 스토리지 커패시터(Cst)는 화소 전극과 공통 전극이 절연막을 사이에 두고 중첩된 구조를 갖는다. 박막 트랜지스 터(TFT)는 게이트 라인(GL)으로부터의 게이트 신호에 응답하여 데이터 라인(DL)으로부터의 데이터 신호를 화소 전극에 공급한다. 공통 전극에는 내부 공통 라인(CL)으로부터의 공통 전압이 공급된다. 따라서, 액정 커패시터(Clc)는 화소 전극에 공급된 데이터 신호와 공통 전극에 공급된 공통 전압과의 차전압인 화소 전압을 충전하고 충전된 화소 전압에 따라 액정을 구동하여 광투과율을 조절함으로써 각 서브화소(36)의 계조가 표시된다. 스토리지 커패시터(Cst)는 액정 커패시터(Clc)에 충전된 화소 전압을 안정적으로 유지시킨다.

액정 패널(30)의 좌/우측 비표시 영역 각각에는 다수의 내부 공통 라인(CL)과 공통 접속된 좌측의 제1 외부 공통 라인(52)과, 우측의 제2 외부 공통 라인(54)이 형성된다. 이는 싱글 게이트 구동 방식으로 인한 내부 공통 라인(CL)의 라인 저항 편차를 보상하기 위하여 액정 패널(30)의 좌우측으로 공통 전압을 공급하기 위한 것이다. 제1 외부 공통 라인(52)은 액정 패널(30)의 좌측 비표시 영역과, 좌측 비표시 영역에 부착된 게이트 TCP(32)를 경유하는 제1 공통 전압 공급 라인(40)을 통해 제1 공통 전압(VCOM1)을 공급받는다. 우측 비표시 영역에는 제2 외부 공통 라인(54)과 접속된 다수의 공통 전압 공급 라인, 예를 들면 제2 내지 제4 공통 전압 공급 라인(44, 46, 48)이 형성된다. 제2 내지 제4 공통 전압 공급 라인(44, 46, 48)은 제2 외부 공통 라인(54)의 길이에 따른 저항 편차를 보상하기 위하여 제2 외부 공통 라인(54)의 다수 노드에 서로 다른 레벨을 갖는 제2 내지 제4 공통 전압(VCOM2, VCOM3, VCOM4)을 각각 공급한다. 여기서 제2 내지 제4 공통 전압(VCOM2~VCOM4)은 제2 외부 공통 라인(54)의 라인 저항 편차와, 게이트 IC(34)에 구동되는 화소 블록간의 게이트 전압 편차를 보상하기 위한 것이므로 제2 외부 공통 라인(54)의 길이가 길어질 수록, 즉 데이터 TCP(22)로부터 멀어질 수록 점진적으로 증가된 전압 레벨을 갖는다. 즉, 제2 내지 제4 공통 전압(VCOM2~VCOM4)은 VCOM2>VCOM3>VCOM4의 크기 관계를 갖는다. 이러한 제2 내지 제4 공통 전압(VCOM2~VCOM4)이 제2 외부 공통 라인(54) 및 내부 공통 라인들(CL)을 통해 각 화소 블록에 공급되므로 제2 외부 공통 라인(54)의 라인 저항 편차와 각 화소 블록간의 게이트 전압 편차를 보상하여 휘도 편차를 방지할 수 있다. 따라서, 화소 블록간의 경계선이 시인되는 것을 방지할 수 있다.

한편, 제2 외부 공통 라인(54)에는 2개의 공통 전압 공급 라인들을 통해 서로 다른 공통 전압이 공급되거나, 상기 3개 보다 많은 공통 전압 공급 라인들을 통해 다수의 공통 전압들이 공급될 수 있으므로 특별히 한정하지 않는다. 다만, 설명의 편의상 이하에서는 서로 다른 3개의 공통 전압(VCOM2~VCOM4)이 제2 외부 공통 라인(54)에 공급되는 경우만을 가정하여 설명하기로 한다.

액정 패널(30)의 좌측 비표시 영역에는 게이트 IC(34)가 각각 실장된 게이트 TCP(32)가 부착되고, 게이트 TCP(32)는 좌측 비표시 영역에 형성된 게이트 패드들을 통해 게이트 라인들(GL)과 접속된다. 게이트 IC들(34)은 메인 PCB(10)에 실장된 타이밍 컨트롤러로부터의 게이트 제어 신호에 응답하여 게이트 라인들(GL)에 순차적으로 구동하는 스캔 신호를 출력한다. 이때, 게이트 IC(34)는 메인 PCB(10)에 실장된 전원부로부터의 게이트 온 전압(VON)을 선택하여 스캔 신호로 출력하고, 나머지 기간에는 게이트 오프 전압(VOFF)을 선택하여 출력한다.

액정 패널(30)의 상측 비표시 영역에는 데이터 IC(24)가 각각 실장된 데이터 TCP(22)가 부착되고, 데이터 TCP(22)는 상측 비표시 영역에 형성된 데이터 패드들을 통해 데이터 라인들(DL)과 접속된다. 데이터 IC들(24)은 타이밍 컨트롤러로부터의 데이터 제어 신호에 응답하여 타이밍 컨트롤러로부터의 디지털 데이터를 아날로그 데이터 신호로 변환하여 데이터 라인들(DL)로 출력한다. 이때 데이터 IC(24)는 감마 전압 생성부로부터의 다수의 감마 전압들 중 디지털 데이터에 해당하는 감마 전압을 선택하여 출력함으로써 디지털 데이터를 아날로그 데이터 신호로 변환한다.

메인 PCB(10)에는 게이트 IC(34) 및 데이터 IC(24)를 제어하는 타이밍 컨트롤러와 전원부 등이 실장된다. 타이밍 컨트롤러는 외부로부터의 동기 신호들을 이용하여 게이트 IC(34)의 구동 타이밍을 제어하는 다수의 게이트 제어 신호들과, 데이터 IC(24)의 구동 타이밍을 제어하는 다수의 데이터 제어 신호들을 생성하여 출력한다. 또한 타이밍 컨트롤러는 외부로부터의 영상 데이터를 정렬하여 데이터 IC(24)로 출력한다. 전원부는 외부로부터의 입력 전압(VCC)과 기저 전압(GND)을 타이밍 컨트롤러와 데이터 IC(24) 및 게이트 IC(34) 등으로 공급한다. 그리고 전원부는 입력된 구동 전압(VCC)을 이용하여 데이터 IC(24)의 아날로그 구동 전압(VDD), 게이트 IC(34)의 출력 전압인 게이트 온 전압(VON) 및 게이트 오프 전압(VOFF) 등을 생성하여 출력한다. 타이밍 컨트롤러로부터 데이터 IC들(24) 각각에 공급되는 데이터 제어 신호들 및 영상 데이터 그리고 전원부로부터의 구동 전압들(VCC, GND, VDD)은 메인 PCB(10) ->FPC(14)->데이터 PCB(20)->데이터 TCP(22)의 경로를 경유한다. 타이밍 컨트롤러로부터 게이트 IC들(34) 각각에 공급되는 게이트 제어 신호들과 전원부로부터의 구동 전압들(VCC, GND, VON, VOFF)은 메인 PCB(10)->FPC(14)->데이터 PCB(20)->첫번째 데이터 TCP(22)->액정패널(30)->게이트 TCP(32)의 경로를 경유한다. 그리고, 두번째 및 세번째 게이트 IC들(34)에는 이전단의 게이트 TCP(32)와, 게이트 TCP들(32) 사이의 액정 패널(30)을 더 경유하여 게이트 제어 신호들 및 구동 전압들(VCC, GND, VON, VOFF)이 공급된다.

그리고, 전원부에 포함된 공통 전압 생성부(12)는 아날로그 구동 전압(VDD)과 액정 패널(30)로부터의 피드백 공통 전압(FVCOM1, FVCOM2)을 이용하여 다수의 공통 전압(VCOM1~VCOM4)을 생성한다.

공통 전압 생성부(12)는 액정 패널(30)의 제1 외부 공통 라인(52)와 접속된 제1 피드백 라인(42)을 통해 액정 패널(30) 좌측으로부터의 제1 피드백 공통 전압(FVCOM1)을 입력하고, 제2 외부 공통 라인(54)과 접속된 제2 피드백 라인(50)을 통해 액정 패널(30) 우측으로부터의 제2 피드백 공통 전압(FVCOM2)을 입력한다.

공통 전압 생성부(12)는 아날로그 구동 전압(VDD)을 이용하여 생성된 제1 기준 공통 전압(RVCOM1)과 제1 피드백 공통 전압(FVCOM1)을 이용하여 액정 패널(30)의 제1 외부 공통 라인(52)에 공급될 제1 공통 전압(VCOM1)을 생성한다. 또한, 공통 전압 생성부(12)는 제1 기준 공통 전압(RVCOM1)을 이용하여 생성된 제2 기준 공통 전압(RVCOM2)과 제2 피드백 공통 전압(FVCOM2)을 이용하여 액정 패널(30)의 제2 외부 공통 라인(54)에 공급될 제2 내지 제4 공통 전압(VCOM2~VCOM4)을 생성한다. 공통 전압 생성부(12)로부터의 제1 내지 제4 공통 전압(VCOM1~VCOM4)은 제1 내지 제4 공통 전압 공급 라인(40, 44, 46, 48) 각각으로 출력된다.

제1 공통 전압 공급 라인(40)은 메인 PCB(10)->FPC(14)->데이터 PCB(20)->첫번째 데이터 TCP(22)->액정 패널(30)->데이터 TCP(32)-> ... ->액정 패널(30)을 경유하여 제1 공통 전압(VCOM1)을 제1 외부 공통 라인(52)으로 공급한다. 제2 내지 제4 공통 전압 공급 라인(44, 46, 48) 각각은 메인 PCB(10)->FPC(14)->데이터 PCB(20)->마지막번째 데이터 TCP(22)->액정 패널(30)을 경유하여 제2 내지 제4 공통 전압(VCOM2~VCOM4) 각각을 제2 외부 공통 라인(54)의 서로 다른 부분에 공급한다. 예를 들면, 제2 공통 전압 공급 라인(44)은 데이터 TCP(22)와 멀리 떨어진 제2 외부 공통 라인(54)의 하부에 제2 공통 전압(VCOM2)을, 제3 공통 전압 공급 라인(46)은 제2 외부 공통 라인(54)의 중간부에 제3 공통 전압(VCOM3)을, 제4 공통 전압 공급 라인(48)은 데이터 TCP(22)와 가까운 제2 외부 공통 라인(54)에서 상부에 제4 공통 전압(VCOM4)을 공급한다.

도 2를 참조하면, 공통 전압 생성부(12)는 제1 내지 제4 공통 전압(VCOM1~VCOM4)을 생성하여 출력하는 제1 내지 제4 증폭기(OP1~OP4)를 구비한다. 제1 증폭기(OP1)는 액정 패널(30) 좌측의 제1 외부 공통 라인(52)으로 제1 공통 전압(VCOM1)을, 제2 내지 제4 증폭기(OP2~OP4)는 우측의 제2 외부 공통 라인(54)으로 제2 내지 제4 공통 전압(VCOM2~VCOM4)을 공급한다. 여기서, 제1 증폭기(OP1)는 액정 패널(30) 좌측의 제1 외부 공통 라인(52)으로부터 제1 피드백 라인(42)을 경유한 제1 피드백 공통 전압(FVCOM1)을, 제2 내지 제4 증폭기(OP2~OP4)는 우측의 제2 외부 공통 라인(54)으로부터 제2 피드백 라인(50)을 경유한 제2 피드백 전압(FVCOM2)을 이용한다. 특히, 제2 내지 제4 증폭기(OP2~OP4)는 게이트 IC(34)에 의해 구동되는 각 화소 블록간의 경계선을 방지하기 위하여 각 화소 블록의 위치에 따라, 즉 제2 외부 공통 라인(54)의 길이에 따라 제2 피드백 공통 전압(FVCOM2)을 조정하여 이용한다.

제1 증폭기(OP1)는 제1 기준 공통 전압(RVCOM1)과 제1 피드백 공통 전압(FVCOM1)을 이용하여 제1 공통 전압(VCOM1)을 생성하고 제1 공통 전압(VCOM1)을 제1 공통 전압 공급 라인(40)으로 출력한다. 제1 기준 공통 전압(RVCOM1)은 아날로그 구동 전압(VDD)과 그라운드 전압(GND) 사이에 직렬 접속된 저항들 및 가변 저항을 통해 아날로그 구동 전압(VDD)을 분압함으로써 생성된다. 가변 저항의 조정으로 제1 기준 공통 전압(RVCOM1)은 조절될 수 있다. 제1 증폭기(OP1)는 제1 피드백 라인(42)으로부터의 제1 피드백 공통 전압(FVCOM1)을 반전(-) 단자로 입력하고 기준 전압 공급 라인(60)으로부터의 제1 기준 공통 전압(RVCOM1)을 비반전(+) 단자로 입력하며, 출력 신호는 반전(-) 단자로 피드백된다. 제1 증폭기(OP1)는 제1 기준 공통 전압(RVCOM1)과 제1 피드백 공통 전압(FVCOM1)의 차전압을 반전 증폭하여 제1 기준 공통 전압(RVCOM1)에 수렴하는 제1 공통 전압(VCOM1)을 제1 공통 전압 공급 라인(40)으로 출력한다. 이에 따라, 제1 증폭기(OP1)는 제1 공통 전압 공급 라인(40) 및 제1 외부 공통 라인(52)과 내부 공통 라인(CL)의 라인 저항 및 기생 커패시터 성분에 의해 감소된 제1 공통 전압(VCOM1)을 보상하여 출력한다.

제2 내지 제4 증폭기(OP2~OP4)의 비반전(+) 단자에는 상기 제1 기준 공통 전압(RVCOM1)과 다른 제2 기준 공통 전압(RVCOM2)이 입력된다. 이는 액정 패널(30) 의 좌측에 형성된 제1 외부 공통 라인(52)과, 우측에 형성된 제2 외부 공통 라인(54)이 비저항 값이 서로 다른 금속층으로 형성됨으로 인한 저항 편차를 보상하기 위한 것이다. 예를 들면, 제1 외부 공통 라인(52)은 데이터 라인(DL)과 동일한 소스/드레인 금속층으로 형성되고 제2 외부 공통 라인(54)은 게이트 라인(GL)과 동일한 게이트 금속층으로 형성됨에서 초래된 제1 및 제2 외부 공통 라인(52, 54)의 저항 편차를 보상하기 위한 것이다. 제2 기준 공통 전압(RVCOM2)은 기준 전압 공급 라인(60)과 그라운드 사이에 직렬 접속된 제1 및 제2 (R1, R2)에 의해 분압되어 생성되므로 제1 기준 공통 전압(RVCOM1) 보다 작다.

그리고, 제2 내지 제4 증폭기(OP2~OP4)의 반전(-) 단자 각각에는 제1 피드백 공통 전압(FVCOM1)과 서로 다른 제2 내지 제4 피드백 공통 전압(FVCOM2~FVCOM4) 각각 공급된다. 제2 증폭기(OP2)의 반전(-) 단자에는 제2 피드백 라인(50)으로부터의 제2 피드백 공통 전압(FVCOM2)이 공급된다. 제3 및 제4 증폭기(OP3, OP4)의 반전(-) 단자에는 제2 피드백 공통 전압(FVCOM2)을 조정한 제3 및 제4 피드백 공통 전압(FVCOM3, FVCOM4)이 각각 공급된다. 예를 들면, 제3 및 제4 피드백 공통 전압(FVCOM3, FVCOM4)은 제2 피드백 라인(50)과 그라운드 사이에 직렬 접속된 다수의 저항(R3, R4, R5)에 의해 분압되어 각각 생성된다. 제3 피드백 공통 전압(FVCOM3)은 제2 피드백 공통 전압(FVCOM2)이 제3 저항(R3)에 의해 전압 강하되어 생성되고, 제4 피드백 공통 전압(FVCOM4)은 제2 피드백 공통 전압(FVCOM2)이 제3 및 제4 저항(R3, R4)에 의해 전압 강하되어 생성된다. 따라서 제2 내지 제4 피드백 공통 전압(FVCOM2~FVCOM4)는 FVCOM2>FVCOM3>FVCOM4의 크기 관계를 갖는다.

제2 증폭기(OP2)는 제2 기준 공통 전압(RVCOM2)과 제2 피드백 공통 전압(FVCOM2)의 차전압을 반전 증폭하여 제2 공통 전압(VCOM2)을 제2 공통 전압 공급 라인(44)으로 출력한다. 제3 증폭기(OP3)는 제2 기준 공통 전압(RVCOM2)과 제3 피드백 공통 전압(FVCOM3)의 차전압을 반전 증폭하여 제3 공통 전압(VCOM3)을 제3 공통 전압 공급 라인(46)으로 출력한다. 제4 증폭기(OP4)는 제2 기준 공통 전압(RVCOM2)과 제4 피드백 공통 전압(FVCOM4)의 차전압을 반전 증폭하여 제4 공통 전압(VCOM4)을 제4 공통 전압 공급 라인(48)으로 출력한다. 여기서, 제2 내지 제4 공통 전압(VCOM2~VCOM4)은 제2 기준 공통 전압(RVCOM2)에 수렴하면서도 서로 다른 레벨의 제2 내지 제4 피드백 공통 전압(FVCOM2~FVCOM4)에 의해 서로 다른 레벨을 갖는다. 즉, 제2 내지 제4 공통 전압(VCOM2~VCOM4)은 FVCOM2>FVCOM3>FVCOM4의 관계에 대응하여 VCOM2>VCOM3>VCOM4의 크기 관계를 갖는다.

여기서, 제2 공통 전압(VCOM2)은 제2 공통 전압 공급 라인(42)을 경유하여 데이터 TCP(22)와 멀리 떨어진 제2 외부 공통 라인(54)의 하부에, 제3 공통 전압(VCOM3)은 제3 공통 전압 공급 라인(44)을 경유하여 제2 외부 공통 라인(54)의 중간부에, 제4 공통 전압(VCOM4)은 제4 공통 전압 공급 라인(46)을 경유하여 데이터 TCP(22)와 가까운 제2 외부 공통 라인(53)의 상부에 공급된다. 따라서, 제2 외부 공통 라인(54)의 길이에 비례하는 제2 내지 제4 공통 전압(VCOM2~VCOM4)에 의해 제2 외부 공통 라인(54)의 라인 저항 편차를 보상할 수 있다.

특히, 제2 내지 제4 공통 전압(VCOM2~VCOM4) 각각은 각 게이트 IC(34)에 의해 구동되는 각 화소 블록에 공급된다. 이에 따라 게이트 TCP(32) 사이의 액정 패 널(30)을 경유하는 LOG(Line On Glass)의 저항 성분에 의해 각 화소 블록에 공급되는 게이트 온/오프 전압의 편차를 제2 내지 제4 공통 전압(VCOM2~VCOM4)으로 보상함으로써 화소 블록들 간의 경계선이 시인되는 것을 방지할 수 있다.

상술한 바와 같이, 본 발명에 따른 액정 표시 장치와 그 구동 방법은 액정 패널의 좌/우측에 서로 다른 공통 전압을 공급하여 싱글 게이트 방식으로 액정 패널을 구동하는 경우에도 저항 편차로 인한 공통 전압 편차를 방지하고, 나아가 휘도 편차를 방지할 수 있다.

또한, 본 발명에 따른 액정 표시 장치와 그 구동 방법은 액정 패널로부터 피드백된 공통 전압을 조정하여 다수의 피드백 전압으로 분리하고, 다수의 피드백 전압을 이용하여 보상된 다수의 공통 전압을 액정 패널의 위치에 따라 공급할 수 있다. 이에 따라, 게이트 IC에 의해 구동되는 각 화소 블록 단위로 서로 다른 공통 전압을 공급하여 화소 블록들 간의 게이트 전압 편차를 보상함으로써 화소 블록들 간의 경계선이 시인되는 것을 방지할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (20)

1. 서브화소들을 포함하는 액정 패널과;

   상기 서브화소들에 공통 전압을 공급하는 내부 공통 라인들과;

   상기 액정 패널의 양측에 형성되어 상기 내부 공통 라인들과 공통 접속된 제1 및 제2 외부 공통 라인과;

   상기 제1 외부 공통 라인에 제1 공통 전압을 공급하기 위하여 상기 액정 패널에 형성된 제1 공통 전압 공급 라인과;

   상기 제2 외부 공통 라인에 다수의 제2 공통 전압을 공급하기 위하여 상기 액정 패널에 형성된 다수의 제2 공통 전압 공급 라인과;

   상기 제1 공통 전압과, 상기 다수의 제2 공통 전압을 생성하는 공통 전압 생성부를 포함하는 것을 특징으로 하는 액정 표시 장치.
2. 제 1 항에 있어서,

   상기 서브화소들의 게이트 라인들을 구동하는 게이트 집적 회로들과;

   상기 게이트 집적 회로들을 각각 실장하여 상기 액정 패널의 일측에 부착된 게이트 회로 필름들을 추가로 포함하는 것을 특징으로 하는 액정 표시 장치.
3. 제 2 항에 있어서,

   상기 제1 공통 전압 공급 라인은

   상기 액정 패널과 상기 게이트 회로 필름들을 경유하여 상기 제1 외부 공통 라인으로 상기 제1 공통 전압을 공급하는 것을 특징으로 하는 액정 표시 장치.
4. 제 3 항에 있어서,

   상기 제1 외부 공통 라인으로부터 피드백된 제1 피드백 공통 전압을 상기 공통 전압 생성부로 공급하는 제1 피드백 라인과,

   상기 제2 외부 공통 라인으로부터 피드백된 제2 피드백 공통 전압을 상기 공통 전압 생성부로 공급하는 제2 피드백 라인을 추가로 포함하는 것을 특징으로 하는 액정 표시 장치.
5. 제 4 항에 있어서,

   상기 공통 전압 생성부는

   제1 기준 공통 전압과 상기 제1 피드백 공통 전압을 이용하여 보상된 상기 제1 공통 전압을 생성하고,

   상기 제2 피드백 공통 전압을 조정하여 서로 다른 다수의 제2 피드백 공통 전압을 생성하고, 상기 다수의 제2 피드백 공통 전압 각각과 제2 기준 공통 전압을 이용하여 보상된 상기 다수의 제2 공통 전압을 생성하는 것을 특징으로 하는 액정 표시 장치.
6. 제 5 항에 있어서,

   상기 공통 전압 생성부는

   상기 제2 기준 공통 전압을 상기 제1 기준 공통 전압을 저항을 통해 전압 강하시켜 생성하는 것을 특징으로 하는 액정 표시 장치.
7. 제 6 항에 있어서,

   상기 공통 전압 생성부는

   상기 제2 피드백 공통 전압을 직렬 접속된 다수의 저항을 통해 분압하여 상기 다수의 제2 피드백 공통 전압을 생성하는 것을 특징으로 하는 액정 표시 장치.
8. 제 7 항에 있어서,

   상기 공통 전압 생성부는

   상기 제1 기준 공통 전압과 상기 제1 피드백 공통 전압의 차전압을 반전 증폭하여 상기 제1 공통 전압을 출력하는 제1 증폭기와;

   상기 제2 기준 공통 전압과 상기 다수의 제2 피드백 공통 전압 각각의 차전압을 반전 증폭하여 상기 다수의 제2 공통 전압을 각각 출력하는 다수의 제2 증폭기를 포함하는 것을 특징으로 하는 액정 표시 장치.
9. 제 5 항에 있어서,

   상기 서브화소들의 데이터 라인을 구동하는 데이터 집적 회로들과;

   상기 데이터 집적 회로들 각각을 실장하여 상기 액정 패널의 일측에 부착된 데이터 회로 필름들을 추가로 구비하고;

   상기 제1 공통 전압 공급 라인 및 상기 제1 피드백 라인은 한 데이터 회로 필름을, 상기 다수의 제2 공통 전압 공급 라인 및 상기 제2 피드백 라인은 다른 데이터 회로 필름을 경유하는 것을 특징으로 하는 액정 표시 장치.
10. 제 9 항에 있어서,

    상기 다수의 제2 공통 전압은 상기 데이터 회로 필름으로부터 멀어질 수록 증가하는 것을 특징으로 하는 액정 표시 장치.
11. 제 10 항에 있어서,

    상기 서브화소들은 상기 게이트 집적회로들에 의해 구동되는 다수의 화소 블록들로 구분되고,

    상기 다수의 제2 공통 전압들 각각은 상기 다수의 화소 블록들 각각에 공급되는 것을 특징으로 하는 액정 표시 장치.
12. 제 11 항에 있어서,

    상기 다수의 제2 공통 전압들 각각은

    상기 화소 블록들 간의 게이트 전압 편차를 보상하도록 설정된 것을 특징으로 하는 액정 표시 장치.
13. 제1 및 제2 기준 공통 전압을 생성하는 단계와;

    액정 패널의 양측에서 피드백된 제1 및 제2 피드백 공통 전압을 입력하는 단계와;

    상기 제2 피드백 공통 전압을 서로 다른 다수의 제2 피드백 공통 전압으로 구분하는 단계와;

    상기 제1 기준 공통 전압과 상기 제1 피드백 공통 전압을 이용하여 보상된 제1 공통 전압 생성하고, 상기 제1 공통 전압을 상기 액정 패널의 일측에 형성된 제1 공통 전압 공급 라인에 공급하는 단계와;

    상기 다수의 제2 피드백 공통 전압 각각과 상기 제2 기준 공통 전압을 이용하여 보상된 다수의 제2 공통 전압을 생성하고, 상기 다수의 제2 공통 전압을 상기 액정 패널의 다른측에 형성된 다수의 제2 공통 전압 공급 라인에 공급하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
14. 제 13 항에 있어서,

    상기 제1 공통 전압은

    상기 액정 패널의 일측과, 상기 액정 패널의 일측에 부착된 게이트 회로 필름들을 경유하는 상기 제1 공통 전압 공급 라인을 통해, 상기 액정 패널의 서브화소들에 형성된 내부 공통 라인들과 공통 접속된 제1 외부 공통 라인으로 공급되는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
15. 제 14 항에 있어서,

    상기 다수의 제2 공통 전압 각각은 게이트 회로 필름들이 부착된 반대측을 경유하는 상기 다수의 제2 공통 전압 공급 라인 각각을 통해, 상기 내부 공통 라인들과 공통 접속된 제2 외부 공통 라인의 서로 다른 지점에 공급되는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
16. 제 15 항에 있어서,

    상기 다수의 제2 공통 전압은 상기 제2 외부 공통 라인이 길어질 수록 증가하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
17. 제 16 항에 있어서,

    상기 서브화소들은 상기 게이트 집적회로들에 의해 구동되는 다수의 화소 블록들로 구분되고,

    상기 다수의 제2 공통 전압들 각각은 상기 다수의 화소 블록들 각각에 공급되는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
18. 제 17 항에 있어서,

    상기 다수의 제2 공통 전압들 각각은

    상기 화소 블록들 간의 게이트 전압 편차를 보상하도록 설정된 것을 특징으로 하는 액정 표시 장치의 구동 방법.
19. 제 13 항에 있어서,

    상기 제2 기준 공통 전압은 상기 제1 기준 공통 전압이 저항을 통해 전압 강하되어 생성된 것을 특징으로 하는 액정 표시 장치의 구동 방법.
20. 제 13 항에 있어서,

    상기 다수의 제2 피드백 공통 전압은

    상기 제2 피드백 공통 전압이 직렬 접속된 다수의 저항을 통해 분압되어 생성된 것을 특징으로 하는 액정 표시 장치의 구동 방법.

Images