JPH0563145A

JPH0563145A - 抵抗素子

Info

Publication number: JPH0563145A
Application number: JP18282291A
Authority: JP
Inventors: Hiroshi Morito; 宏森戸
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1990-11-08
Filing date: 1991-07-24
Publication date: 1993-03-12

Abstract

(57)【要約】【構成】半導体基板上に多数の抵抗体１が連続的に配列
され、これら抵抗体の平面形状が三角形または多角形を
有し、これら三角形または多角形の二辺にはそれぞれコ
ンタクトホール２が形成されている。【効果】三角形又は多角形の形状を有する抵抗体を設け
たことにより、同一形状の抵抗素子によるおり返しを有
する配置を可能とし、従来ではラダー状に配置された抵
抗等の相対精度低下の要因となっていたコンタクト抵抗
をラダー内より排除して、高精度が確保できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は抵抗素子に係り、特に半
導体基板上に形成される抵抗層に関する。

【０００２】

【従来の技術】従来、アナログ・ディジタル変換器（以
下ＡＤＣと称す）や、ディジタル・アナログ変換器（以
下ＤＡＣと称す）等において、その基準電圧、ないしは
変換電圧を発生するのに、複数の抵抗をラダー状に接続
して用いることが行なわれてきた。

【０００３】図６は、そうしたラダー状に接続された抵
抗の一例を示す回路図である。

【０００４】図６において、複数の抵抗７はカスケード
に接続され、その両端は基準電圧源６と接地間を結び、
抵抗７の各接続点は各々スイッチ８を介して、出力端子
９に接続されている。

【０００５】図６のラダー状に接続された抵抗７が、Ａ
ＤＣ，ＤＡＣに用いられるときは、任意のディジタル量
に基づき、スイッチ８のいずれか一つが導通状態とな
り、抵抗７の接続点のうち、いずれか一つの点が電位を
出力端子９へ伝え、これを基準電位ないし変換電圧とし
て用いる。

【０００６】図７は、図６のラダー状に接続された抵抗
の従来用いられてきた形状を示す平面図である。

【０００７】図７において、ポリシリコン抵抗１は長方
形に型どられ、その長辺の両端付近に、長方形のコンタ
クトホール２が各々形成されている。

【０００８】図８は、図７のポリシリコン抵抗１を複数
用いてラダー状に接続した平面図で、長方形に型どられ
たポリシリコン抵抗１を複数ならべ、そのコンタクトホ
ール２間を各々アルミニウム配線３を用いて接続し、こ
れをさらにスイッチ８と結ぶための引き出し線としてい
る。

【０００９】

【発明が解決しようとする課題】図６の回路において、
ＡＤＣ，ＤＡＣに用いられる電位の精度は抵抗７相互の
相対精度である。

【００１０】また、一方、図８に示されるラダー状に接
続された抵抗列の等価回路は、図９となる。

【００１１】即ち、図９において、一つの抵抗層はポリ
シリコン抵抗により形成されるポリシリコン等価抵抗４
の１つと、二つのコンタクト抵抗５により形成され、こ
れらは全てカスケードに接続され、コントクト５の接続
点をもってスイッチへの引き出し線としている。

【００１２】こうした構造においてＡＤＣ，ＤＡＣに供
される電位の精度は、ポリシリコン抵抗４と二つのコン
タクト抵抗５との和の相対精度によることとなるが、コ
ンタクト抵抗５は金属とポリシリコンの接触抵抗であ
り、かつ、これはポリシリコン中に偶発的に発生する金
属とシリコンの共晶によるため、各コンタクトにおける
抵抗に大幅なばらつきを生じ、発生電圧の精度を低下さ
せることとなる。

【００１３】こうした問題を回避するには、図８の各ポ
リシリコン抵抗１を接触させ配置し、ラダー状の接続は
ポリシリコン層のみで形成し、スイッチ８への引き出し
のみコンタクトを介して行う構成が考えられる。

【００１４】何故ならばＡＤＣ，ＤＡＣは一般に基準と
なる電位は必要とするが、電流は欲しないため、電位発
生点からＡＤＣ，ＤＡＣの間に配置される抵抗はその精
度低下の要因とならないためである。

【００１５】ところが、こうした構造は新たな問題を引
きおこす。

【００１６】すなわち、一般にｎビットのＡＤＣ，ＤＡ
Ｃを構成するに必要とするポリシリコン抵抗１は２ⁿ個
必要であり、一般にｎは６〜１８となるが、この数の抵
抗をポリシリコン抵抗端を接触して接続するには全て直
線上に配置しなくてはならない。

【００１７】あえて、これを複数列に分解しようとする
と、各列の接続点において、ふたたびコンタクト抵抗を
引き込むが、一部のポリシリコン抵抗の形状変更を余儀
なくされ、相対精度を失う原因となる。

【００１８】本発明の目的は、前記問題点を解決し、高
精度で抵抗を配列できるようにした抵抗素子を提供する
ことにある。

【００１９】

【課題を解決するための手段】本発明の抵抗素子の構成
は、半導体基板上に多数の抵抗体が連続的に配列され、
前記抵抗体の平面形状が三角形または多角形を有し、前
記三角形または多角形の二辺にはそれぞれコンタクトホ
ールが形成されていることを特徴とする。

【００２０】

【実施例】次に本発明について図面を参照して説明す
る。

【００２１】図１は本発明の第１の実施例の抵抗素子を
示す平面図である。

【００２２】図１において、本実施例は、ポリシリコン
抵抗１が台形に型どられ、２つの斜辺同士のなす角は９
０°である。このようなポリシリコン抵抗１が、組み合
わされる。また、右斜辺を中心とするように、平行四辺
形状のコンタクトホール２が形成されているが、便宜
上、コンタクトホール２は各々半分のみが示されてい
る。

【００２３】図２は図１の第１の実施例を複数用いてラ
ダー状に配置した平面図であり、直線部において、ポリ
シリコン抵抗１，１′に示すように、隣接するポリシリ
コン抵抗は、互いに１８０°回転しており、全体として
帯状に配列された形状となり、おり返し部では、ポリシ
リコン抵抗１，１″に示すように、矢羽根のコンタクト
ホール２となる。

【００２４】このように配置された抵抗列では、ポリシ
リコン抵抗１，１′，１″等の各抵抗素子の形状は全て
同一であり、特におり返し点での形状変更が不要となっ
ている。

【００２５】また、このように構成された図２のラダー
状抵抗の等価回路は、図３となる。

【００２６】図３において、ポリシリコン等価抵抗４は
全てカスケードに接続され、コンタクト抵抗５はポリシ
リコン等価抵抗４の各共通接続点とスイッチ８への引き
出し線を介するように配置され、前述のように、一般に
ＡＤＣ，ＤＡＣは電流を必要としないため、ＡＤＣ，Ｄ
ＡＣに供される電位の精度はポリシリコン等価抵抗の相
対精度のみにより決定されることとなる。

【００２７】図４は本発明の第２の実施例による抵抗素
子を示す平面図である。

【００２８】図４においてポリシリコン抵抗１は台形に
型どられ、２つの斜辺同士のなす角は６０°である。

【００２９】また、各斜辺を中心に平行四辺形状のコン
タクトを有する点は、図１の実施例と同じである。

【００３０】さらに、図５は図４の実施例による抵抗素
子を用いて、ラダー状に配置した平面図であり、ポリシ
リコン抵抗１，１′の配置手順は図２の応用図と同様で
あり、同一形状のポリシリコン抵抗１，１′，１″から
なる抵抗素子を用いており返しを持つ配置が得られる。

【００３１】図１０は本発明の第３の実施例の抵抗素子
を示す平面図である。

【００３２】図１０において、本実施例では、正三角形
の抵抗体１の二辺にコンタクトホール２が、２つ各々１
２０°の回転対称となるように形成されている。

【００３３】図１１は複数の図１０の一実施例を応用に
即して配置した平面図であり、各抵抗体１はコンタクト
ホール２の形成された辺を接することにより接続され、
その接続により形成される六角形状のコンタクトホール
２を分割電位の引き出し口としている。

【００３４】こうした構成において、形成されるコンタ
クトホールは直線状に配置された場合においても、回転
部に配置された場合においても、１２０°回転したコン
タクトホール同士の合成形状となり、かつ−回転方向を
正とすれば１２０°回転においても−１２０°回転にお
いても必要とする抵抗形状が得られることから、同一の
コンタクトホール形状を得ることが可能となる。

【００３５】即ち、直線部と回転部の抵抗体精度を狂わ
せる原因をなくした。

【００３６】図１２は本発明の第４の実施例の抵抗形状
を示す平面図であり、全ての内角が１２０°となり、か
つ３本づつの辺の長さが等しい六角形のポリシリコン２
の２辺の６０°の交差角を有する２辺に接して台形状の
コンタクトホール２が作られている。

【００３７】図１３は図１２の実施例による抵抗体を複
数、応用に即して配置した平面図であり、各々の抵抗体
１はコンタクトホール２の形成された辺を接することに
より接続され、この接続により新たに形成される六角形
状のコンタクトホールを分割電位の引き出し線としてい
る。この図１３の一実施例においても、図１０の実施例
と同様であるため詳述はさけるが、コンタクトホール形
状は直線部，回転部のいずれにおいても同一のものが得
られる。

【００３８】

【発明の効果】以上説明したように、本発明は、三角形
又は多角形の形状を有する抵抗体を設けたことにより、
同一形状の抵抗素子によるおり返しを有する配置を可能
とし、従来ではラダー状に配置された抵抗等の相対精度
低下の要因となっていたコンタクト抵抗をラダー内より
排除して、高精度が確保できる効果を有する。

【図面の簡単な説明】

【図１】本発明の第１の実施例の抵抗素子の平面図であ
る。

【図２】図１の実施例を配置した一例を示す平面図であ
る。

【図３】図２により構成される抵抗アレーの回路図であ
る。

【図４】本発明の第２の実施例の平面図である。

【図５】図４の実施例を配置した一例を示す平面図であ
る。

【図６】抵抗アレーによるディジタル・アナログ変換器
の原理を説明するための回路図である。

【図７】従来の抵抗形状を示す平面図である。

【図８】図７の従来例を配置した一例を示す平面図であ
る。

【図９】図８により構成される抵抗アレーの回路図であ
る。

【図１０】本発明の第３の実施例の抵抗素子の平面図で
ある。

【図１１】図１０の実施例を配置した一例を示す平面図
である。

【図１２】本発明の第４の実施例の抵抗素子の平面図で
ある。

【図１３】図１２の実施例を配置した一例を示す平面図
である。

【符号の説明】

１，１′，１″ ポリシリコン抵抗２コンタクトホール３アルミニウム配線４ポリシリコン等価抵抗５コンタクト抵抗６基準電圧源７抵抗８スイッチ９出力端子

Claims

【特許請求の範囲】

【請求項１】半導体基板上に多数の抵抗体が連続的に
配列され、前記抵抗体の平面形状が三角形または多角形
を有し、前記三角形または多角形の二辺にはそれぞれコ
ンタクトホールが形成されていることを特徴とする抵抗
素子。
【請求項２】二辺がなす角度が、３０°の整数倍（×
１，×２，×３）である請求項１記載の抵抗素子。
【請求項３】抵抗体が、半導体基板上に形成された拡
散型抵抗，金属型抵抗，ポリシリコン型抵抗のうちのい
ずれかである請求項１記載の抵抗素子。
【請求項４】抵抗体が、アナログ・ディジタル変換器
またはディジタル・アナログ変換器の構成要素である請
求項１記載の抵抗素子。
【請求項５】コンタクトホールの平面形状が、互いに
回転対称となるようになっている請求項１記載の抵抗素
子。