JPH08101398A

JPH08101398A - 液晶表示装置

Info

Publication number: JPH08101398A
Application number: JP26175794A
Authority: JP
Inventors: Hideki Sashita; 英樹指田
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1994-09-30
Filing date: 1994-09-30
Publication date: 1996-04-16
Anticipated expiration: 2018-12-08
Also published as: JP3475371B2

Abstract

(57)【要約】【目的】駆動回路の機能ブロック回路毎に独立した電
源から電源供給を行って、適正な液晶表示画面を得ると
ともに、液晶モジュールを小型化するようにする。【構成】信号側駆動回路のＬＳＩ２１，２２を構成す
る内部ロジック回路３１、サンプルホールド回路３２、
出力バッファ回路３３などの機能ブロック回路にそれぞ
れ必要な電源を複数の電源供給端子から個々に供給する
ようにする。正電源のＶDD系の電源を見ると、出力バッ
ファ回路３３は液晶表示パネルに液晶駆動電圧を印加す
る際に大電流が流れ、サンプルホールド回路３２ではほ
とんど電流を流さず、また、内部ロジック回路３１は常
にある程度の電流を流す必要がある。各機能ブロック回
路に供給される電源は、独立しているため、大電流が流
れて電圧降下が生じても、他の回路に影響を与えること
がなくなり、適正な液晶表示画像が得られるとともに、
電源を分けたことにより、個々の電源ラインを流れる電
流値が小さくなり、電源ラインを細くしてモジュールが
小型化できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＬＣＤ基板上に液晶駆
動用のドライバチップを直接実装するＣＯＧ（Chip on
Glass）技術を用いた液晶表示装置に関するものであ
る。

【０００２】

【従来の技術】近年、表示装置として液晶表示装置が各
種機器に採用されており、液晶は小型、軽量で低消費電
力のため、携帯用に適している。例えば、従来のアクテ
ィブマトリクス型のＬＣＭ（Liquid Crystal Module）
では、液晶表示パネルに複数の信号ラインと複数の走査
ラインとがマトリクス状に配置され、その信号ラインと
走査ラインの各交点にスイッチング素子が設けられてい
る。そして、前記複数の信号ラインは、信号側駆動回路
に接続され、走査駆動を行なう走査ライン上の各画素位
置に対した表示信号を所定のタイミングで出力し、前記
複数の走査ラインは、走査側駆動回路に接続され、順次
駆動する走査ラインに走査信号を出力して走査ライン上
の画素のスイッチング素子を開いて、前記信号側駆動回
路から供給される表示信号を各画素に書き込むものであ
る。

【０００３】上記の信号側駆動回路と走査側駆動回路
は、ＬＳＩ（Large Scale IntegratedCircuit）化され
ており、例えば、液晶テレビ等ではＴＡＢ（Tape Autom
ated Bonding）方式によりテープの可撓性を利用して、
折り曲げ立体的な実装が行われている。

【０００４】図１０は、従来の信号側駆動回路１の各部
に供給される電源供給ラインの配線状態を示す図であ
る。図１０に示すように、信号側駆動回路１は、内部ロ
ジック回路２、サンプルホールド回路３、出力バッファ
回路４などから構成されている。

【０００５】そして、上記内部ロジック回路２は、さら
にタイミング発生回路やシフトレジスタやレベルシフタ
で構成されており、タイミング発生回路がスタート信号
や基本クロックをシフトレジスタやサンプルホールド回
路３に出力する。シフトレジスタは、スタート信号が入
力されると、基本クロックが入力される度にシフトクロ
ックをシフトさせながらレベルシフタに出力し、最終段
のレジスタまでシフトさせると、シフト信号を次段の信
号側駆動回路に出力する。シフトレジスタからレベルシ
フタ入力されるシフトクロックは、そのレベルを上げて
順次サンプルホールド回路３に出力される。

【０００６】サンプルホールド回路３では、カラー映像
信号の場合、Ｒ、Ｇ、Ｂ信号が入力され、内部ロジック
回路２のレベルシフタからシフトクロックが入力される
度に映像信号をサンプルホールドして、出力バッファ回
路４に出力する。

【０００７】出力バッファ回路４は、サンプルホールド
回路３でサンプルホールドされた映像信号を入力して信
号側駆動回路１の出力端子の出力側から出力されて、液
晶表示パネルの各信号ラインに表示信号が供給される。
そして、従来の信号側駆動回路１のＬＳＩに供給される
電源供給端子は、３つあった。

【０００８】まず、正電源（ＶDD）の電源供給端子から
は、例えば、４．５Ｖの電圧が配線抵抗５を介して内部
ロジック回路２、サンプルホールド回路３、及び出力バ
ッファ回路４に対して共通の電源が供給されている。次
に、グラウンドレベル電源（ＶSS）の電源供給端子から
は、配線抵抗６を介して０Ｖの電圧が内部ロジック回路
２に対して供給されている。

【０００９】また、負電源（ＶBB）の電源供給端子から
は、例えば、−７．５Ｖの電圧が配線抵抗７を介してサ
ンプルホールド回路３及び出力バッファ回路４に対して
共通の電源として供給されている。このように、従来の
液晶表示装置は、３つの電源供給端子を使って信号側駆
動回路１に対して所要の電源を供給することにより、液
晶駆動を行っていた。

【００１０】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の液晶表示装置にあっては、上記した図１０に
示す信号側駆動回路１の電源供給端子の構成からなるＬ
ＳＩチップを実装する際に、上記ＴＡＢ方式を用いる
と、ＬＣＭ（液晶モジュール）が大型化するという問題
があった。

【００１１】そこで、上記した信号側駆動回路１のＬＳ
ＩチップをＬＣＭのガラス基板上に直接実装するＣＯＧ
（Chip On Glass）方式を用いると、ＬＣＭが小型化で
きるが、上記信号側駆動回路１の電源供給端子の構成を
変更することなくＣＯＧ方式で実装しようとすると、以
下に述べる種々の問題が生じる。

【００１２】すなわち、上記ＣＯＧ方式では、通常、ガ
ラス基板上に接続用のアルミニウム配線が形成されるこ
とから、上記ＴＡＢ方式では無視できた配線抵抗値が高
くなってしまい、かなりの電圧降下が発生する。その結
果、例えば、信号側駆動回路１に入力される電圧値が小
さくなって、液晶表示パネルに出力される出力電圧範囲
が狭くなることから、コントラストが低下するという問
題がある。

【００１３】上記理由としては、図１０において、大電
流を流す出力バッファ回路４の正電源（ＶDD）と内部ロ
ジック回路２の正電源（ＶDD）の電源接続端子が共通で
あることから、出力バッファ回路４から液晶表示パネル
に表示データを書き込む際に大電流が流れると、瞬間的
に正電源（ＶDD）の電圧が降下し、その電圧降下が内部
ロジック回路２に影響を与えてロジックが誤動作し、正
常な液晶表示ができなくなることによると考えられる。

【００１４】そこで、本発明の目的は、液晶駆動回路の
各部に電源を供給する電源供給端子を分割し、それぞれ
独立した電源から電源を供給することによって、誤動作
の少ない適正な液晶表示画面を得るとともに、液晶モジ
ュールを小型化することができる液晶表示装置を提供す
ることにある。

【００１５】

【課題を解決するための手段】以上の課題を解決すべ
く、本発明の液晶表示装置は、請求項１に記載されるよ
うに、一対の透明基板上に液晶を駆動する駆動回路が直
接実装されてなる液晶表示装置において、液晶を駆動す
る前記駆動回路には、該駆動回路内の機能ブロック回路
毎にそれぞれ独立した外部電源から電力を供給する電源
供給端子が設けられ、前記透明基板上に駆動回路を実装
することによって透明基板上に形成された配線と前記電
源供給端子とを接続して液晶を駆動制御することによ
り、上記目的を達成する。

【００１６】また、本発明の液晶表示装置は、例えば、
請求項２に記載されるように、前記駆動回路が信号側駆
動回路であって、前記信号側駆動回路内を内部ロジック
回路、サンプルホールド回路、及び出力バッファ回路の
各機能ブロック回路に分けて、前記各機能ブロック回路
毎に所要の電源を個々に供給する電源供給端子を備える
ようにしてもよい。

【００１７】さらに、本発明の液晶表示装置は、例え
ば、請求項３に記載されるように、前記各機能ブロック
回路に供給される電源に正電源、負電源、及びグラウン
ドレベル電源の３種類の電源レベルがあって、少なくと
も前記内部ロジック回路と前記出力バッファ回路に供給
される正電源がそれぞれ独立した電源から供給されるよ
うに前記信号側駆動回路の電源供給端子が形成されるよ
うにしてもよい。

【００１８】また、本発明の液晶表示装置は、例えば、
請求項４に記載されるように、前記各機能ブロック回路
に供給される電源に正電源、負電源、及びグラウンドレ
ベル電源の３種類の電源電圧レベルがあって、前記内部
ロジック回路には、サンプルホールド回路と共通の正電
源が供給されるとともに、グラウンドレベル電源が供給
され、前記サンプルホールド回路には、内部ロジック回
路と共通の正電源とは別の正電源が供給されるととも
に、負電源が供給され、前記出力バッファ回路には、１
つの正電源と２つの負電源が供給されるように、前記信
号側駆動回路の電源供給端子が形成されていてもよい。

【００１９】

【作用】請求項１記載の液晶表示装置では、液晶を駆動
する駆動回路内の機能ブロック回路毎にそれぞれ独立し
た外部電源から電力を供給する電源供給端子が設けられ
ている。

【００２０】従って、駆動回路内の一部の機能ブロック
回路で大電流が流れても、他の機能ブロック回路に電圧
降下などの影響が波及しなくなり、適正な液晶駆動動作
が保証される。そして、各電源供給端子に接続されて透
明基板上に引き回される各配線に流れる電流値を小さく
することができるため、１つ１つの配線帯を太くして配
線抵抗を低減する必要がなくなり、液晶表示パネルの透
明基板の額縁部分が小さくなり、液晶モジュールが小型
化できる。

【００２１】請求項２記載の液晶表示装置では、請求項
１記載の駆動回路が信号側駆動回路であって、その信号
側駆動回路内には内部ロジック回路、サンプルホールド
回路、及び出力バッファ回路の各機能ブロック回路が設
けられ、その各機能ブロック回路毎に電力を供給する電
源供給端子を具備している。

【００２２】従って、液晶表示装置の信号側駆動回路に
は、液晶駆動信号を作成する内部ロジック回路や映像信
号をサンプルホールドするサンプルホールド回路、ある
いは、サンプルホールドされた映像信号を液晶駆動電圧
に変換して液晶表示パネルに出力する出力バッファ回路
などがあり、各機能ブロック回路毎に必要とする電流値
が異なることから、互いに電圧変化などの影響を受けな
いために電源供給端子を別とし、それぞれ独立した電源
から電源供給され、適正な液晶駆動動作が得られるとと
もに、液晶モジュールを小型化することができる。

【００２３】請求項３記載の液晶表示装置では、各機能
ブロック回路に供給される電源に正電源、負電源、及び
グラウンドレベル電源の３種類の電源レベルがあって、
少なくとも前記内部ロジック回路と前記出力バッファ回
路に供給される正電源がそれぞれ独立した電源から供給
されるように、信号側駆動回路の電源供給端子を形成す
る。

【００２４】従って、大電流を流す出力バッファ回路に
よって液晶表示パネルにデータを書き込む際の電圧降下
の影響、特に、液晶駆動信号を作成する内部ロジック回
路が電圧降下の影響を受けなくて済むため、ロジックの
誤動作がなくなり、適正な液晶駆動動作を行うことがで
きる。

【００２５】請求項４記載の液晶表示装置では、各機能
ブロック回路に供給される電源に正電源、負電源、及び
グラウンドレベル電源の３種類の電源レベルがあって、
内部ロジック回路には、サンプルホールド回路と共通の
正電源が供給されるとともに、グラウンドレベル電源が
供給され、サンプルホールド回路には、内部ロジック回
路と共通の正電源とは別の正電源が供給されるととも
に、負電源が供給され、出力バッファ回路には、１つの
正電源と２つの負電源が供給されるように、信号側駆動
回路の電源供給端子が形成される。

【００２６】従って、それぞれの機能ブロック回路に応
じた所要の電源を供給するとともに、その必要とする電
流量に応じて電源供給端子を複数にして供給するように
したため、電圧降下の影響を他の機能ブロック回路に及
ぼすことが一層少なくなり、安定した液晶駆動動作を行
うことができる。

【００２７】

【実施例】以下に、本発明に係る液晶表示装置の第１実
施例を図１〜図７に基づいて説明する。先ず、図１は本
発明を適用した液晶表示装置１０の一例としてのＬＣＤ
１１への駆動回路のＬＳＩ２１，２２，２３およびフレ
キシブルプリント基板３０の実装構成を示すもので、Ｌ
ＣＤ１１のガラス基板１２は、その液晶画面１３の下方
の側辺部に左右２個の信号駆動回路のＬＳＩ２１，２２
をＣＯＧ技術により実装し、液晶画面１３の右方の側辺
部に１個の走査側駆動回路であるＬＳＩ２３をＣＯＧ技
術により実装している。

【００２８】即ち、ＬＣＤ１１は、そのガラス基板１２
内に液晶画面１３を有すると共に、ガラス基板１２表面
の下方の側辺部に、液晶画面１３の各画素に接続される
出力側の透明導電膜の一つである酸化インジウム（Ｉｎ
₂Ｏ₃）膜のＩＴＯ膜による左右のＩＴＯパターン１４，
１５が形成されている。また、ガラス基板１２表面の右
方の側辺部に、同じく液晶画面１３の各画素に接続され
る出力側のＩＴＯ膜による左右のＩＴＯパターン１６が
形成されている。

【００２９】さらに、このＬＣＤ１１のガラス基板１２
の表面には、図２に示すように、出力側の各ＩＴＯパタ
ーン１４，１５，１６に対応して入力側には、アルミニ
ウム配線によるアルミ配線パターン１７，１８，１９が
形成されると共に、この入力側のアルミ配線パターン１
７，１８，１９が一括して右方の側辺部の１箇所にまと
められた接続用電極パターン２０を形成している。

【００３０】そして、ＬＣＤ１１のガラス基板１２の下
方の側辺部上に、出力側のＩＴＯパターン１４，１５と
入力側のアルミ配線パターン１７，１８との間を各々接
続する２個の信号側駆動回路のＬＳＩ２１，２２を実装
すると共に、同様に、ガラス基板１２の右方の側辺部上
には、出力側のＩＴＯパターン１６と入力側のアルミ配
線パターン１９との間を接続する走査側駆動回路のＬＳ
Ｉ２３が実装されている。

【００３１】ここで、ＬＳＩ２１，２２，２３は、細長
い長方形のチップであり、図３に示すように、一方の長
辺部に出力側端子である多数の駆動信号端子２６を有
し、また、一方の短辺部に入力側端子である多数の共通
信号端子２７を有すると共に、他方の長辺部の一側寄り
に同じく入力側端子である複数（図示では４個）の非共
通信号端子２８を有している。

【００３２】以上のＬＳＩ２１，２２，２３は、その各
端子をはんだボールによるバンプにより、ＬＣＤ１１の
ガラス基板１２のＩＴＯパターン１４，１５，１６とア
ルミ配線パターン１７，１８，１９の各端子に接続し
て、ＣＯＧ実装する。

【００３３】そして、ＬＣＤ１１のガラス基板１２の入
力側のアルミ配線パターン１７，１８，１９が一括して
まとめられた右方の側辺部の接続用電極パターン２０に
は、一様な幅を有するフレキシブルプリント基板３０の
裏面に設けた配線パターン２４の接続用電極パターン２
５を熱圧着により接続する。このような構成による液晶
表示装置１０は、例えば、液晶テレビや電子手帳等の小
型電子機器に装着される。

【００３４】本第１実施例の液晶表示装置の特徴的な構
成は、図４に示すように、信号側駆動回路のＬＳＩ２
１，２２内が、内部ロジック回路３１、サンプルホール
ド回路３２、出力バッファ回路３３などの機能ブロック
回路に分けられ、これらの各回路３１、３２、３３に対
してそれぞれ独立した電源が供給されるようにする。す
なわち、ここでは、正電源のＶDDA、ＶDDC、ＶDD、グラ
ウンド電源のＶSS、負電源のＶBB、ＶBBA、ＶBBCの７つ
の電源が入力される電源供給端子がＬＳＩ２１，２２に
それぞれ設けられ、各機能ブロック回路３１、３２、３
３に対してそれぞれ電源供給を行うようにした点であ
る。

【００３５】そして、図４に示すように、内部ロジック
回路３１には、正電源のＶDDとグラウンド電源のＶSSが
供給されており、サンプルホールド回路３２には、前記
内部ロジック回路３１に供給されていた正電源のＶDDが
供給されるとともに、正電源のＶDDC が供給され、ま
た、負電源のＶBBが供給されている。そして、出力バッ
ファ回路３３には、正電源のＶDDAと負電源のＶBBA及び
ＶBBCが供給されている。

【００３６】このように、信号側駆動回路のＬＳＩ２
１，２２を構成する各機能ブロック回路３１，３２，３
３は、それぞれの回路に必要な電源を複数の電源供給端
子から個々に供給されている。このため、例えば、正電
源であるＶDD系の電源（ＶDDA、ＶDDC、ＶDD）を見る
と、出力バッファ回路３３は液晶表示パネルに液晶駆動
電圧を印加する際に大電流を流す必要があるが、サンプ
ルホールド回路３２ではほとんど電流を流さず、また、
内部ロジック回路３１は常にある程度の電流を流す必要
があるというように、各回路で電流の消費量が異なって
いる。

【００３７】特に、ＣＯＧ技術を用いたガラス基板上の
アルミ配線を流れる電流は、配線抵抗が大きいため、図
９に示すように、共通の電源供給端子から電源を供給す
るようにすると、その電源ラインを流れる電流値が大き
くなるため、電圧降下が発生し易くなり、その電圧降下
の影響がそのまま他の回路に波及して、画質が劣化する
という問題があった。

【００３８】例えば、通常時の内部ロジック回路３１に
正電源ＶDDが４．５Ｖでグラウンド電源のＶSSが０Ｖの
時は、電位差が４．５Ｖあったが、電圧降下が生じる
と、正電源ＶDDが３．５Ｖでグラウンド電源のＶSSが１
Ｖとなって、その電位差は２．５Ｖとかなり小さな値と
なり、ロジックが誤動作する原因となっている。

【００３９】また、液晶表示パネルへ出力される液晶駆
動電圧の出力レベルは、正電源のＶDD〜負電源のＶBB間
で振れる幅が小さくなって、液晶のコントラストが低下
する原因になっていた。

【００４０】次に、図５は、図４の信号側駆動回路のＬ
ＳＩ２１，２２の詳細な構成を示す回路ブロック図であ
り、図６は、図５の出力バッファ回路３３の詳細な回路
図である。

【００４１】図５に示すように、信号側駆動回路のＬＳ
Ｉ２１，２２は、内部ロジック回路３１と、サンプルホ
ールド回路３２と、出力バッファ回路３３などから構成
されており、上記内部ロジック回路３１は、さらに、タ
イミング発生回路４１と、シフトレジスタ４２と、レベ
ルシフタ４３などから構成されている。

【００４２】そして、ＬＳＩ２１，２２で構成された図
５の信号側駆動回路は、ここでは液晶表示パネルが形成
されたガラス基板上にＣＯＧ（Chip On Grass）方式に
より実装されている。そして、その液晶表示パネルは、
マトリックス状に形成された複数の走査ラインと信号ラ
インとの各交点にスイッチング素子と液晶からなる表示
素子が形成されており、ＬＳＩ２１，２２（以下、信号
側駆動回路２１，２２ともいう）とＬＳＩ２３（以下、
走査側駆動回路２３ともいう）により１走査ライン毎に
表示駆動する。

【００４３】信号側駆動回路２１，２２には、図外の電
源回路から信号側駆動回路２１，２２内の各種ディジタ
ル素子用のロジック電源ＶBB、ＶDD、ＶSS、アナログ素
子用のロジック電源ＶDDA 、ＶBBA 、サンプルホールド
回路３２のサンプルホールドするサンプルコンデンサ用
の電源ＶDDC 及び出力バッファ回路３３のクリア用基準
電源ＶBBC 等の各種電源電圧が供給されている。

【００４４】信号側駆動回路２１，２２には、図外の制
御回路からシフトレジスタ４２のシフトクロックのシフ
ト動作を開始させるスタート信号ＳＴＲ、このシフトク
ロックをシフトレジスタ４２内で順次シフトさせる基本
クロックＭＣＬＫが入力され、また、Ｒ、Ｇ、Ｂの映像
信号、出力バッファ回路３３によるデータ信号の書き込
みを行わせる書込信号ＯＥ、及び出力バッファ回路３３
の出力するデータ信号の値を変化させて出力バッファ回
路３３の能力を切り換える電源Ｖｇ等が入力されている
とともに、出力バッファ回路３３に接続される各信号ラ
インをクリアするための２つのクリア信号ＣＬＲ１、Ｃ
ＬＲ２が入力されている。

【００４５】また、信号側駆動回路が図１に示すよう
に、複数の信号側駆動回路２１，２２で構成されている
場合に、図５の信号側駆動回路２１では、次段の信号側
駆動回路２２にシフトクロックを出力するため、シフト
レジスタ４２の最終段から取り出したシフトクロックを
シフト信号ＸＯＵＴとして出力する。

【００４６】上記タイミング発生回路４１には、上記ス
タート信号ＳＴＲと基本クロックＭＣＬＫが入力されて
おり、タイミング発生回路４１は、これらの各信号をシ
フトレジスタ４２及びサンプルホールド回路３２に出力
する。

【００４７】シフトレジスタ４２は、ここでは２８０段
のレジスタを備えており、スタート信号ＳＴＲが入力さ
れると、基本クロックＭＣＬＫが入力される毎にシフト
クロックをシフトさせて順次レベルシフタ４３に出力し
て、最終段のレジスタまでシフトさせると、シフト信号
ＸＯＵＴを次段の信号側駆動回路２２に出力する。レベ
ルシフタ４３は、シフトレジスタ４２から入力されるシ
フトクロックをそのレベルを上げて、順次サンプルホー
ルド回路３２に出力する。

【００４８】サンプルホールド回路３２には、上記Ｒ、
Ｇ、Ｂの映像信号が入力されており、サンプルホールド
回路３２は、レベルシフタ４３からシフトクロックが入
力される毎に映像信号をサンプルホールドして、出力バ
ッファ回路３３に出力する。

【００４９】出力バッファ回路３３は、図６に示すよう
に構成されており、ゲインが１のオペアンプＯＰ１〜オ
ペアンプＯＰ２８０、発振防止用のコンデンサＣｐ１〜
コンデンサＣｐ２８０、ＰチャネルトランジスタＴａ１
〜ＰチャネルトランジスタＴａ２８０、定電流源ＡＶ１
〜定電流源ＡＶ２８０、アナログスイッチＡＳＷ１〜ア
ナログスイッチＡＳＷ２８０およびＮチャネルトランジ
スタＴｂ１〜ＮチャネルトランジスタＴｂ２８０等を備
えており、オペアンプＯＰ１〜オペアンプＯＰ２８０に
は、それぞれサンプルホールド回路３２からサンプルホ
ールド回路３２のサンプルホールドした映像信号ＩＮ１
〜映像信号ＩＮ２８０が入力される。

【００５０】アナログスイッチＡＳＷ１には、図７のタ
イミングチャートに示すように、１水平走査期間（１
Ｈ）の内の所定の期間のみハイとなる書込信号ＯＥが入
力され、アナログスイッチＡＳＷ１は、ハイの書込信号
ＯＥが入力されると、オンとなって、オペアンプＯＰ及
びＰチャネルトランジスタＴａを介してサンプルホール
ド回路１４から入力される映像信号ＩＮ１〜ＩＮ２８０
に対応する電圧をデータ信号として信号ラインＸ１〜Ｘ
２８０に出力する。

【００５１】ＮチャネルトランジスタＴｂ１〜Ｎチャネ
ルトランジスタＴｂ１４０は、そのゲートが共通接続さ
れ、上記クリア信号ＣＬＲ１の入力端子にクリア線Ｌ１
により接続されている。また、Ｎチャネルトランジスタ
Ｔｂ１４１〜ＮチャネルトランジスタＴｂ２８０は、そ
のゲートが共通接続され、上記クリア信号ＣＬＲ２の入
力端子にクリア線Ｌ２により接続されている。

【００５２】このクリア信号ＣＬＲ１及びクリア信号Ｃ
ＬＲ２は、図７に示すように、１水平走査期間（１Ｈ）
の帰線消去期間の間に所定時間だけハイレベルとなるパ
ルス信号であり、クリア信号ＣＬＲ１とクリア信号ＣＬ
Ｒ２とは、所定のずれ時間ｔ（図７参照）だけずれてハ
イになる。

【００５３】各ＮチャネルトランジスタＴｂ１〜Ｔｂ１
４０及びＮチャネルトランジスタＴｂ１４１〜Ｔｂ２８
０は、それぞれハイのクリア信号ＣＬＲ１及びクリア信
号ＣＬＲ２が入力されている間だけ、オンとなって、信
号ラインＸ１〜信号ラインＸ１４０及び信号ラインＸ１
４１〜信号ラインＸ２８０を基準電源ラインＶＬに接続
し、基準電源ラインＶＬは、クリア用基準電源ＶBBC の
入力端子に接続されている。

【００５４】定電流源ＡＶ１〜定電流源ＡＶ２８０は、
図外のボリュウム等により調整される電源Ｖｇの値に応
じて、ＰチャネルトランジスタＴａ１〜Ｔａ２８０を介
してロジック電圧ＶDDA から流れ込む電流値を変化さ
せ、ＰチャネルトランジスタＴａ〜Ｔａ２８０を介して
信号ラインＸ１〜Ｘ２８０に出力されるデータ信号の値
を調整する。

【００５５】次に、本実施例の動作を説明する。図１に
示すように、フレキシブルプリント基板３０を接続して
なるＬＣＤ１１は、図示せぬ液晶テレビ等の機器本体の
回路基板から配線パターン２４に信号が入力されて、接
続用電極パターン２５，２０からアルミ配線パターン１
７，１８，１９をそれぞれ通り、各ＬＳＩ２１，２２，
２３に信号がそれぞれ入る。

【００５６】そして、各ＬＳＩ２１，２２，２３におい
て、映像信号の処理が行われた後、各ＩＴＯパターン１
４，１５，１６から液晶画面に信号が送られて、各画素
の液晶を駆動することにより、画像が表示される。

【００５７】各ＬＳＩ２１，２２，２３における映像信
号の処理は、図５に示すように、サンプルホールド回路
３２においてレベルシフタ４３を介して順次入力される
シフトクロックに基づいて入力されるＲ、Ｇ、Ｂの映像
信号をサンプルホールドし、サンプルホールドした映像
信号を順次出力バッファ回路３３に出力する。

【００５８】出力バッファ回路３３には、全ての信号ラ
インＸ１〜信号ラインＸ２８０分の映像信号がサンプル
ホールドされて、出力バッファ回路３３に入力されたタ
イミングで、図７に示す書込信号ＯＥが入力され、出力
バッファ回路３３は、書込信号ＯＥが入力されると、そ
のアナログスイッチＡＳＷ１〜アナログスイッチＡＳＷ
１８０がオンとなって、映像信号に対応するデータ信号
を各信号ラインＸ１〜信号ラインＸ２８０に出力する。
したがって、このとき走査側駆動回路により選択走査さ
れている走査ライン上の各液晶に、データ信号が印加さ
れ、当該各液晶が表示駆動される。

【００５９】このようにして、走査ライン上の各液晶の
表示駆動が完了すると、次の走査ライン上の各液晶の表
示駆動が行われるが、各信号ラインＸ１〜信号ラインＸ
２８０には、１走査期間前の映像信号に対応する電荷が
蓄積されており、このまま次の走査ラインの各液晶の駆
動を行うと、１走査期間前の映像信号に対応する電荷の
影響をうけて、適切な表示駆動を行うことができない。

【００６０】そこで、信号側駆動回路２１，２２では、
１走査期間毎に、その帰線消去期間の間に信号ラインＸ
１〜信号ラインＸ２８０をクリア用基準電源ＶBBC に接
続して、基準電源ラインＶＬを介して１走査期間前の映
像信号による走査ライン１〜走査ライン２８０上の電荷
をクリア用基準電源ＶBBC に放出することにより、信号
ラインＸ１〜信号ラインＸ２８０をクリアしている。本
実施例の信号側駆動回路２１，２２は、この信号ライン
Ｘ１〜信号ラインＸ２８０をクリアするに際し、信号ラ
インＸ１〜信号ラインＸ１４０と、信号ラインＸ１４１
〜信号ラインＸ２８０とに分けてクリア処理を行ってい
る。

【００６１】すなわち、信号ラインＸ１〜信号ラインＸ
１４０に接続されたＮチャネルトランジスタＴｂ１〜Ｎ
チャネルトランジスタＴｂ１４０のゲートは、クリア信
号ＣＬＲ１の入力されるクリア線Ｌ１に接続されてお
り、信号ラインＸ１４１〜信号ラインＸ２８０に接続さ
れたＮチャネルトランジスタＴｂ１４１〜Ｎチャネルト
ランジスタＴｂ２８０は、クリア信号ＣＬＲ２の入力さ
れるクリア線Ｌ２に接続されている。

【００６２】このクリア信号ＣＬＲ１とクリア信号ＣＬ
Ｒ２とは、図７に示すように、所定のずれ時間ｔだけず
れてハイになり、クリア信号ＣＬＲ１とクリア信号ＣＬ
Ｒ２がともにハイとなった後、クリア信号ＣＬＲ１がオ
フとなって、その後、所定のずれ時間ｔだけ遅れてクリ
ア信号ＣＬＲ２がオフとなる。

【００６３】そして、ＮチャネルトランジスタＴｂ１〜
ＮチャネルトランジスタＴｂ１４０は、クリア信号ＣＬ
Ｒ１がハイの間だけオンとなって、信号ラインＸ１〜信
号ラインＸ１４０をクリア線Ｌ１に接続し、信号ライン
Ｘ１〜信号ラインＸ１４０に蓄積されていた電荷を基準
電源ラインＶＬを介してクリア用基準電源ＶBBC に放出
する。

【００６４】また、ＮチャネルトランジスタＴｂ１４１
〜ＮチャネルトランジスタＴｂ２８０は、クリア信号Ｃ
ＬＲ２がハイの間だけオンとなって、信号ラインＸ１４
１〜信号ラインＸ２８０をクリア線Ｌに接続し、信号ラ
インＸ１４１〜信号ラインＸ２８０に蓄積されていた電
荷を基準電源ラインＶＬを介してクリア用基準電源ＶBB
C に放出する。

【００６５】したがって、信号ラインＸ１〜信号ライン
Ｘ１４０と信号ラインＸ１４１〜信号ラインＸ２８０を
クリア用基準電源ＶBBC の電圧に一旦クリアした後、オ
ペアンプＯＰ１〜オペアンプＯＰ２８０、Ｐチャネルト
ランジスタＴａ１〜Ｔａ２８０及びアナログスイッチＡ
ＳＷ１〜ＡＳＷ２８０を介して映像信号ＩＮ１〜ＩＮ２
８０に対応する大きさのデータ信号を各信号ラインＸ１
〜Ｘ２８０に供給することができ、映像信号ＩＮ１〜Ｉ
Ｎ２８０に対応するデータ信号の信号ラインＸ１〜Ｘ２
８０への供給と、信号ラインＸ１〜Ｘ２８０上の電荷の
放出とを、ＰチャネルトランジスタＴａ１〜Ｔａ２８０
とＮチャネルトランジスタＴｂ１〜Ｔｂ２８０とにそれ
ぞれ分担して行わせることができる。

【００６６】その結果、ＰチャネルトランジスタＴａ１
〜Ｔａ２８０やＮチャネルトランジスタＴｂ１〜Ｔｂ２
８０として、従来よりも小さいドライブ能力のトランジ
スタを使用することができ、出力バッファ回路３３、ひ
いては液晶駆動装置である信号側駆動回路２１，２２を
小型で、安価なものとすることができる。

【００６７】また、データ信号を信号ラインＸ１〜Ｘ２
８０に供給する期間以外は、信号ラインＸ１〜Ｘ２８０
とＰチャネルトランジスタＴａ１〜Ｔａ２８０とが書込
信号ＯＥによりオン／オフするアナログスイッチＡＳＷ
１〜ＡＳＷ２８０により切り離されているため、データ
信号を供給する期間以外は、ＰチャネルトランジスタＴ
ａ１〜Ｔａ２８０に流れる電流は、バイアス電流のみと
なり、従来に比較して、消費電力を低減させることがで
きる。

【００６８】さらに、信号ラインＸ１〜信号ラインＸ１
４０と信号ラインＸ１４１〜信号ラインＸ２８０が、ク
リア信号ＣＬＲ１とクリア信号ＣＬＲ２がハイとなるず
れ時間ｔだけずれて、基準電源ラインＶＬに接続され、
基準電源ラインＶＬに放出される電荷量を、全ての信号
ラインＸ１〜信号ラインＸ２８０が一斉に基準電源ライ
ンＶＬに接続される場合の半分程度に低減することがで
きる。

【００６９】その結果、ＴＡＢ方式の場合よりも抵抗値
の大きいＩＴＯ（透明電極）やアルミ配線パターンを使
用するＣＯＧ方式による液晶表示装置においても、信号
ラインＸ１〜信号ラインＸ２８０の電圧変動を抑制する
ことができる。その結果、画質を向上させることができ
るとともに、配線の接合上の問題を解消することができ
る。

【００７０】また、本第１実施例においては、各信号ラ
インＸ１〜信号ラインＸ２８０に、オン／オフ信号であ
るクリア信号ＣＬＲ１、ＣＬＲ２に基づいてオン／オフ
して各信号ラインＸ１〜Ｘ２８０とクリア用基準電源Ｖ
BBC との接続／切り離しを行うＮチャネルトランジスタ
Ｔｂ１〜Ｔｂ２８０を接続し、このＮチャネルトランジ
スタＴｂ１〜Ｔｂ２８０を、ＮチャネルトランジスタＴ
ｂ１〜Ｔｂ１４０とＮチャネルトランジスタＴｂ１４１
〜Ｔｂ２８０に分けて、クリア信号ＣＬＲ１とクリア信
号ＣＬＲ２のタイミングでオン／オフすることにより、
信号ラインＸ１〜信号ラインＸ２８０を、信号ラインＸ
１〜Ｘ１４０と信号ラインＸ１４１〜Ｘ２８０とに分け
るとともに、時間をずらせてクリア用基準電源ＶBBC に
接続している。その結果、基準電源ラインＶＬに流れる
ピーク電流を容易に適切な値に低減することができる。

【００７１】上記したように、本第１実施例の液晶表示
装置は、ＬＳＩ２１、２２、２３で構成された信号側駆
動回路と走査側駆動回路とにより、液晶表示パネルの各
画素毎の液晶に所定の電圧を印加して液晶を駆動させ
て、表示制御を行っている。

【００７２】そして、この液晶駆動時には、各駆動回路
のＬＳＩ２１、２２、２３に対してそれぞれ電源が供給
されるが、本第１実施例では、図４に示されるように、
駆動回路を構成する機能ブロック回路として、内部ロジ
ック回路３１とサンプルホールド回路３２と出力バッフ
ァ回路３３とがあって、各回路に対してそれぞれ独立し
た電源を供給するための電源供給端子が形成され、この
電源供給端子を介して電源が供給されている。

【００７３】ところが、従来は、図１０に示すように、
共通の電源供給端子を介して共通の電源ラインから電源
が供給されていたため、出力バッファ回路３３から液晶
駆動電圧を液晶パネルに印加する際に大電流が流れて電
圧降下が生じ、この電圧降下が内部ロジック回路３１の
電源電圧に影響を与えて、ロジックの誤動作を誘発する
ことがあった。

【００７４】しかしながら、本第１実施例の液晶表示装
置では、図４に示すように、正電源のＶDD系の電源を３
つ（ＶDDA、ＶDDC、ＶDD）、負電源のＶBB系の電源を３
つ（ＶBBA、ＶBBC、ＶBB）、グラウンド電源のＶSS系の
電源を１つの合計７つの電源に分割し、これらの各電源
に対応するように電源供給端子を設けて、各機能ブロッ
ク回路３１、３２、３３に対してそれぞれ独立した電源
を供給している。このため、例えば、出力バッファ回路
３３に大電流が流れても、各電源が独立しているため、
電圧降下の影響が内部ロジック回路３１等の他の機能ブ
ロック回路に波及しなくなり、ロジックの誤動作などが
防止されて、適正な液晶表示を行うことができる。

【００７５】また、電源を複数の独立した電源から取る
ようにしたため、各電源ラインを流れる電流値が分散さ
れて小さくて済むことから、その分、各電源ラインのア
ルミ配線の配線抵抗３４〜４０を流れる電流値も小さく
なり、配線抵抗による電圧降下の影響も少なくできる利
点がある。

【００７６】この配線抵抗値は、配線幅や配線長に関係
し、配線が短くなる程、また、配線が太くなる程、低抵
抗となる。そこで、配線長を短くするのは、ＣＯＧ技術
で実装する場合には、事実上難しく、ＦＰＣ（フレキシ
ブルプリント基板）をＬＳＩの近くまで伸ばす必要があ
る。また、配線幅を太くするのは、アルミ配線パターン
を引き回したガラス基板の額縁部分が大きくなってしま
い、ＬＣＭ（液晶モジュール）全体が大型化する。この
点、上記実施例の場合は、電源供給端子を分割したた
め、各電源ラインを流れる電流値が小さくなって、配線
抵抗が小となり、配線長を短くしたり、配線幅を太くし
て低抵抗化を図る必要がなくなった。従って、アルミ配
線パターンを引き回すガラス基板の額縁部分が小さくて
済み、ＬＣＭ（液晶モジュール）を小型化できる。

【００７７】さらに、本第１実施例の液晶表示装置は、
上記した理由により電圧降下の影響を最小限度に止める
ことができるため、液晶表示パネルに印加される入力電
圧範囲が広がって、良好なコントラストを得ることがで
きる。

【００７８】次に、本発明に係る液晶表示装置の第２実
施例を図８及び図９に基づいて説明する。先ず、液晶表
示装置１０のＬＣＤ１１へ駆動回路のＬＳＩ２１，２
２，２３およびフレキシブルプリント基板３０を実装し
た状態は、上記第１実施例の図１と同様であり、また、
図８において図２と同一の符号については、同一部又は
相当部であり、説明を省略する。

【００７９】本第２実施例において、図８に示すよう
に、ガラス基板１２の下方の側辺部に設けられる入力側
のアルミ配線パターン１７，１８に関しては、共通出力
信号用のパターン１７ａ，１８ａと、共通入力信号用の
パターン１７ｂ，１８ｂとに分割されている。即ち、接
続用電極パターン２０に共通出力信号用のパターン１８
ａが連続し、このパターン１８ａから同じく共通出力信
号用のパターン１７ａが連続している。また、接続用電
極パターン２０に共通入力信号用のパターン１８ｂが連
続し、このパターン１８ｂから同じく共通入力信号用の
パターン１７ｂが連続している。

【００８０】ここで、図８において、パターン１７ａの
端子部は出力側のＩＴＯパターン１４の右側に位置し、
パターン１８ａの端子部も出力側のＩＴＯパターン１５
の右側に位置している。また、パターン１７ｂの端子部
は、パターン１７ａの下方に沿って左側に少し延びてＩ
ＴＯパターン１４の右側に位置しているが、パターン１
８ｂの端子部は、パターン１８ａの下方に沿って左側に
大きく延びてＩＴＯパターン１５の左側に位置してい
る。なお、ガラス基板１２に右方の側辺部に設ける入力
側のアルミ配線パターン１９の端子部は、出力側のＩＴ
Ｏパターン１６の下側に位置している。

【００８１】そして、ＬＣＤ１１のガラス基板１２の下
方の側辺部上に、出力側のＩＴＯパターン１４，１５と
入力側のアルミ配線パターン１７，１８との間を各々接
続する２個のＬＳＩ２１，２２を実装すると共に、同様
に、ガラス基板１２の右方の側辺部上に、出力側のＩＴ
Ｏパターン１６と入力側のアルミ配線パターン１９との
間を接続するＬＳＩ２３を実装している（実装状態は図
１参照）。

【００８２】ここで、ＬＳＩ２１，２２，２３は、細長
い長方形のチップであり、図９に示すように、一方の長
辺部に出力側端子である多数の駆動信号端子２６を有し
て、また、一方の短辺部に入力側端子である多数の共通
入力信号端子２７を有すると共に、他方の長辺部の左右
両端側寄りに同じく入力側端子である複数（図示では４
個）ずつの対をなす共通入力信号端子２８，２８′を有
している。

【００８３】このように、入力側端子に関しては、抵抗
の影響を受けない共通入力信号端子２７をチップの短辺
部側に配置し、特に、抵抗の影響を受けやすい共通入力
信号端子２８，２８′をチップの長辺部側の左右に配置
している。

【００８４】以上のＬＳＩ２１，２２，２３は、その各
端子をはんだボールによるバンプにより、ＬＣＤ１１の
ガラス基板１２のＩＴＯパターン１４，１５，１６と、
アルミ配線パターン１７，１８，１９の各端子に接続し
て、ＣＯＧ実装する。

【００８５】この場合、ＬＳＩ２１は、駆動信号端子２
６を出力側のＩＴＯパターン１４に接続し、共通入力信
号端子２７を入力側のアルミ配線パターン１７のパター
ン１７ａに接続すると共に、一方の共通入力信号端子２
８′を入力側のアルミ配線パターン１７のパターン１７
ｂに接続している。

【００８６】また、ＬＳＩ２２は、駆動信号端子２６を
出力側のＩＴＯパターン１５に接続し、共通入力信号端
子２７を入力側のアルミ配線パターン１８のパターン１
８ａに接続すると共に、他方の共通入力信号端子２８を
入力側のアルミ配線パターン１８のパターン１８ｂに接
続している。

【００８７】なお、ＬＳＩ２３は、駆動信号端子２６を
出力側のＩＴＯパターン１６に接続して、共通入力信号
端子２７を入力側のアルミ配線パターン１９に接続して
いる。

【００８８】そして、ＬＣＤ１１のガラス基板１２の入
力側のアルミ配線パターン１７，１８，１９が一括して
まとめられた右方の側辺部の接続用電極パターン２０に
は、一様な幅を有するフレキシブルプリント基板３０の
裏面に設けた配線パターン２４の接続用電極パターン２
５を熱圧着により接続する。

【００８９】次に、本第２実施例の動作を説明する。図
１に示すように、フレキシブルプリント基板３０を接続
してなるＬＣＤ１１は、図示せぬ液晶テレビ等の機器本
体の回路基板から配線パターン２４に信号が入力され
て、接続用電極パターン２５，２０からＩＴＯパターン
１７，１８，１９をそれぞれ通り、各ＬＳＩ２１，２
２，２３に信号がそれぞれ入る。

【００９０】そして、各ＬＳＩ２１，２２，２３におい
て、画像用信号が処理された後、各ＩＴＯパターン１
４，１５，１６から液晶画面に信号が送られて、各画素
が駆動され、画像が映される。

【００９１】このように、本第２実施例の液晶表示装置
は、図１に示すように、ＬＣＤ１１のガラス基板１２の
下方の側辺部に設けた左右２個の各ＬＳＩ２１，２２に
関しては、図８において、信号は接続用電極パターン２
０から入り、右のＬＳＩ２２、左のＬＳＩ２１へと結線
されていることから、右のＬＳＩ２２、左のＬＳＩ２１
の順に入力される。

【００９２】しかし、この場合、特に、抵抗の影響を受
けやすい共通入力信号端子２８，２８′については、Ｌ
ＳＩ２１，２２の長辺部の左右に配置して、右のＬＳＩ
２２は、左側の共通入力信号端子２８を用いて、入力側
のアルミ配線パターン１８のパターン１８ｂに接続し、
左のＬＳＩ２１は、右側の共通入力信号端子２８′を用
いて、入力側のアルミ配線パターン１７のパターン１７
ｂに接続したので、ＬＣＤ配線の引き廻しによる左右の
ＬＳＩ２１，２２の抵抗差を小さくすることができる。

【００９３】なお、本第２実施例では、ＬＳＩの共通入
力信号端子２８，２８′において、全く同じ電極とした
が、予め、ＬＣＤパターン引き廻しによる抵抗差を予測
し、一方の端子２８側に他方の端子２８′との差の抵抗
をチップ内に配置したＬＳＩとしておくことで、左右の
ＬＳＩ２１，２２は、その入力レベルを全く同一にする
ことができるので、画像の安定が得られ、抵抗差が生じ
やすい大画面化にも対応することができる。そして、Ｌ
ＳＩは３つでも良く、その場合は、中間に位置するＬＳ
Ｉに合わせて配線パターンを設ければ良い。すなわち、
極端にＬＳＩが多い場合以外なら対応することができ
る。

【００９４】以上、本発明者によってなされた発明を好
適な実施例に基づき具体的に説明したが、本発明は上記
実施例に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。

【００９５】例えば、上記実施例では、液晶テレビや電
子手帳として実施した場合を例に挙げて説明したが、本
発明はこれに限定されるものではなく、他の電子機器に
備えられる液晶表示装置であってもよい。

【００９６】また、ＬＣＤ基板に設ける異方性導電膜に
よる配線パターンの構成やその形成材料については、Ｉ
ＴＯの他、ＡｌやＡｇペースト等でもよく、さらに、Ｌ
ＳＩの構成等も任意であり、その他、具体的な細部構造
等についても適宜に変更可能であることは勿論である。

【００９７】さらに、上記実施例では、４インチの液晶
表示パネルを用いたＬＣＭを使って３個のＬＳＩを用い
た場合で説明したが、本発明はこれらのパネルのインチ
数やＬＳＩの数に限定されるものではなく、例えば、
１．８インチのパネルを使ってＬＳＩを１個使う場合
や、５．５インチのパネルを使ってＬＳＩを３個使う場
合であっても上記と同様に実施することができる。

【００９８】また、上記実施例では、信号側駆動回路の
電源供給端子について説明したが、走査側駆動回路の電
源供給端子の場合でも、機能ブロック回路の構成が異な
るが、各機能ブロック毎に独立した電源が供給できるよ
うに、電源供給端子を分割するだけで、同様の効果を得
ることができる。

【００９９】

【発明の効果】請求項１記載の液晶表示装置によれば、
液晶を駆動する駆動回路内の機能ブロック回路毎にそれ
ぞれ独立した外部電源から電力を供給する電源供給端子
が設けたので、駆動回路内の一部の機能ブロック回路で
大電流が流れても、他の機能ブロック回路に電圧降下な
どの影響が及ばなくなり、適正な液晶駆動動作が保証さ
れるとともに、液晶モジュールを小型化することができ
る。

【０１００】請求項２記載の液晶表示装置によれば、前
記駆動回路が信号側駆動回路であって、その信号側駆動
回路内には内部ロジック回路、サンプルホールド回路、
及び出力バッファ回路の各機能ブロック回路が設けら
れ、その各機能ブロック回路毎に電力を供給する電源供
給端子を具備しているので、各機能ブロック回路毎に必
要とする電流値が異なって大電流が流れても、互いに電
圧変化などの影響を受けることがなくなるため、適正な
液晶駆動動作が得られるとともに、液晶モジュールが小
型化できる。

【０１０１】請求項３記載の液晶表示装置によれば、各
機能ブロック回路に供給される電源に正電源、負電源、
及びグラウンドレベル電源の３種類の電源レベルがあっ
て、少なくとも内部ロジック回路と出力バッファ回路に
供給される正電源がそれぞれ独立した電源から供給され
るように、信号側駆動回路の電源供給端子が形成されて
いるので、大電流を流れる出力バッファ回路によって内
部ロジック回路が電圧降下の影響を受けなくて済むこと
から、ロジックの誤動作がなくなり、適正な液晶駆動動
作が行える。

【０１０２】請求項４記載の液晶表示装置によれば、各
機能ブロック回路に供給される電源に正電源、負電源、
及びグラウンドレベル電源の３種類の電源レベルがあっ
て、内部ロジック回路には、サンプルホールド回路と共
通の正電源が供給されるとともに、グラウンドレベル電
源が供給され、サンプルホールド回路には、内部ロジッ
ク回路と共通の正電源とは別の正電源が供給されるとと
もに、負電源が供給され、出力バッファ回路には、１つ
の正電源と２つの負電源が供給されるように、信号側駆
動回路の電源供給端子を形成したので、各機能ブロック
回路に応じた所要の電源が供給されるとともに、その必
要とする電流量に応じて電源供給端子を複数にして供給
するようにしたため、電圧降下の影響を他の機能ブロッ
ク回路に及ぼすことが一層少なくなり、安定した液晶駆
動動作を行うことができる。

【図面の簡単な説明】

【図１】本発明を適用した液晶表示装置の一例としての
ＬＣＤへのＬＳＩおよびフレキシブルプリント基板の実
装構成を示す平面図である。

【図２】本発明の実施例におけるＬＣＤの配線パターン
を示す平面図である。

【図３】本発明の実施例におけるＬＣＤに実装するＬＳ
Ｉの端子構成を示す透視平面図である。

【図４】本発明の実施例における信号側駆動回路のＬＳ
Ｉ内部の電源ラインの配線説明図である。

【図５】図４の信号側駆動回路のＬＳＩの詳細な構成を
示す回路ブロック図である。

【図６】図５の出力バッファ回路の詳細な回路図であ
る。

【図７】図６の出力バッファ回路に入力される各信号波
形のタイミングチャートである。

【図８】本発明の他の実施例におけるＬＣＤの配線パタ
ーンを示す平面図である。

【図９】本発明の他の実施例におけるＬＣＤに実装する
ＬＳＩの端子構成を示す透視平面図である。

【図１０】従来の信号側駆動回路の各部に供給される電
源供給ラインの配線状態を示す図である。

【符号の説明】

１０液晶表示装置１１ＬＣＤ１２ガラス基板１３液晶画面１４，１５，１６配線パターン（ＩＴＯパターン）１７，１８，１９配線パターン（アルミ配線パター
ン）２０接続用電極パターン２１，２２，２３ＬＳＩ２４配線パターン２５接続用電極パターン２６出力側の駆動信号端子２７入力側の共通信号端子２８入力側の非共通信号端子３０フレキシブルプリント基板３１内部ロジック回路３２サンプルホールド回路３３出力バッファ回路３４，３５，３６，３７，３８，３９，４０配線抵抗４１タイミング発生回路４２シフトレジスタ４３レベルシフタ

Claims

【特許請求の範囲】

【請求項１】一対の透明基板上に液晶を駆動する駆動回
路が直接実装されてなる液晶表示装置において、液晶を駆動する前記駆動回路には、該駆動回路内の機能
ブロック回路毎にそれぞれ独立した外部電源から電力を
供給する電源供給端子が設けられ、前記透明基板上に前記駆動回路を実装することによって
透明基板上に形成された配線と前記電源供給端子とを接
続して液晶を駆動制御することを特徴とする液晶表示装
置。
【請求項２】前記駆動回路が信号側駆動回路であって、前記信号側駆動回路内を内部ロジック回路、サンプルホ
ールド回路、及び出力バッファ回路の各機能ブロック回
路に分けて、前記各機能ブロック回路毎に所要の電源を個々に供給す
る電源供給端子を備えたことを特徴とする請求項１記載
の液晶表示装置。
【請求項３】前記各機能ブロック回路に供給される電源
に正電源、負電源、及びグラウンドレベル電源の３種類
の電源レベルがあって、少なくとも前記内部ロジック回路と前記出力バッファ回
路に供給される正電源がそれぞれ独立した電源から供給
されるように前記信号側駆動回路の電源供給端子が形成
されていることを特徴とする請求項２記載の液晶表示装
置。
【請求項４】前記各機能ブロック回路に供給される電源
に正電源、負電源、及びグラウンドレベル電源の３種類
の電源レベルがあって、前記内部ロジック回路には、サンプルホールド回路と共
通の正電源が供給されるとともに、グラウンドレベル電
源が供給され、前記サンプルホールド回路には、内部ロジック回路と共
通の正電源とは別の正電源が供給されるとともに、負電
源が供給され、前記出力バッファ回路には、１つの正電源と２つの負電
源が供給されるよう、前記信号側駆動回路の電源供給端
子が形成されていることを特徴とする請求項２記載液晶
表示装置。