JP2002311879A - 走査信号分岐回路およびアクティブマトリクス基板 - Google Patents

Abstract

(57)【要約】 【課題】従来のブロック選択信号を別途必要とせず、走
査線スイッチング素子の閾値シフトを防止して常に正常
な走査線選択駆動を行う。 【解決手段】走査線ｇ１〜ｇ１０を２ブロックに分割
し、各ブロック毎に６つの走査信号入力部Ｇ１〜Ｇ６に
供給される各第１走査信号の組み合わせによって、走査
線スイッチング素子ｔｒ１〜ｔｒ１０を順次駆動するた
め、走査線スイッチング素子ｔｒ１〜ｔｒ１０のデュー
ティ比は十分の一とすることができる。つまり、複数の
走査線は通常は数百本あることから走査線スイッチング
素子のデューティ比も略数百分の一を維持することがで
きて、走査線スイッチング素子の閾値シフトを防止する
ことができる。また、走査線スイッチング素子の選択信
号を、走査信号入力部から得ているため、ブロック選択
信号を別途作成する必要がない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば液晶表示装
置などの表示装置に用いられ、走査信号供給部で信号分
岐を行う走査信号分岐回路および、これを用いたアクテ
ィブマトリクス基板に関する。

【０００２】

【従来の技術】従来、アクティブマトリクス型液晶表示
装置において、一方の基板上には複数の画素に共通な対
向電極が配設され、他方の基板上には複数の画素電極、
複数の画素電極にそれぞれ表示信号を供給するための複
数の信号線、複数の画素電極毎に設けられた複数の画素
スイッチング素子および、これらを順次駆動する複数の
走査線が配設されている。これには、走査線および信号
線を駆動するためにこれらの本数と同数の出力端を持つ
外部駆動回路として走査線駆動回路および信号線駆動回
路が配設されている。

【０００３】外部駆動回路の点数を減らし、また、実装
にかかるコストを低減するために、ＩＣの出力数を半分
や３分の１に減らし、これを分岐した所定数の走査線を
走査線スイッチング素子によって選択して信号供給する
方法が提案されている。

【０００４】その具体的な構成例として、例えば特開昭
５８−１２７９９１号公報「アクティブマトリクス型画
像表示装置」や特開昭６２−１５５９９号公報「アクテ
ィブマトリクス方式表示装置の走査回路」がある。

【０００５】前者のものでは、走査線を走査線スイッチ
ング素子のドレイン側に接続すると共に、複数の走査線
スイッチング素子の幾つか毎に各ソース側を共通接続し
た複数の第１ブロックが形成され、その複数の第１ブロ
ックにわたって走査線スイッチング素子の幾つか毎にそ
のゲート同志を接続した複数の第２ブロックが形成され
ており、複数の第１ブロックのうちの何れかを選択する
と共に複数の第２ブロックのうちの何れかを選択するこ
とにより、任意の走査線スイッチング素子に接続される
走査線を選択できるようになっている。この場合、第１
ブロックが３個と第２ブロックが３個でその積として走
査線の９本となっている。この構造によると、所望の走
査信号を得るためにシフトレジスタを形成し、その出力
段数を走査線の９本と同数にする場合と比べて、第１ブ
ロックおよび第２ブロックの選択を繰り返しながら特定
のブロック内の任意の走査線のみを走査するため、信号
数は６つで済み、シフトレジスタを構成するトランジス
タの数を削減することができ、省スペース化と共に歩留
まりの向上を図ることができる。

【０００６】後者のものでは、前者のものを更に改良し
たものであり、走査電極をｎ本ずつｍ個のブロックに分
割して駆動するべく、ｎ×ｍ個の走査線スイッチング素
子を設けた上で、さらに選択されない走査線を非選択電
位に固定するべく、上記走査線スイッチング素子とは並
列に別のスイッチング素子をｎ×ｍ個形成し、そのソー
スを全て共通結線している。この構造によると、走査線
スイッチング素子が非選択にあるブロック、即ち、走査
線に選択信号も非選択信号も供給されない間において、
上記別のスイッチング素子によって走査線が非選択状態
に固定されるため、動作が安定化するとともに、前者に
設けられていたプルダウン抵抗を設ける必要がなく、電
流は選択的に流れるため、消費電力的にも有利である。

【０００７】

【発明が解決しようとする課題】上記従来の構成では、
走査線スイッチング素子は画素スイッチング素子と同じ
工程で作成され、通常は、ガラスなどの絶縁性基板上に
形成されたＮチャネルの薄膜トランジスタであることが
多い。しかし、この薄膜トランジスタのゲート絶縁膜は
膜内の結晶構造に微小な欠陥などを有しており、動作を
長く続けるにしたがって特性が変化する現象がしばしぱ
現れる。特に、薄膜トランジスタを常にオン状態に固定
したときや、常にオフ状態に固定した場合には、薄膜ト
ランジスタがオフからオンに切り替わる境目、即ち、一
般に閾値と呼ばれるゲート電圧が大きく変動する。例え
ばＮチャネル型の薄膜トランジスタにおいて、あるデュ
ーティ比で薄膜トランジスタを駆動しつづけた場合に
は、ある最適な比率よりもデューティ比が大きいとき
（ゲートに長く正電圧を印加したとき）には、閾値はプ
ラス電位側に移動して電流がより流れにくい方向にシフ
トし、逆に、デューティ比が小さいとき（ゲートに長く
負電圧を印加したとき）には、閾値がマイナス電位側に
移動して電流がより流れやすい方向にシフトする。

【０００８】前者の状態の方がシフトが激しく、上記の
最適のデューティ比は、一般に、数百分の一である。走
査線数は一般的に数百本であるため、画素トランジスタ
のデューティ比は数百分の一となっており、閾値がシフ
トしない最適の比率をほぼ保っている。仮に、走査線数
が数十本である場合などは、帰線期間を設けるなどして
比率を調整すれぱ良い。

【０００９】ところが、上記従来例に示した走査線スイ
ッチング素子の場合は、数個のブロックに分けてオン／
オフする構成であるため、そのデューティ比は僅か２分
の１から数分の一程度である。したがって、走査線スイ
ッチング素子の閾値はプラス電位側に早い段階でシフト
してしまい、徐々にオン状態が不十分になる結果、つい
には正常な走査線選択駆動ができなくなるという虞があ
る。

【００１０】また、上記従来例では、ブロックを選択す
るための選択信号（走査線スイッチング素子をオン／オ
フさせるための制御信号）を作成する必要があり、ま
た、それを伝達するための配線も複数本必要である。走
査信号とは別に、選択信号を複数系統作成するには、ロ
ジック部の追加の他、これを薄膜トランジスタでも駆動
できるための電圧値とするための昇圧回路も別途作成す
る必要がある。

【００１１】本発明は、上記事情に鑑みて為されたもの
で、走査線選択用の走査線スイッチング素子をオン／オ
フするための従来のブロック選択信号を別途必要とせ
ず、走査線スイッチング素子の閾値シフトを防止して常
に正常な走査線選択駆動を行うことができる走査信号分
岐回路および、これを用いたアクティブマトリクス基板
を提供することを目的とする。

【００１２】

【課題を解決するための手段】本発明の走査信号分岐回
路は、各第１走査信号がそれぞれ入力される複数の走査
信号入力部のそれぞれから分岐した複数の走査線のそれ
ぞれに第１走査線スイッチング素子が配設された走査信
号分岐回路であって、任意の走査信号入力部に接続され
る複数の第１走査線スイッチング素子はそれぞれ、任意
の走査信号入力部とは異なりかつ互いに異なる走査信号
入力部に供給される第１走査信号によってそれぞれ駆動
制御され、各第１走査信号から第１走査線スイッチング
素子で選択した第２走査信号を走査線に順次供給する構
成としたものであり、そのことにより上記目的が達成さ
れる。

【００１３】この構成により、複数の走査信号入力部に
供給される各第１走査信号の組み合わせによって、走査
線スイッチング素子を駆動制御すると共に走査線スイッ
チング素子を介して各第１走査信号から選択した第２走
査信号を、複数の走査線の何れかに順次供給するので、
複数の走査線は通常数百本あり、これを例えば２分割し
た場合、走査線スイッチング素子のデューティ比はやは
り数百分の一近傍を維持することが可能となって、走査
線スイッチング素子の閾値がシフトしないデューティ比
の最適比率をほぼ保つことが可能となる。このため、走
査線スイッチング素子の信頼性が向上し走査信号分岐回
路の寿命も長くなる。また、走査線スイッチング素子を
オン／オフさせるための選択信号を、走査信号入力部に
入力されている第１走査信号から得ているので、従来の
ようにブロック選択信号を別途作成する必要がなくな
り、よって、それを伝達するための配線や、ブロック選
択信号を複数系統作成するロジック部の追加も、これを
薄膜トランジスタでも駆動できるための電圧値を得るた
めの昇圧回路も必要なくなる。

【００１４】また、好ましくは、本発明の走査信号分岐
回路における第１走査信号は、所定の繰返し周期毎にパ
ルス出力が反復されると共に、所定の繰返し周期は複数
の期間からなり、各期間において、複数の走査信号入力
部に入力される各第１走査信号が同時に選択期間となる
パルス出力を有しており、任意の期間において同時に選
択期間となるパルス出力が入力される該走査信号入力部
の組み合わせは、この任意の期間とは別の期間において
選択期間となるパルス出力が入力される該走査信号入力
部の組み合わせとは異なる組み合わせである。また、好
ましくは、本発明の走査信号分岐回路において、同時に
選択期間となる各パルス出力の何れかにより第１走査線
スイッチング素子を駆動制御してその他のパルス出力を
第２走査信号として走査線に出力する。さらに、好まし
くは、本発明の走査信号分岐回路において、複数の走査
線が第１ブロックと第２ブロックに２分割されており、
第１走査信号は、第１ブロックの走査線を選択する期間
では連続２パルスのパルス出力とし、第２ブロックの走
査線を選択する期間では飛び越し２パルスのパルス出力
として所定の繰返し周期毎に２種類のパルス出力が反復
されると共に、所定の繰返し周期は複数の期間からな
り、各期間において、２つの走査信号入力部に入力され
る各パルス出力が同時に選択期間となるパルス出力を有
しており、任意の期間において同時に選択期間となる各
パルス出力が入力される２つの走査信号入力部の組み合
わせは、この任意の期間とは別の期間において選択期間
となる各パルス出力が入力される２つの走査信号入力部
の組み合わせとは異なる組み合わせであり、同時に選択
期間となる各パルス出力の一方により第１走査線スイッ
チング素子を駆動制御してその他方を第２走査信号とし
て走査線に出力する。この２パルスは、好ましくは、先
に現れるパルスの方が後に現れるパルスよりもオン時間
を長くとっている。これ（請求項６）と同様の作用効果
となるが、好ましくは、本発明の走査信号分岐回路にお
いて、第１走査線スイッチング素子を駆動制御する第１
走査信号は第２走査信号より遅れてオフになるようにす
る。

【００１５】この構成により、各第１走査信号の組み合
わせ方によって選択する走査線を選ぶことができるの
で、少ない走査信号入力部によって多くの走査線の駆動
制御が可能になる。また、シフトレジスタと必要に応じ
て昇圧回路という走査信号入力部への信号供給手段とし
ては極めて標準的な構成のものを用いても、シフトレジ
スタに供給するスタートパルスを所定の波形で入力する
だけで所望の走査信号を得ることが可能となる。このた
め、外部駆動回路として特別な構成を必要とせず、低コ
ストで良好な回路系を形成することが可能となる。

【００１６】さらに、好ましくは、本発明の走査信号分
岐回路において、走査線スイッチング素子の出力側の走
査線に、一端が接続された第２の走査線スイッチング素
子が更に配設され、該第２の走査線スイッチング素子
は、次に選択される別の走査線の第２走査信号によって
制御されている。

【００１７】上記構成により、走査線の非選択期間の状
態がより安定化する。

【００１８】さらに、好ましくは、本発明の走査信号分
岐回路において、第１走査線スイッチング素子の出力側
の走査線に、一端が接続された第２の走査線スイッチン
グ素子が更に配設され、第２の走査線スイッチング素子
は、次に選択される別の走査線に第１走査線スイッチン
グ素子を介して接続された走査信号入力部の第１走査信
号によって制御されている。

【００１９】上記構成により、走査線の非選択期間の状
態をより容易に安定し得る。

【００２０】さらに、好ましくは、本発明の走査信号分
岐回路において、走査線入力部と走査線間に、第１の走
査線スイッチング素子と並列に整流素子が設けられてい
る。

【００２１】上記構成により、走査線の非選択期間の状
態をさらに安定化して得る。

【００２２】さらに、好ましくは、本発明のアクティブ
マトリクス基板は、請求項１〜６の何れかに記載の走査
信号分岐回路と、基板上に形成された複数の画素電極
と、この画素電極に個別に接続され第２走査信号によっ
て駆動される画素スイッチング素子と、この画素スイッ
チング素子を介して画素電極に接続された表示信号供給
用の複数の信号線とが配設されたアクティブマトリクス
基板であって、少なくとも画素スイッチング素子および
第１走査線スイッチング素子が同一基板上に形成された
薄膜トランジスタであり、そのことにより上記目的が達
成される。

【００２３】この構成により、本発明の走査信号分岐回
路を用いるので、基板上に形成された薄膜トランジスタ
のトランジスタ特性としては、マージンが少なく、信頼
性としても閾値シフトを押えにくいものであっても、上
述したように、閾値シフトなく安定かつ良好に駆動させ
ることが可能となる。しかも、同一基板上に第１信号線
スイッチング素子まで作り込むため、外部に実装するＩ
Ｃなどの駆動回路を簡素化することが可能となり、低コ
スト化が図られる他、実装の際の接続点数が少ないた
め、その信頼性も向上する。また、駆動回路ごとアクテ
ィブマトリクス基板上にモノリシック化して形成する場
合でも、従来例で述べたような歩留まり向上という効果
を達成しつつ、同時に走査線スイッチング素子の特性劣
化を防いでその寿命を長くすることが可能となる。

【００２４】また、好ましくは、本発明のアクティブマ
トリクス基板において、信号線への信号供給または信号
遮断のタイミングは、前記第１走査信号が選択状態と非
選択状態間の切り替えタイミングよりも遅延させてい
る。

【００２５】上記構成により、走査線の非選択状態を得
るための時間をある一定時間要した場合でも、信号線に
供給した信号が複数の走査線に対応する画素分混合され
てしまうという不具合を防ぐことが可能となる。

【００２６】

【発明の実施の形態】以下、本発明の走査信号分岐回路
を持つアクティブマトリクス基板をアクティブマトリク
ス型液晶表示装置に適用した各実施形態１〜６について
図面を参照しながら説明する。 （実施形態１）図１は、本発明の実施形態１を示すアク
ティブマトリクス型液晶表示装置のアクティブマトリク
ス基板の要部構成を模式的に示す平面図であり、図２は
図１の走査信号分岐回路の一例を示す等価回路図であ
る。なお、ここでは、本発明の走査信号分岐回路に相当
する部分について説明し、それ以外の部分、即ちアクテ
ィブマトリクス基板の表示部や信号線駆動にかかる部
分、さらにはそれらにより構成される液晶表示装置の構
成については従来例と同様であるため、その説明を省略
する。また、図２では、説明を簡略化するために、走査
線本数を１０本に、また走査信号入力部も６本に限定し
て説明しているが、実際の液晶表示装置では走査線の本
数は数百本であることが一般的であり、走査信号入力部
の６本も実際に較べて約数分の一である。

【００２７】図１において、アクティブマトリクス型液
晶表示装置１のアクティブマトリクス基板２は、アクテ
ィブマトリクス表示部３と、アクティブマトリクス表示
部３に表示信号を出力する信号線ドライバＩＣ４と、ア
クティブマトリクス表示部３に走査信号を順次出力する
走査線駆動回路５とを有している。

【００２８】アクティブマトリクス表示部３は、ガラス
などの透明絶縁性基板上に、並設された複数の走査線ｇ
１，ｇ２，・・ｇｎと、並設された複数の信号線ｓ１、
ｓ２・・ｓｍとが直交して形成され、その交差部分にそ
れぞれ画素スイッチング素子としてのＮチャネル薄膜ト
ランジスタ３１がそれぞれ配置され、走査線ｇ１，ｇ
２，・・ｇｎと信号線ｓ１、ｓ２・・ｓｍに囲まれた各
部分にはそれぞれ、行列方向にマトリクス状に各画素電
極３２がそれぞれ配置されて構成されている。

【００２９】各薄膜トランジスタ３１はそれぞれ、その
各ゲートがそれぞれ複数の走査線ｇ１，ｇ２，・・ｇｎ
毎に分けられて接続されると共に、走査信号によって、
各画素電極３２のそれぞれと複数の信号線ｓ１、ｓ２・
・ｓｍのそれぞれとを電気的に接続制御または遮断制御
することにより表示するようになっている。

【００３０】走査線駆動回路５は、走査信号分岐回路５
１と走査線ドライバＩＣ５２とを有している。

【００３１】走査信号分岐回路５１は、図２にｎ＝１０
として示すように、走査線ｇ１，ｇ２，・・ｇ１０にそ
れぞれ接続された第１走査線スイッチング素子としての
走査線スイッチング素子ｔｒ１、ｔｒ２・・ｔｒ１０
と、これらに選択的に接続される走査信号入力部Ｇ１〜
Ｇ６とを有している。また、走査信号分岐回路５１は、
対向基板（図示せず）とアクティブマトリクス基板２が
貼り合わされた領域にあって表示に供さない部分、即
ち、シール材などが配置される所謂額縁領域に配設され
ている。

【００３２】走査線スイッチング素子ｔｒ１，ｔｒ２，
・・ｔｒ１０は、画素スイッチング素子としての薄膜ト
ランジスタ３１と同一基板上に同時に形成された薄膜ト
ランジスタであり、その各ドレインはそれぞれ走査線ｇ
１、ｇ２・・ｇ１０にそれぞれ接続されている。一方、
ここでは、１０本の走査線は第１ブロックと第２ブロッ
クに２分割されている。走査線スイッチング素子ｔｒ
１，ｔｒ２，・・ｔｒ１０の各ゲートは、第１ブロック
の走査線スイッチング素子ｔｒ１〜ｔｒ５に対して走査
信号入力部Ｇ２〜Ｇ６にそれぞれ接続され、また、第２
ブロックの走査線スイッチング素子ｔｒ６〜ｔｒ１０に
対して再び走査信号入力部Ｇ２〜Ｇ６にそれぞれ接続さ
れている。さらに、走査線スイッチング素子ｔｒ１，ｔ
ｒ２，・・ｔｒ１０のソースは、第１ブロックの走査線
スイッチング素子ｔｒ１〜ｔｒ５に対して走査信号入力
部Ｇ１〜Ｇ５にそれぞれ接続され、また、第２ブロック
の走査線スイッチング素子ｔｒ６〜ｔｒ１０に対して今
度は走査信号入力部Ｇ６，Ｇ１〜Ｇ４にそれぞれ接続さ
れている。

【００３３】２つの例えば走査線スイッチング素子ｔｒ
１、ｔｒ７の各ソースは、同一の走査信号入力部Ｇ１〜
Ｇ６の何れか（Ｇ１）に接続されており、例えば走査信
号入力部Ｇ１とは異なりかつ互いに異なる走査信号入力
部Ｇ２，Ｇ３にそれぞれその制御端子のゲートがそれぞ
れ接続されている。図２に示すように、第１ブロックで
は例えば走査線スイッチング素子ｔｒ１は走査信号入力
部Ｇ１と走査信号入力部Ｇ２が同時に選択されたときに
オンとなって走査線ｇ１が選択状態となり、また、第２
ブロックでは例えば走査線スイッチング素子ｔｒ７は走
査信号入力部Ｇ１と走査信号入力部Ｇ３が同時に選択さ
れた時にオンとなって走査線ｇ７が選択状態となる。

【００３４】走査信号入力部Ｇ１〜Ｇ６は走査線ｇ１，
ｇ２，・・ｇ１０とそれぞれ直交する方向に引き出され
て、その入力端子が信号線ｓ１、ｓ２・・ｓｍの入力端
子と並ぶように配置されている。このような引出し方に
ついては、特開平０７−１３４３０６「表示装置および
その駆動方法およびその実装方法」にも記載されている
が、この文献も特開昭６２−１５５９９「アクティブマ
トリクス方式表示装置」などのようにブロック毎に走査
線スイッチング素子がオン／オフされる従来の方式が踏
襲されており、先に述べたトランジスタの閾値ずれによ
る不良の発生防止という、本発明によって解決される問
題についての記載はない。

【００３５】このように、走査信号入力部Ｇ１〜Ｇ６に
よって走査線ｇ１，ｇ２，・・ｇ１０と直交する方向に
引き出す構成とし、走査信号入力部Ｇ１〜Ｇ６は走査線
全体よりも本数が少ないため、狭い額縁領域においても
引出しの配線を配置しやすい。このため、走査線ｇ１，
ｇ２，・・ｇ１０を走査線分岐回路５１を介することな
くそのまま直交する方向に引き出して実装するよりも額
縁の縮小化が可能であり、また、配線間に十分距離が取
れて、配線同志のリーク欠陥などを防止することができ
る他、入力端子の数が少ないために省スペース化と共に
実装時の歩留まりを向上させることができ、さらに走査
線ドライバＩＣ５２に出力段数の少ないものを用いるこ
とができる。このため、低コスト化が実現でき、しか
も、走査線ドライバＩＣ５２自体が小型化できるため、
信号線ドライバＩＣ４と同一辺にならべて実装すること
も容易である。

【００３６】走査線ドライバＩＣ５２は、クロックＣＬ
Ｋとスタートパルスｓｐに基づいて走査信号入力部Ｇ１
〜Ｇ６を順次駆動するものである。走査線ドライバＩＣ
５２はシフトレジスタとレベルシフタから構成されてお
り、クロックＣＬＫとスタートパルスｓｐによって所定
期間毎に状態が選択される。また、クロックＣＬＫは走
査線ドライバＩＣ５２からの出力イネーブル信号を兼ね
ており、クロックＣＬＫがオンのときのみ走査信号入力
部Ｇ１〜Ｇ６に対して選択信号（第１走査信号）が出力
されるが、本発明の趣旨はその限りではない。即ち、イ
ネーブル信号は別途供給される場合もあるし、イネーブ
ル信号を持たず、クロックＣＬＫの立ち上がりタイミン
グで状態が変わるように設計されている場合もある。後
者の場合は、図３のうち走査信号入力部Ｇ１〜Ｇ６に対
して連続してパルス出力が現れる部分（時刻ｔ２から時
刻ｔ７）は、二つのパルスは繋がって１パルスとなる
が、以下の説明においては、同様であるため、２パルス
とみなすものとする。このように、選択信号（第１走査
信号）は、第１ブロックの走査線ｇ１〜ｇ５を選択する
時刻ｔ２〜ｔ７の期間では連続２パルスのパルス出力と
し、第２ブロックの走査線ｇ６〜ｇ１０を選択する時刻
８以降の期間では飛び越し２パルスのパルス出力として
所定の繰返し周期毎に２種類のパルス出力が反復される
ようになっている。

【００３７】ここで、上記アクティブマトリクス基板２
および対向基板（図示せず）を用いて、液晶表示装置の
表示パネル部分を製造する場合について説明する。

【００３８】まず、アクティブマトリクス基板２には、
信号線ｓ１、ｓ２・・ｓｍに信号線ドライバＩＣ４を実
装すべき端子を形成すると共に、走査線ｇ１，ｇ２，・
・ｇｎに走査線ドライバＩＣ５２を実装すべき端子を形
成しておき、信号線ドライバＩＣ４および走査線ドライ
バＩＣ５２を表示部３のパターン形成と同時にパターン
形成しておく。

【００３９】また、対向基板となるガラスなどの絶縁性
基板（図示せず）上に、予めカラーフィルタやブラック
マトリクス、ＩＴＯなどの透明導電膜よりなる共通電極
などを形成する。

【００４０】次に、アクティブマトリクス基板２側にシ
ール材（図示せず）を一部開口部（図示せず）を残して
塗布し、対向基板側には対向電極への信号転移用の導電
性物質を塗布し、さらに、液晶層（図示せず）を一定の
厚みにするためにスペーサ（図示せず）を散布した後
に、信号線ドライバＩＣ４が実装される一辺（図１では
下辺）のみを残して両基板を上下から貼り合わせ、それ
を加熱してシール剤を硬化させる。

【００４１】さらに、上記開口部から液晶を注入した
後、封止剤（図示せず）によって開口部を塞ぎ、液晶表
示装置の表示パネル部分を完成させる。

【００４２】上記構成により、以下に、本発明の走査線
駆動回路５の動作について説明する。なお、走査線ドラ
イバＩＣ５２は、図３に示された期間を一つの繰返し周
期（実際にはこれにある一定の帰線期間が加わる）とし
て駆動するが、この周期のうち時刻ｔ１〜時刻ｔ７で始
まるクロックＣＬＫの部分を期間ａ、時刻ｔ８以降の部
分を期間ｂとして説明する。

【００４３】まず、期間ａにおいて、走査線ドライバＩ
Ｃ５２にクロックＣＬＫを供給しつつ、スタートパルス
ｓｐとして時刻ｔ１と時刻ｔ２が含まれる期間のパルス
信号を与えると、走査線ドライバＩＣ５２の内部のシフ
トレジスタにより、順次選択信号が先送りされ、図３の
ように走査信号入力部Ｇ１に時刻ｔ２と時刻ｔ３のタイ
ミングで連続した２パルスが出力され、次の走査信号入
力部Ｇ２に時刻ｔ３と時刻ｔ４、走査信号入力部Ｇ３に
時刻ｔ４と時刻ｔ５というように順次連続した２パルス
の信号が出力される。

【００４４】この一連の出力動作により、時刻ｔ３では
走査信号入力部Ｇ１と走査信号入力部Ｇ２、時刻ｔ４で
は走査信号入力部Ｇ２と走査信号入力部Ｇ３というよう
に、連続した２本の走査信号入力部が選択された状態に
なり、これによって、時刻ｔ３では走査線スイッチング
素子ｔｒ１、時刻ｔ４では走査線スイッチング素子ｔｒ
２というように順次それぞれ導通状態となる。

【００４５】このようにして、時刻ｔ１，ｔ２，・・ｔ
７の間に走査線ｇ１，ｇ２，・・ｇ５が選択状態とな
る。なお、時刻ｔ４では走査線スイッチング素子ｔｒ２
のみならず走査線スイッチング素子ｔｒ１も導通状態で
あるが、このときには、走査信号入力部Ｇ１にはパルス
出力が為されていないので、走査線ｇ１は非選択状態と
なっており、２本の走査線が誤って同時に選択されるこ
とはない。このことは、時刻ｔ５以降および期間ｂにお
いても同じである。

【００４６】次に、期間ｂにおいて、連続して走査線ｇ
６以降の走査線も選択されるように、予め時刻ｔ６にお
いてスタートパルスｓｐを供給しておく。また、時刻ｔ
７を飛び越して時刻ｔ８においてもスタートパルスｓｐ
が供給されるようにする。すると、走査信号入力部Ｇ１
には時刻ｔ７と時刻ｔ９、走査信号入力部Ｇ２には時刻
ｔ８および時刻ｔ１０というように順次それぞれ飛び越
し２パルスが供給される。

【００４７】この一連のパルス出力動作により、時刻ｔ
９では走査信号入力部Ｇ１，Ｇ３、時刻ｔ１０では走査
信号入力部Ｇ２，Ｇ４というように、１本分間隔をあけ
た２本の走査信号入力部が選択された状態になり、これ
によって、時刻ｔ８では走査線スイッチング素子ｔｒ
６、時刻ｔ９では走査線スイッチング素子ｔｒ７、時刻
ｔ１０では走査線スイッチング素子ｔｒ８というように
それぞれ順次導通状態となる。

【００４８】時刻ｔ８においては、期間ａにおいて送ら
れてきた連続２パルスの後側が走査信号入力部Ｇ６に残
っているため、走査信号入力部Ｇ２と走査信号入力部Ｇ
６にパルスが供給されて、走査線スイッチング素子ｔｒ
６が導通状態になる。それに先立って期間ａ内の時刻ｔ
７において、走査信号入力部Ｇ１にはパルス出力が為さ
れるが、何ら悪影響はない。

【００４９】次の時刻ｔ９，ｔ１０では同時に走査線ス
イッチング素子ｔｒ１，ｔｒ２なども導通状態になると
いう事態が生じるが、何れもトランジスタのゲートが選
択状態のときにはソースが低電位（ロウレベル）である
ため、走査線ｇ１，ｇ２には非選択信号が供給されるに
過ぎず、誤って期間ａで選択されるべき走査線が同時に
選択されるという事態は生じない。これは期間ａにおけ
る走査線スイッチング素子ｔｒ７，ｔｒ８も同様であ
る。このようにして、時刻ｔ８〜ｔ１２の間に走査線ｇ
６〜ｇ１０が１本ずつ順次選択状態となる。したがっ
て、時刻ｔ２〜ｔ１２の間に走査線ｇ１〜ｇ１０に対し
て第２走査信号が１本ずつ順次入力されることになる。

【００５０】なお、全ての走査線ｇ１〜ｇ１０を１本ず
つ順次選択することができたが、この駆動においては、
走査線スイッチング素子の接続方法を工夫したことと、
走査線ドライバＩＣ５２に供給するスタートパルスｓｐ
を変則的に与えたに過ぎず、コストアップを伴う新規の
駆動回路の追加などは一切ない。実際の適用において
は、走査線が数百本にわたる場合が多いため、本説明に
限定されず、期間ａ、期間ｂに続いて期間ｃさらに期間
ｄなどを設けて類似のトランジスタ結線の組み合わせと
パルスの与え方を工夫することによって、走査信号入力
部の入力点数を略３分の１、略４分の１などとすること
も可能であり、前述の狭額縁化や歩留まり向上も期待で
きる。

【００５１】また、期間ａ、期間ｂを連続して設けるこ
とによって、全ての走査線ｇ１〜ｇ１０に連続に選択信
号（第２走査信号）を供給する場合について説明した
が、例えば液晶表示装置の上半分や下半分など、一時的
に一部を駆動したい場合にも、本発明の構造を適用する
ことができる。従来構造においては、走査線ドライバＩ
Ｃ５２内のシフトレジスタの途中にスタートパルスを入
力できる構造としたり、出力部分にディスエーブル端子
を設けておき、外部から強制的に非選択状態を供給する
などの特殊な構造を新たに設ける必要があったが、本発
明によると、例えば期間ａのみを駆動期間としてスター
トパルスを後半の飛び越し２パルスだけ送るなど、走査
線ｇ７〜ｇ１０のみを順次選択状態とすることも可能で
ある。このことによって、表示装置を部分表示状態とし
て低消費電力化を図ることなども可能となる。

【００５２】さらに、図３にて明らかなように、各走査
信号入力部には連続２パルスおよび飛び越し２パルスの
２種類のパルス出力が繰返し周期毎に入力される。即
ち、１繰返し周期をｎ個の期間に分けて駆動する場合に
は、走査線スイッチング素子の導通は１周期につき２ｎ
パルスとなる。例えば、走査線本数４８０本の液晶表示
装置の走査線を２つの期間に分けて駆動する場合には、
走査線スイッチング素子のデューティ比は１２０分の１
となる。従来例ではこのデューティ比がわずか２分の１
であったため、スイッチング素子の閾値ずれ（閾値ソフ
ト）が生じて正常な走査線選択駆動が行えず、その寿命
も短く、百時間程度の駆動が限界であったが、本発明を
適用することにより大きく向上し、連続千時間の駆動を
経ても表示上の不具合は生じなかった。

【００５３】さらに、本実施形態１では、駆動回路を外
付けにする方式について説明したが、走査線または信号
線の駆動回路が基板上にモノリシック化されている場合
も同様に本発明を構成することができる。 （実施形態２）上記実施形態１で説明した駆動方法で
は、走査線が選択状態から非選択状態に切り替わる瞬間
は、走査線スイッチング素子のソースとゲートが同時に
オフ状態になることによって得られる。例えば走査線ｇ
１ではクロックＣＬＫの時刻ｔ３から始まるパルスがオ
フになる瞬間に、走査信号入力部Ｇ１，Ｇ２が同時にロ
ーレベル（低電位）に変化している。すると、走査線ス
イッチング素子ｔｒ１はソースに接続された走査信号入
力部Ｇ１の変化により、走査線ｇ１に非選択電位を書き
込みつつ、同時にゲートに接続された走査信号入力部Ｇ
２の変化により走査線スイッチング素子ｔｒ１がオフ状
態に変化する。走査線ｇ１の負荷が小さい場合には、走
査線スイッチング素子ｔｒ１のソース・ドレイン間、も
しくはゲート・ドレイン間の寄生容量の効果も手伝っ
て、瞬間的に走査線をオフ状態に引き込むことができ
る。また、この効果をより大きくするために、走査線ス
イッチング素子ｔｒ１のソース・ドレイン間、もしくは
ゲート・ドレイン間にこれを補助するキャパシタを形成
することも有効である。

【００５４】ところが、仮に走査線ｇ１の負荷が大きい
場合には、走査線ｇ１が十分に非選択電位に書き換わら
ないうちに走査線スイッチング素子ｔｒ１がオフになっ
てしまい、所望の波形が得られないという不具合を生ず
る場合がある。

【００５５】これを解決する駆動例として、パルス幅が
異なる２パルスを供給する構成例を図４に示している。
走査線ドライバＩＣのスタートパルスｓｐとして供給す
る信号は図３のものと類似しているが、連続または飛び
越して与えられる２パルスにおいて、先に現れるパルス
の方が後に現れるパルスよりもオン時間を長く取ってい
ることが図３のものと異なる点である。

【００５６】このようにすると、例えば走査線スイッチ
ング素子ｔｒ１が走査線ｇ１に選択信号を供給および遮
断する時刻ｔ３と時刻ｔ４間の期間において、そのゲー
トに接続されている走査信号入力部Ｇ２が選択状態の間
に、ソースに接続されている走査信号入力部Ｇ１が一旦
ハイレベルになってからローレベルに切り替わる。この
ため、走査線スイッチング素子ｔｒ１が走査線ｇ１に選
択状態を書き込んだのち非選択状態に書き換えるまで、
走査線スイッチング素子ｔｒ１は導通状態であるため、
走査線ｇ１には所望の信号が正確に書き込まれる。この
動作は走査線スイッチング素子ｔｒ２以降の素子につい
ても繰り返される。

【００５７】クロックＣＬＫとしては十分に多いパルス
数を持つように供給しておき、スタートパルスｓｐに所
望の出力に相当するパルスを供給する。本実施形態２で
は、その説明を簡単にするため、１水平周期に対して走
査線ドライバＩＣのクロックＣＬＫは４パルス出力され
るものとする。走査線ドライバＩＣ内のシフトレジスタ
でデータが先送りされるが、シフトレジスタの段数のう
ちの３段は次段にデータを送るのみに使用され、次の１
段が出力に供されるようにすると、走査線ドライバＩＣ
の出力（Ｇ１，Ｇ２・・）には水平周期（ｔ２，ｔ３，
ｔ４・・）毎に先送りされた所望のパルスが送られて行
く。

【００５８】この方法によると、シフトレジスタの段数
は増えるものの、所望のスタートパルスｓｐを供給する
だけで、容易にそのとおりの波形が先送りされた出力を
得ることができる。尚、図示していないが、Ｇ２，Ｇ３
・・のそれぞれの間にも、出力には現れないがシフトレ
ジスタの段としてはスタートパルスｓｐと同じ波形がク
ロック１パルス毎に先送られる。

【００５９】なお、図４の例はあくまで一例であって、
パルス幅の異なる２パルスの形成はこのとおりでなくて
も構わない。例えば、独立したシフトレジスタを２系列
並べておき、一方はパルス幅の長い方を担い、他方は短
い方を担うものとし、出力はこれら２系列の論理和にし
たがって出力するようにしてもかまわない。この場合は
シフトレジスタの出力段を増やす必要がなく、また個々
のパルス幅に関しても自由に設定することができる。 （実施形態３）本実施形態３では、上記実施例１，２よ
りも簡単に安定した非選択電位を得る場合である。

【００６０】全ての走査線ｇ１〜ｇ１０はそれぞれ、隣
りの走査線同士が抵抗素子５３により接続されている。
走査線ｇ１〜ｇ１０の何れかを非選択状態にすべき瞬間
に十分なローレベル電位がその走査線に供給されなかっ
た場合でも、抵抗素子５３の働きによってこれを十分な
ローレベル電位にするべく、他の走査線に対して電流が
流れる。

【００６１】電流が流れきった状態では、全ての走査線
ｇ１〜ｇ１０は非選択状態の同一電位に安定化する。但
し、選択すべき走査線のみは所望のハイレベル電位が印
加される必要があるため、抵抗素子５３の抵抗値は、走
査線スイッチング素子ｔｒ１，ｔｒ２・・のそれよりも
十分高抵抗である必要があり、具体的には、走査線スイ
ッチング素子の抵抗値よりも少なくとも１０倍程度の高
抵抗であることが望ましい。

【００６２】電流が抵抗素子５３を流れきるまでは、走
査線は十分な非選択状態とはいえないが、走査線に接続
されているアクティブマトリクスの画素トランジスタは
十分な選択状態にないため、画素からの漏れ電流は極め
て微弱であるという点、また抵抗素子５３による走査線
電位の引き下げは時定数に依存する指数関数に従うため
到達電位に対して途中までは高速に電位変動するという
点、さらには、完全な非選択電位に対してマージンが５
Ｖ程度あるため到達電位との差が５Ｖ以下となった段階
でまったく画素からの漏れ電流は発生しなくなるという
点により、抵抗素子５３の抵抗値が走査線スイッチング
素子の抵抗値よりも１０倍程度高くても表示上の不具合
は発生しない。

【００６３】走査線全体としての非選択電位への固定に
ついては、個々の走査線に対して走査線スイッチング素
子によって定期的に供給される非選択電位によって行わ
れる。例えば図３における時刻ｔ４，ｔ８，ｔ９での走
査線ｇ１へのローレベル電位の書込みなどである。図３
の駆動では、走査線スイッチング素子が繰り返し期間中
に４回導通させられるのに対し、その内の３回はソース
に非選択電位が供給されており、全ての走査線も同様に
繰り返し期間中に３回づつ非選択電位が供給されるた
め、走査線全体としては安定して非選択状態が保たれ
る。

【００６４】本実施形態３では、非選択状態に安定化さ
せるための構造が簡単であり、追加の配線やトランジス
タ素子を要しないため配置しやすく、歩留まりの低下も
ない。また、アクティブマトリクス基板２のプロセスに
よっては抵抗素子５３を形成することが困難な場合があ
るが、そのときは、双方向に並列に接続された薄膜ダイ
オードなどで代用してもよい。

【００６５】また、全ての走査線ｇ１〜ｇ１０にそれぞ
れ一方端が接続された各抵抗素子５３の他方端を、非選
択状態を供給する非選択信号供給配線５４にて共通接続
して各別途設けた例を図６に示す。

【００６６】走査線が十分に非選択状態となっていない
ときには、抵抗素子５３を介して配線５４に電流が流
れ、走査線を非選択状態に安定化させることができる。
但し、上記と同様に選択状態においても電流が流れ、そ
の際の走査線の電圧は抵抗分割比に従って所望のハイレ
ベル電圧に対して低下する。このため、抵抗素子５３の
抵抗値はやはり走査線スイッチング素子の抵抗値よりも
１０倍程度大きくしておく必要がある。

【００６７】本構造（図６）では、配線５４によって走
査線の電位を直接的に低下させることができるため、図
５の構造よりも、より高速かつ安定に非選択状態に固定
することができる。

【００６８】なお、配線５４としては、図６のように別
途特別に設ける代わりに、走査信号入力部Ｇ１，Ｇ２，
・・を配線５４とみなして活用しても良い。この場合
は、走査信号入力部Ｇ１，Ｇ２・・のうち、走査線が選
択された直後の期間に非選択信号を供給している配線を
選んで、これとの間に抵抗素子を設けておく必要がある
ことは言うまでもないことである。アクティブマトリク
ス部分においては、走査線が１ライン選択される毎に、
その期間の信号線ｓ１，ｓ２，・・にはそれらにゲート
およびソースが接続された画素に印加されるべき表示信
号が供給される。通常、それらの表示信号は連続的に供
給され、必要に応じては走査線１ライン毎に極性反転さ
れる。

【００６９】図３を参照して説明すると、時刻ｔ１，ｔ
２，・・を境目に次々と信号が供給され、必要によって
は極性反転される。しかし、上記のように、任意の走査
線が十分な非選択状態に至るまでに所定の時間を必要と
する場合には、表示信号を切りかえるタイミングを全体
的にクロックＣＬＫに対して後ろにずらすことは、漏れ
電流による画素電位の変化を防止する上でなお有効であ
る。即ち、例えば時刻ｔ４において走査線ｇ２が選択状
態に至った段階でも走査線ｇ１がまだ不十分な非選択状
態であった場合、時刻ｔ４ちょうどに表示信号が切り替
わる信号供給方法では、条件によっては走査線ｇ１に相
当する画素スイッチング素子からの漏れ電流によって画
素電位が変動してしまう可能性がある。

【００７０】しかし、表示信号の切替えタイミングを全
体的にクロックＣＬＫに対して後ろにずらしておくとい
う信号供給方法によると、走査線ｇ１が十分な非選択状
態となった頃に表示信号が走査線ｇ２に相当する表示信
号に切り替わるため、走査線ｇ２としては画素への書込
み時間が短縮されてしまうという問題はあるものの、走
査線ｇ１の漏れ電流によって走査線ｇ１に相当する画素
が変化させられるという不具合は回避できる。 （実施形態４）本実施形態４は、第１走査線スイッチン
グ素子の出力側の走査線に、一端が接続された第２走査
線スイッチング素子が更に配設され、この第２走査線ス
イッチング素子は、次に選択される別の走査線の第２走
査信号によって制御される場合である。以下、具体的に
説明する。

【００７１】上記実施形態３では、非選択状態を安定的
に供給するために、走査線を抵抗素子５３によって非選
択信号供給配線５４や他の走査線と接続したが、前述の
ように、この方法では選択状態においても他の配線に電
荷が流出するため、所望の選択電圧が供給しにくく、抵
抗素子５３の抵抗値に制約が生じる結果、非選択信号へ
の固定が遅くなってしまう場合がある。これに対して図
７の構造とすることにより、第２走査線スイッチング素
子としての非選択信号スイッチング素子５５によって非
選択信号供給配線５６に接続されるため、非選択信号ス
イッチング素子５５がオン状態となったときのみ走査線
には外部からの非選択信号の供給が為される。

【００７２】非選択信号スイッチング素子５５のゲート
は次に選択状態にされる走査線に接続されている。この
ため、ある走査線が選択されて後、非選択状態となった
ときに、その非選択状態が不十分であった場合には、次
の走査線が選択された段階できちんと所望の非選択状態
に固定される。選択信号が供給されているときには、次
の走査線は非選択であるため、非選択信号供給スイッチ
ング素子は非導通であって、抵抗分割によって走査線で
の選択信号電圧が目減りするという問題は防止される。

【００７３】また、非選択信号スイッチング素子５５
は、アクティブマトリクス基板上に画素スイッチング素
子、信号線スイッチング素子などと共に同時に形成され
るため、製造プロセスの増加は生じない。非選択信号ス
イッチング素子５５が、走査線スイッチング素子と同様
に閾値変動しやすい素子であった場合にも、非選択信号
スイッチング素子５５のデューティ比は数百分の一であ
るため、閾値変動は小さく抑えられ、この非選択信号ス
イッチング素子５５も閾値シフトによって十分に働かな
くなるという懸念はない。

【００７４】本実施形態４では、先の実施形態３の場合
と異なり外部から走査線への非選択信号の供給は次の走
査線が選択された状態によって開始されるため、既に述
べたように表示信号を切りかえるタイミングを全体的に
クロックＣＬＫに対して後ろにずらすことは、漏れ電流
による画素電位の変化を防止する上でさらに有効であ
る。非選択信号スイッチング素子５５は、隣接する走査
線によって制御されるため、制御用配線を引き回したり
する必要がなく、レイアウトも容易である。非選択信号
供給配線５６は図７では別途設けているが、先の実施形
態３と同様に走査信号供給配線のうちの非選択信号を供
給している配線を代用してもよい。また、図７では最後
尾の走査線ｇ１０に非選択信号を供給するための非選択
信号スイッチング素子５５がないが、必要に応じてダミ
ーの走査線などを設けて非選択信号スイッチング素子５
５を設けるという方法もある。 （実施形態５）本実施形態５は、第１走査線スイッチン
グ素子の出力側の走査線に、一端が接続された第２走査
線スイッチング素子が更に配設され、この第２走査線ス
イッチング素子は、次に選択される別の走査線に第１走
査線スイッチング素子を介して接続された走査信号入力
部の第１走査信号によって制御される場合である。以
下、具体的に説明する。

【００７５】上記実施形態４では、非選択信号スイッチ
ング素子５５は、隣接する走査線によって制御されるた
め、走査線スイッチング素子５５の抵抗値と走査線の容
量によって発生する信号遅延を受けた後の波形によって
は、非選択信号の供給にはさらに大きな遅延が発生する
場合があり得る。

【００７６】本実施形態５では、図８に示すように、非
選択信号スイッチング素子５７は走査信号入力部によっ
て制御される場合である。即ち、走査線ｇ６には走査線
スイッチング素子ｔｒ６と並列に非選択信号スイッチン
グ素子５７が配置され、そのドレインは共通に走査線ｇ
６に接続されており、そのソースは非選択信号供給配線
５７に接続されている。そのゲートは走査線スイッチン
グ素子ｔｒ７のゲートと共通に走査信号入力部Ｇ３に接
続されている。

【００７７】上記構成において、時刻ｔ８において走査
線ｇ６が選択状態になった後、不完全な非選択状態に切
り替わったとすると、次の時刻ｔ９には走査線スイッチ
ング素子ｔｒ７を介して走査線ｇ７を選択状態にするべ
く、走査信号入力部のうちＧ１とＧ３が選択される。

【００７８】走査信号入力部Ｇ３は同時に非選択信号ス
イッチング素子５７を導通させるため、この段階で走査
線ｇ６には非選択信号供給配線５８から十分な非選択状
態が供給される。走査線ｇ７以降も同様に次の走査線に
接続された走査線スイッチング素子５７のゲートと共通
に走査信号入力部に接続されており、次の走査線が選択
されると同時に非選択状態に固定される。このような構
成によると、先述したように非選択信号スイッチング素
子５７を駆動する信号が遅延の少ない信号であるため、
より高速に非選択状態に固定することができる。

【００７９】なお、図８においても、最後尾の走査線ｇ
１０に非選択信号を供給するための非選択信号スイッチ
ング素子５７がないが、必要に応じてダミーの走査線な
どを設けて、非選択信号スイッチング素子５７を設ける
という方法もある。

【００８０】また、非選択信号供給配線５８は別途設け
るのではなく走査信号入力部のうち非選択状態である配
線を転用してもよい。

【００８１】さらに、非選択信号スイッチング素子５７
のゲートは、次の走査線の信号線スイッチング素子のゲ
ートではなくソースと共通に走査信号入力部に接続され
ていてもよい。なぜなら、次の走査線スイッチング素子
から走査線に選択信号を供給する際は必ずゲートとソー
スが同時にハイレベル電位になるように走査信号入力部
に信号が供給されるからである。

【００８２】さらに、図８では、走査線ｇ１〜ｇ５に相
当する非選択信号スイッチング素子５７が配置されてい
ないように見えるが、走査線スイッチング素子ｔｒ１、
ｔｒ２・・がこれを兼ねている。即ち、走査線スイッチ
ング素子ｔｒ１は走査線スイッチング素子ｔｒ２のソー
スと共通に走査信号入力部Ｇ２に接続されており、走査
線ｇ２に選択信号を供給する際、自動的に走査線スイッ
チング素子ｔｒ１がオンとなり、そのとき、走査信号入
力部Ｇ１は非選択状態であるため、走査信号入力部Ｇ１
には走査線スイッチング素子ｔｒ１を通じて自動的に非
選択信号が供給される。これは走査線スイッチング素子
ｔｒ２以降の走査線スイッチング素子であっても同様で
ある。 （実施形態６）本実施形態６は、走査線入力部と走査線
間に、第１走査線スイッチング素子と並列に整流素子が
設けられている場合である。以下、具体的に説明する。

【００８３】図９には、走査線スイッチング素子ｔｒ１
〜ｔｒ１０のそれぞれと並列に整流素子としてのダイオ
ード５９がそれぞれ接続されている。例えば、走査線ス
イッチング素子ｔｒ１のドレインと接続された走査線ｇ
１と、そのソースと接続された走査信号入力部Ｇ１との
間に、走査線ｇ１から走査信号入力部Ｇ１の方向に順方
向を持つダイオード５９を配置し、そのダイオード５９
は、画素スイッチング素子や走査線スイッチング素子と
同一基板上に同時に形成された薄膜トランジスタのドレ
インとゲートが接続された構造をとっている。

【００８４】このようにすることで、走査線ｇ１の電位
が不十分な非選択状態であって走査信号入力部Ｇ１に非
選択状態が供給されているときは、走査線ｇ１から走査
信号入力部Ｇ１の方向に電流が流れ、走査線ｇ１は十分
な非選択状態に移行する。

【００８５】逆に、走査線ｇ１が非選択であって走査信
号入力部Ｇ１が選択状態のとき（図３の時刻ｔ２，ｔ
７，ｔ９）のときは、ダイオード５９には逆方向電圧が
かかることになり、非導通のままであるため、走査信号
入力部Ｇ１によって走査線ｇ１に所望しない選択信号が
供給されることはない。

【００８６】走査線ｇ１を選択状態にすべきタイミング
においては、走査線スイッチング素子ｔｒ１によって走
査信号入力部Ｇ１から走査線ｇ１へ電流が流れて選択信
号が供給され、そのときに整流素子としてのダイオード
５９は良くも悪くも作用しない。言い換えれば、抵抗素
子によって非選択信号供給配線と接続したときのように
選択信号が抵抗分割によってレベルダウンする心配がな
いため、整流素子は十分低抵抗のものを配置することが
でき、走査線ｇ１の電位が不十分な非選択状態となった
ときには瞬間的に十分な非選択状態に引き込むことが可
能である。

【００８７】しかも、走査信号入力部Ｇ１がオンになっ
た瞬間から走査線スイッチング素子ｔｒ１による走査線
ｇ１への選択状態の書込みが始まり、走査信号入力部Ｇ
１がオフになった瞬間から整流素子による非選択状態へ
の固定が始まるため、走査線ｇ１に現れる信号は走査信
号供給部Ｇ１に与えた信号と殆ど同波形の信号を得るこ
とも可能である。

【００８８】整流素子はアクティブマトリクス基板上の
画素スイッチング素子や走査線スイッチング素子などと
同時に形成されるため、工程数の増加もなく、また、整
流素子のゲートがハイレベル状態になるのは、１繰返し
周期中１回であるため、整流素子の閾値シフトによる不
具合も発生しない。また、非選択信号供給配線のような
配線を別途ひきまわす必要がないため、領域的にも配置
しやすくかつ省スペース化を図ることができる。

【００８９】以上のように、上記実施形態１〜６によれ
ば、走査線ｇ１〜ｇ１０を走査線ｇ１〜ｇ５と走査線ｇ
６〜ｇ１０とに２ブロックに２分割し、各ブロック毎に
６つの走査信号入力部Ｇ１〜Ｇ６に供給される各第１走
査信号の選択期間の組み合わせによって、走査線スイッ
チング素子ｔｒ１〜ｔｒ１０を順次駆動するようにした
ため、走査線スイッチング素子ｔｒ１〜ｔｒ１０のデュ
ーティ比は十分の一とすることができる。つまり、複数
の走査線が例えば４８０本ある場合、第１走査信号が２
パルスでありかつ走査線数を２分割していることから、
走査線スイッチング素子のデューティ比は１２０分の
１、即ち数百分の一を維持することができて、走査線ス
イッチング素子の閾値シフトを防止することができる。
このため、走査線スイッチング素子の信頼性を向上で
き、走査信号分岐回路の寿命も長くすることができる。
また、走査線スイッチング素子をオン／オフさせるため
の選択信号を、走査信号入力部から得ているため、従来
のようにブロック選択信号を別途作成する必要がなくな
り、よって、それを伝達するための配線や、選択信号を
複数系統作成するロジック部の追加も、これを薄膜トラ
ンジスタでも駆動できるための電圧値を得るための昇圧
回路も必要ない。

【００９０】

【発明の効果】以上のように、本発明によれば、複数の
走査信号入力部に供給される各第１走査信号の組み合わ
せによって、走査線スイッチング素子を駆動しているた
め、走査線スイッチング素子のデューティ比は数百分の
一に維持することができて、走査線スイッチング素子の
閾値がシフトしないデューティ比の最適比率をほぼ保つ
ことができる。このため、走査線スイッチング素子の信
頼性を向上でき、走査信号分岐回路の寿命も長くするこ
とができる。また、走査線スイッチング素子をオン／オ
フさせるための選択信号を、走査信号入力部の各第１走
査信号から得ているため、従来のようにブロック選択信
号を別途作成する必要がなくなり、よって、それを伝達
するための配線や、選択信号を複数系統作成するロジッ
ク部の追加も、これを薄膜トランジスタでも駆動できる
ための電圧値を得るための昇圧回路も必要なくなる。

【図面の簡単な説明】

【図１】本発明の実施形態１を示すアクティブマトリク
ス型液晶表示装置のアクティブマトリクス基板の要部構
成を模式的に示す平面図である。

【図２】図１の走査信号駆動回路の一例を示す等価回路
図である。

【図３】図１の走査信号駆動回路の駆動状態を示す要部
信号波形図である。

【図４】本発明の実施形態２における走査信号駆動回路
の駆動状態を示す要部信号波形図である。

【図５】本発明の実施形態３における走査信号駆動回路
の等価回路図である。

【図６】本発明の実施形態３における別の走査信号駆動
回路の等価回路図である。

【図７】本発明の実施形態４における走査信号駆動回路
の等価回路図である。

【図８】本発明の実施形態５における走査信号駆動回路
の等価回路図である。

【図９】本発明の実施形態６における走査信号駆動回路
の等価回路図である。

【符号の説明】

１ アクティブマトリクス型液晶表示装置 ２ アクティブマトリクス基板 ３ アクティブマトリクス表示部 ３１ 薄膜トランジスタ ３２ 画素電極 ４ 信号線ドライバＩＣ ５ 走査線駆動回路 ５１ 走査信号分岐回路 ５２ 走査線ドライバＩＣ ５３ 抵抗素子 ５４，５６，５８ 非選択信号供給配線 ５５，５７ 非選択信号スイッチング素子 ５９ ダイオード（整流素子） ｇ１，ｇ２，・・ｇｎ 走査線 ｓ１、ｓ２・・ｓｍ 信号線 ｔｒ１，ｔｒ２，・・ｔｒｎ 走査線スイッチング素
子 Ｇ１〜Ｇ６ 走査信号入力部

フロントページの続き Ｆターム(参考） 2H093 NA43 NA44 ND31 ND33 5C006 AC21 AC22 AF42 BB16 BC03 BC22 FA16 FA41 5C080 AA10 BB05 DD09 DD22 FF11 JJ02 JJ03 JJ04

Claims (11)

【特許請求の範囲】
1. 【請求項１】 各第１走査信号がそれぞれ入力される複
   数の走査信号入力部のそれぞれから分岐した複数の走査
   線のそれぞれに第１走査線スイッチング素子が配設され
   た走査信号分岐回路であって、 任意の走査信号入力部に接続される複数の第１走査線ス
   イッチング素子はそれぞれ、該任意の走査信号入力部と
   は異なりかつ互いに異なる走査信号入力部に供給される
   第１走査信号によってそれぞれ駆動制御され、該各第１
   走査信号から該第１走査線スイッチング素子で選択した
   第２走査信号を走査線に順次供給する構成とした走査信
   号分岐回路。
2. 【請求項２】 前記第１走査信号は、所定の繰返し周期
   毎にパルス出力が反復されると共に、該所定の繰返し周
   期は複数の期間からなり、各期間において、複数の走査
   信号入力部に入力される各第１走査信号が同時に選択期
   間となる該パルス出力を有しており、 任意の期間において同時に選択期間となる該パルス出力
   が入力される該走査信号入力部の組み合わせは、該任意
   の期間とは別の期間において選択期間となる該パルス出
   力が入力される該走査信号入力部の組み合わせとは異な
   る組み合わせである請求項１記載の走査信号分岐回路。
3. 【請求項３】 前記同時に選択期間となる各パルス出力
   の何れかにより第１走査線スイッチング素子を駆動制御
   してその他のパルス出力を前記第２走査信号として走査
   線に出力する請求項２記載の走査信号分岐回路。
4. 【請求項４】 前記第１走査線スイッチング素子を駆動
   制御する前記第１走査信号は前記第２走査信号より遅れ
   てオフになるようにした請求項１〜３の何れかに記載の
   走査信号分岐回路。
5. 【請求項５】 複数の走査線が第１ブロックと第２ブロ
   ックに２分割されており、前記第１走査信号は、該第１
   ブロックの走査線を選択する期間では連続２パルスのパ
   ルス出力とし、該第２ブロックの走査線を選択する期間
   では飛び越し２パルスのパルス出力として所定の繰返し
   周期毎に２種類のパルス出力が反復されると共に、該所
   定の繰返し周期は複数の期間からなり、各期間におい
   て、２つの走査信号入力部に入力される各パルス出力が
   同時に選択期間となるパルス出力を有しており、 任意の期間において同時に選択期間となる各パルス出力
   が入力される２つの走査信号入力部の組み合わせは、該
   任意の期間とは別の期間において選択期間となる各パル
   ス出力が入力される２つの走査信号入力部の組み合わせ
   とは異なる組み合わせであり、 該同時に選択期間となる各パルス出力の一方により第１
   走査線スイッチング素子を駆動制御してその他方を前記
   第２走査信号として走査線に出力する請求項１記載の走
   査信号分岐回路。
6. 【請求項６】 前記２パルスは、先に現れるパルスの方
   が後に現れるパルスよりもオン時間を長くとっている請
   求項５記載の走査信号分岐回路。
7. 【請求項７】 前記第１走査線スイッチング素子の出力
   側の走査線に、一端が接続された第２走査線スイッチン
   グ素子が更に配設され、該第２走査線スイッチング素子
   は、次に選択される別の走査線の第２走査信号によって
   制御されている請求項１〜６の何れかに記載の走査信号
   分岐回路。
8. 【請求項８】 前記第１走査線スイッチング素子の出力
   側の走査線に、一端が接続された第２走査線スイッチン
   グ素子が更に配設され、該第２走査線スイッチング素子
   は、次に選択される別の走査線に第１走査線スイッチン
   グ素子を介して接続された走査信号入力部の第１走査信
   号によって制御されている請求項１〜６の何れかに記載
   の走査信号分岐回路。
9. 【請求項９】 前記走査線入力部と走査線間に、前記第
   １走査線スイッチング素子と並列に整流素子が設けられ
   ている請求１〜６の何れかに記載の走査信号分岐回路。
10. 【請求項１０】 請求項１〜９の何れかに記載の走査信
    号分岐回路と、基板上に形成された複数の画素電極と、
    該画素電極に個別に接続され前記第２走査信号によって
    駆動される画素スイッチング素子と、該画素スイッチン
    グ素子を介して該画素電極に接続された表示信号供給用
    の複数の信号線とが配設されたアクティブマトリクス基
    板であって、少なくとも該画素スイッチング素子および
    前記第１走査線スイッチング素子が同一基板上に形成さ
    れた薄膜トランジスタであるアクティブマトリクス基
    板。
11. 【請求項１１】 前記信号線への信号供給または信号遮
    断のタイミングは、前記第１走査信号が選択状態と非選
    択状態間の切り替えタイミングよりも遅延している請求
    項１０記載のアクティブマトリクス基板。