JPH11311804A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＣＭＯＳの貫通電流による電源電圧の低下量
を小さくする。 【解決手段】 駆動回路２４に電源電圧を供給する＋Ｖ
電源ライン５１、および−Ｖ電源ライン５２は、駆動回
路２４とともにガラス基板１２上に形成されている。こ
の＋Ｖ電源ライン５１および−Ｖ電源ライン５２は、そ
れぞれ、フレキシブル基板５３に２５ｍｍピッチで形成
された各１０本の中継パターン５４，５５、およびプリ
ント基板５６に形成されたバイパスライン５７，５８を
介して、電源電流がバイパスされるようになっている。
これにより、電源ラインの配線抵抗が小さくなるので、
貫通電流が流れても、電源電圧の電圧降下が小さく抑え
られ、駆動回路２４を確実に動作させることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、いわゆるＡＶ（Au
dio Vidual）機器や、ＯＡ（Office Automation）機器
などに適用される、アクティブマトリクス方式の駆動回
路を備えた液晶表示装置に関し、特に、上記駆動回路が
画素スイッチング素子と同様にして基板上に形成され
た、駆動回路一体型の液晶表示装置に関するものであ
る。

【０００２】

【従来の技術】従来より、アクティブマトリクス型の液
晶表示装置には、各画素電極に印加される電圧を断接す
る画素スイッチング素子として、ガラス基板上に形成さ
れたアモルファスシリコンから構成される薄膜トランジ
スタ（ａ−Ｓｉ−ＴＦＴ）が用いられている。一方、画
素電極に印加される画像信号電圧等を出力する駆動回路
（ドライバ回路）は、上記スイッチング素子よりも高速
な動作等が必要とされ、上記のようなａ−Ｓｉ−ＴＦＴ
では十分な特性が得られないため、単結晶シリコンを用
いて構成されたドライバＩＣチップが基板に実装されて
いる。上記ドライバＩＣチップの実装方法としては、図
１２に示すように、テープキャリアフィルム１にドライ
バＩＣチップ２を実装し、このテープキャリアフィルム
１を液晶パネルのアレイ基板３に接続する方法（テープ
キャリアパッケージ：ＴＣＰ）と、図１３に示すよう
に、ドライバＩＣチップ２をアレイ基板３に直接実装す
る方法（チップオンガラス：ＣＯＧ）とが知られてい
る。上記ＣＯＧは、ＴＣＰに比べれば、薄型化、および
軽量化が容易であるとともに、テープキャリアフィルム
１を必要としないことによる製造コストの低減ができ、
また、接続点数の合計が１／３〜１／５程度であるた
め、接続不良に対する信頼性を高めやすいなどの利点を
有している。

【０００３】しかしながら、ＣＯＧにおいても、ドライ
バＩＣチップ２の接続点数がＴＣＰよりは少ないもの
の、やはり多くの端子を接続するための高精度な実装工
程を必要とし、大幅な信頼性の向上や製造コストの低減
を図ることは困難である。

【０００４】そこで、近年、アモルファスシリコンに代
えて、ポリシリコンから構成される薄膜トランジスタ
（ｐ−Ｓｉ−ＴＦＴ）を用いる技術が開発されている。
上記ｐ−Ｓｉ−ＴＦＴは、例えば SID 97 DIGEST pp.17
1-175 に示されるように、半導体層の電界効果移動度が
ａ−Ｓｉ−ＴＦＴに比べて１〜２桁程度大きく、比較的
良好なＴＦＴ特性が得られるため、画素スイッチング素
子としてのｐ−Ｓｉ−ＴＦＴと同一のプロセスでガラス
基板に形成されたｐ−Ｓｉ−ＴＦＴによってドライバ回
路を構成することができる。それゆえ、別途ドライバＩ
Ｃを実装する工程が不要であり、小型軽量化とともに、
大幅な製造コストの低減や信頼性の向上を図ることがで
きる。

【０００５】上記ドライバ回路は、具体的には、例えば
図１４に示すようにｐチャネルＴＦＴ４とｎチャネルＴ
ＦＴ５とから成る多数のＣＭＯＳ（Complimentary Meta
l Oxside Silicon）インバータ６などによってシフトレ
ジスタやラッチ等が形成されて構成されている。また、
ｐチャネルＴＦＴ４…を接続する配線や、電源配線、画
像信号線等は、ガラス基板に形成された例えば膜厚が７
０００Å程度のアルミニウム薄膜などにより構成されて
いる。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来の液晶表示装置は、ｐ−Ｓｉ−ＴＦＴの特性、および
電源配線の配線抵抗に起因して、各シフトレジスタ等に
供給される電源電圧の電圧降下が生じるため、電源配線
の配線幅をかなり広くしたり、電源電圧をかなり高く設
定したりしなければ、ドライバ回路を適正に動作させる
ことができないという問題点を有していた。

【０００７】すなわち、上記ｐ−Ｓｉ−ＴＦＴは、上記
のようにａ−Ｓｉ−ＴＦＴよりも高速な動作速度が得ら
れるものの、例えば Displays Volume 14 Number 2 199
3 pp.104-114 "Integrated driver circuits for activ
e matrix liquid crystal displays" （図１５）に示さ
れるように、ＩＣチップなどを構成する単結晶シリコン
を用いたトランジスタに比較して、ＯＦＦ時電流、およ
びサブスレッショルド領域で流れる電流が大きい。これ
は、ポリシリコン中でのグレインバウンダリ準位を介し
たキャリアのホッピング（Memorandum No.UCB/ERL M93/
82）、またはゲート絶縁層中に存在するイオンによる固
定電荷の影響（同）によるものと推測されている。この
ため、ＣＭＯＳインバータのスイッチングの際に、サブ
スレッショルド領域におけるドレイン電流の増加に伴っ
て、大きな貫通電流が流れる。

【０００８】より詳しくは、図１６、および以下に示す
ような動作によって貫通電流が流れる。

【０００９】（１）入力電圧（ゲート電圧）Ｖinが０Ｖ
の場合には、ｐチャネルＴＦＴ４は導通状態、ｎチャネ
ルＴＦＴ５は非導通状態になり、出力電圧Ｖout はハイ
レベル（５Ｖ＝Ｖｄｄ）になる。この状態では、ｐチャ
ネルＴＦＴ４のソースからｎチャネルＴＦＴ５のドレイ
ンにかけての貫通電流（直流パス電流）はほとんど流れ
ない。

【００１０】（２）入力電圧Ｖinが上昇して、ｎチャネ
ルＴＦＴ５の閾値電圧Ｖth(n) （電圧Ａ）を越え、電圧
Ｂになるまでは、ｐチャネルＴＦＴ４は飽和動作領域で
ほぼ導通状態が維持されるとともに、ｎチャネルＴＦＴ
５は非飽和動作領域で、入力電圧Ｖinに応じたドレイン
電流が流れ始めるため、貫通電流が徐々に増大するとと
もに、出力電圧Ｖout が徐々に低下する。

【００１１】（３）入力電圧Ｖinがさらに上昇して、電
圧Ｂから電圧Ｄになるまでの間は、ｐ，ｎチャネルＴＦ
Ｔ４，５が共に非飽和動作領域で入力電圧Ｖinに応じた
ドレイン電流が流れるため、電圧Ｃのときに貫通電流が
最大になるとともに、出力電圧Ｖout が急激に低下す
る。

【００１２】（４）入力電圧Ｖinが電圧Ｄを越えると、
ｐチャネルＴＦＴ４は、やはり非飽和動作領域で、入力
電圧Ｖinに応じたドレイン電流が流れるとともに、ｎチ
ャネルＴＦＴ５は飽和動作領域になってほぼ導通状態に
なり、貫通電流が減少するとともに、出力電圧Ｖout が
漸近的にローレベル（０Ｖ）に近づく。

【００１３】（５）入力電圧ＶinがｐチャネルＴＦＴ４
の閾値電圧Ｖth(p) （電圧Ｅ）を越えると、ｐチャネル
ＴＦＴ４は非導通状態、ｎチャネルＴＦＴ５は導通状態
になり、出力電圧Ｖout はローレベル（０Ｖ）になると
ともに、貫通電流はほとんど流れなくなる。

【００１４】上記のような貫通電流が流れることによっ
て、例えば電源配線の配線抵抗によって生じる電圧降下
量が１．５Ｖ以上になると、シフトレジスタやラッチの
駆動電圧のマージンが小さくなり、ドライバ回路を適正
に動作させることが困難になる。より具体的には、例え
ば対角寸法が２０ｃｍの液晶表示装置を構成するとする
と、電源配線には、図１７に示すように１６０ｍＡ程度
の電流が流れるため、電圧降下量を１．５Ｖ以下に抑え
るためには、電源配線の配線抵抗を９Ω程度以下にする
必要があり、電源配線のシート抵抗が０．１Ωであれ
ば、配線幅を１本あたり３．４ｍｍ以上にしなければ、
ドライバ回路を適正に動作させることができない。

【００１５】このような問題点は、表示画素数が多い液
晶表示装置や、カラー画像を表示する液晶表示装置の場
合には、設けられるシフトレジスタ等の段数が多く、電
源電圧の低下量が大きくなるために、一層顕著なものと
なる。また、画面サイズが大きいほど、電源配線が長く
なるために、やはり、電源電圧の低下量が大きくなる。
さらに、上記のような問題点は、アナログ画像信号が入
力される液晶表示装置でも、ディジタル画像信号が入力
される液晶表示装置でも生じるが、特に後者の場合に
は、シフトレジスタに加えて、ディジタル画像信号のビ
ット数に応じたラッチ回路やＤ／Ａコンバータを備えて
いるために貫通電流が大きくなり、さらに顕著なものと
なる。

【００１６】また、例えば特公平４−３５５２に示され
るような、画像信号電圧を順次各画素電極に印加するい
わゆる点順次駆動の液晶表示装置や、SID 96 DIGEST p
p.21-24に示されるような、１水平期間分の画像信号を
一旦保持した後、水平ラインの各画素電極に同時に画像
信号電圧を印加する、いわゆる線順次駆動の液晶表示装
置においても、上記問題点は同様である。

【００１７】本発明は、上記の点に鑑み、電源電圧の低
下量を小さく抑えて、駆動回路を確実に動作させること
ができ、高解像度化や大画面化を容易に図ることのでき
る液晶表示装置の提供を目的としている。

【００１８】

【課題を解決するための手段】上記の課題を解決するた
め、請求項１の発明は、基板上に、上記基板上に形成さ
れた画像信号電極または走査信号電極に、画像信号電圧
または走査信号電圧を印加する駆動回路が設けられた液
晶表示装置であって、上記駆動回路が、基板上に形成さ
れた半導体層により構成されるとともに、上記駆動回路
に電源電圧を印加する電源配線が、上記基板に接続され
た配線基板に形成されていることを特徴としている。

【００１９】これにより、電源配線の配線抵抗を小さく
設定することが容易にできるので、駆動回路を構成する
半導体素子の貫通電流、および電源配線の配線抵抗によ
って生じる電圧降下を小さく抑えることができ、駆動回
路を確実に動作させることができる。それゆえ、駆動回
路を構成する半導体素子の数が多い高解像度な液晶表示
装置や、電源配線が長い大画面の液晶表示装置を容易に
構成することができる。

【００２０】請求項２の発明は、請求項１の液晶表示装
置であって、上記配線基板が、フレキシブル基板から構
成されていることを特徴としている。

【００２１】上記のようなフレキシブル基板には、厚膜
の銅箔などによって配線パターンを形成することができ
るので、配線抵抗の小さい電源配線を容易に形成するこ
とができる。

【００２２】請求項３の発明は、請求項１の液晶表示装
置であって、上記配線基板が、プリント基板と、上記プ
リント基板と上記基板とを接続するフレキシブル基板と
から構成されていることを特徴としている。

【００２３】上記のようなプリント基板にも、厚膜の銅
箔などによって配線パターンを形成することができるの
で、やはり、配線抵抗の小さい電源配線を容易に形成す
ることができる。また、このようなプリント基板には、
バイパスコンデンサを設けたり、画像信号の発生回路等
を設けたりすることが容易にでき、部品点数の増加を少
なく抑えて、製造工数および製造コストの低減を図るこ
ともできる。

【００２４】請求項４の発明は、請求項３の液晶表示装
置であって、上記フレキシブル基板がほぼ１８０°折り
曲げられ、上記プリント基板が上記基板に固定されてい
ることを特徴としている。

【００２５】これにより、液晶表示装置における、画像
表示領域以外の部分の面積を小さくすることができ、液
晶表示装置の小型化を図ることができる。

【００２６】請求項５の発明は、請求項１ないし請求項
４の液晶表示装置であって、上記駆動回路は、順次入力
された所定数の画素の画像信号を一旦保持した後、上記
所定数の画素の画像信号を同時に出力するように構成さ
れていることを特徴としている。

【００２７】これにより、高解像度の液晶表示装置を構
成する場合でも、映像信号を分割させることなく、画像
信号電圧の印加時間を長くすることが容易にできる。

【００２８】

【発明の実施の形態】（実施の形態１）本発明の実施の
形態１として、表示画素数が１０２４×７６８（いわゆ
るＸＧＡモード）、画素サイズが５７μｍ角で、赤、
緑、および黄のアナログ画像信号が入力されてカラー画
像を表示する１２．１インチ型の液晶表示装置について
説明する。

【００２９】この液晶表示装置は、図１および図２に示
すように、間に液晶層１１が形成された１対のガラス基
板１２，１３と、この１対のガラス基板１２，１３の両
側に配置された偏光板１４，１５と、偏光板１４の外方
側に配置されたバックライト１６とが設けられて構成さ
れている。上記ガラス基板１３における液晶層１１側に
は、マイクロカラーフィルタ１７、および対向電極１８
が形成されている。一方、ガラス基板１２における表示
領域２１には、各画素に対応して、画素スイッチングＴ
ＦＴ（薄膜トランジスタ）２２、および画素電極２３が
形成されている。また、ガラス基板１２における表示領
域２１の周辺部には、駆動回路２４〜２６が設けられて
いる。駆動回路２５，２６には、後に詳述するように、
フレキシブル基板５３を介して、ガラス基板１２と同一
平面上に配置されたプリント基板５６が接続されてい
る。

【００３０】上記駆動回路２４は、図３に示すように、
シフトレジスタ３１、およびバッファ３２を備え、走査
信号線（ゲートライン）３３を介して画素スイッチング
ＴＦＴ２２のゲート電極に接続され、クロック信号ＣＬ
ｘ、反転クロック信号ＣＬｘ＊、およびスタートパルス
（垂直同期信号）ＳＴｖに応じて、各走査信号線３３に
順次走査信号パルスを出力するようになっている。

【００３１】一方、駆動回路２５は、４組のシフトレジ
スタ３４〜３７、バッファ３８、およびアナログスイッ
チ（トランスファゲート）３９を備え、画像信号線（ソ
ースライン）４０、および画素スイッチングＴＦＴ２２
を介して、表示画面左右方向の奇数番目の画素電極２３
に画像信号電圧を印加するようになっている。また、駆
動回路２６は、駆動回路２５と同様の構成を有し、画像
信号線４１を介して、偶数番目の画素電極２３に画像信
号電圧を印加するようになっている。なお、駆動回路２
６の構成および動作は、駆動回路２５と同様であるた
め、以下、主として駆動回路２５についてのみ説明し、
駆動回路２６についての詳細な説明は省略する。

【００３２】駆動回路２５のシフトレジスタ３４〜３７
は、それぞれ、図４に示すように複数のパスゲート（３
ステートバッファ）４２、およびインバータ４３から構
成され、図５に示すように、クロック信号ＣＬ１〜ＣＬ
４、反転クロック信号ＣＬ１＊〜ＣＬ４＊、およびスタ
ートパルス（水平同期信号）ＳＴｈに応じて、パルス幅
が２００ｎｓで５０ｎｓずつ位相のずれた（１５０ｎｓ
ずつオーバラップした）パルス信号を順次シフトして出
力するようになっている。

【００３３】また、駆動回路２５のアナログスイッチ３
９は、シフトレジスタ３４〜３７から出力されるパルス
信号に応じて、アナログ画像信号線Ｄ０〜Ｄ２から入力
される画像信号電圧を画像信号線４０に出力するように
なっている。ここで、シフトレジスタ３４…からは、前
述のように１５０ｎｓずつオーバラップしたパルス信号
が出力され、アナログスイッチ３９からは、上記オーバ
ラップ期間に４本ずつの画像信号線４０に同一の画像信
号が出力されることにより、各画素電極２３と対向電極
１８との間には、各パルス信号の最初の１５０ｎｓの期
間にプリチャージが行われた後、最後の５０ｎｓの期間
に出力される画像信号に応じた電荷が蓄積される。すな
わち、シフトレジスタ３４〜３７が４組に分割されるこ
とにより、ドットクロックが５０ｎｓの場合と同等の速
度（一定のフレーム周期）で、図６に示すように、実質
的に２００ｎｓの書き込み時間が得られ、画素数が多く
ても確実に画像信号の書き込みが行われるようになって
いる。

【００３４】上記駆動回路２４に電源電圧を供給する＋
Ｖ電源ライン５１、および−Ｖ電源ライン５２は、前記
図１に示すように、駆動回路２４とともにガラス基板１
２上に形成されている。この＋Ｖ電源ライン５１および
−Ｖ電源ライン５２は、それぞれ、フレキシブル基板
（ＦＰＣ：フレキシブルプリントサーキット）５３に２
５ｍｍピッチで形成された各１０本の中継パターン５
４，５５、およびプリント基板５６に形成されたバイパ
スライン５７，５８を介して、電源電流がバイパスされ
るようになっている。上記中継パターン５４，５５、お
よびバイパスライン５７，５８は、例えば幅が１ｍｍの
銅箔（厚膜）によって形成され、バイパスコンデンサ５
９を介して、図示しないアースラインに接続されてい
る。上記のように、ガラス基板１２の外部にバイパスラ
イン５７，５８を設けることにより、配線抵抗を例えば
０．１オーム程度にすることが容易にできるので、シフ
トレジスタ３４…等に１６０ｍＡ程度の貫通電流が流れ
ても、電源電圧の電圧降下を小さく抑え、駆動回路２４
を確実に動作させることができる。

【００３５】なお、上記中継パターン５４，５５のピッ
チは、２５ｍｍに限らず、表示画面のサイズや、シフト
レジスタ３４…等の駆動電圧のマージンおよび貫通電流
の大きさ、＋Ｖ電源ライン５１等の配線抵抗などに応じ
て、適宜設定すればよい。例えば、上記１２．１インチ
型のＸＧＡモードの液晶表示装置の場合には、通常、数
十点から数百点程度の位置で電源電流をバイパスするよ
うにすれば、電源電圧の電圧降下を十分小さく抑えるこ
とができ、５０点程度以上であれば、電圧降下の影響を
ほとんど無視できる程度にすることが容易にできる。

【００３６】また、フレキシブル基板５３の中継パター
ン５４，５５は、＋Ｖ電源ライン５１および−Ｖ電源ラ
イン５２とバイパスライン５７，５８とを確実に接続す
ることができればよいので、中継パターン５４，５５の
ピッチの精度や、フレキシブル基板５３における＋Ｖ電
源ライン５１…方向の貼り合わせ精度は低くてもよい。

【００３７】また、上記のようにバイパスライン５７，
５８専用のプリント基板５６を設けず、画像信号やクロ
ック信号の発生回路が形成された基板にバイパスライン
５７，５８を形成してもよい。また、プリント基板５６
を用いず、フレキシブル基板５３に、中継パターン５
４，５５とともにバイパスライン５７，５８を形成して
もよい。さらに、フレキシブル基板５３を介さずに、プ
リント基板５６を、直接、ガラス基板１２に接続するな
どしてもよい。

【００３８】また、フレキシブル基板５３やプリント基
板５６に、電源用のバイパスライン５７，５８と同様
に、アナログ画像信号線Ｄ０〜Ｄ２や制御信号線などの
バイパスラインも形成してもよい。この場合には、アナ
ログ画像信号線Ｄ０…等の配線抵抗も小さく抑えられ、
時定数が小さくなるので、高速な書き込み動作を確実に
行わせることが容易になるとともに、アナログ画像信号
線Ｄ０…等の配線本数が多い場合でも、液晶表示装置に
おける、いわゆる額縁サイズ（額縁幅）を容易に小さく
することができる。

【００３９】また、バイパスライン５７，５８が形成さ
れたプリント基板５６は、上記のようにガラス基板１２
と同一平面上に配置せず、図７に示すように、フレキシ
ブル基板５３を折り曲げて、ガラス基板１２と垂直な方
向に配置するようにしてもよい。これにより、額縁サイ
ズをほぼ駆動回路２５，２６が形成される領域の大きさ
（例えば６ｍｍ程度）にすることができる。なお、この
場合には、プリント基板５６の幅をバックライト１６な
どの光学部材等の厚さ以下に設定すれば、液晶表示装置
の厚さの増加を招くこともない。

【００４０】さらに、図８に示すように、フレキシブル
基板５３をほぼ１８０°折り曲げて、ガラス基板１２の
裏面側に密着させるようにしてもよい。この場合には、
やはり額縁サイズを小さく抑えられるとともに、バック
ライト１６等の厚さに係らず、液晶表示装置の厚さの増
加を招くことがない。

【００４１】また、＋Ｖ電源ライン５１および−Ｖ電源
ライン５２は、それぞれ、ガラス基板１２上で必ずしも
連続していなくてもよい。すなわち、複数に分断されて
いる場合でも、それぞれのラインに中継パターン５４，
５５が接続され、全てのインバータ４３等に電源電圧が
印加されるようになっていればよい。

【００４２】また、上記の例では、各画素電極２３に順
次画像信号電圧が印加される点順次駆動の液晶表示装置
に適用した例を示したが、画像信号電圧ホールド用のコ
ンデンサを設けて、１水平期間分の画像信号電圧を一旦
保持させた後、この１水平期間分の画像信号電圧を同時
に各画素電極２３に印加する線順次駆動の液晶表示装置
に適用してもよい。

【００４３】また、画像信号の書き込みが、短時間で十
分に行える場合には、必ずしも上記のようにシフトレジ
スタ３４〜３７を４組などに分割しなくてもよい。一
方、３本のアナログ画像信号線Ｄ０〜Ｄ２を設けるのに
代えて、さらに多くの画像信号線を設けて画像信号の並
列度合を大きくするようにして、画像信号の書き込み時
間が、より長くなるようにしてもよい。

【００４４】また、上記の例では、画像信号電圧を出力
する駆動回路２５，２６についてだけ、バイパスライン
５７，５８を設けた例を示したが、走査信号パルスを出
力する駆動回路２４についても、同様に電源配線のバイ
パスラインを設けるようにしてもよい。

【００４５】（実施の形態２）本発明の実施の形態２と
して、赤、緑、および黄の画像信号として、ディジタル
画像信号が入力される液晶表示装置について説明する。
この液晶表示装置は、前記実施の形態１の液晶表示装置
と比べて、主として駆動回路の構成、信号線の配線パタ
ーンが異なり、また、表示画素数が８００×６００（い
わゆるＳＶＧＡモード）、画素サイズが２６４μｍ角で
ある点が異なる。なお、その他の構成については、実施
の形態１と同様であるため、同様の機能を有する構成要
素については同一の符号を付して詳細な説明を省略す
る。

【００４６】この液晶表示装置のガラス基板１２上に
は、図９および図１０に示すように、前記駆動回路２
５，２６に代えて、駆動回路６１，６２が設けられてい
る。また、アナログ画像信号線Ｄ０〜Ｄ２に代えて、そ
れぞれ６ビットのディジタル画像信号線Ｒ０〜Ｒ５，Ｇ
０〜Ｇ５，Ｂ０〜Ｂ５が設けられている。

【００４７】駆動回路６１は、実施の形態１と同様のシ
フトレジスタ３４〜３７と、２段のラッチ回路６３，６
４と、Ｄ／Ａコンバータ６５とが設けられて構成されて
いる。

【００４８】上記ラッチ回路６３は、シフトレジスタ３
４〜３７から出力されるパルス信号に応じて、ディジタ
ル画像信号線Ｒ０…から入力される画像信号データを順
次保持するようになっている。すなわち、シフトレジス
タ３４…からは、実施の形態１で説明したように、１５
０ｎｓずつオーバラップしたパルス信号が出力され、ラ
ッチ回路６３には、各パルス信号が立ち下がる時点でデ
ィジタル画像信号線Ｒ０…から入力されている画像信号
データが順次保持される。一方、ラッチ回路６４は、ラ
ッチ回路６３に１表示ライン分の画像信号データが保持
された後、図示しない水平同期信号に応じて、上記１表
示ライン分の画像データを同時に保持し、Ｄ／Ａコンバ
ータ６５に出力するようになっている。

【００４９】Ｄ／Ａコンバータ６５は、詳しくは、例え
ば図１１に示すように、各画素ごとに、それぞれ６つの
キャパシタ７１…、ディスチャージスイッチ７２…、お
よび画像信号データに応じてオンオフするデータスイッ
チ７３…と、１つのリセットスイッチ７４とが設けられ
て構成されている。上記キャパシタ７１…の一端子側に
は基準電圧Ｖ０が印加されるとともに、リセットスイッ
チ７４の一端子側には基準電圧Ｖｃが印加されるように
なっている。なお、図１１におけるＣｌｃは画素電極２
３と対向電極１８との間に形成される液晶容量、Ｖｓｌ
は画素電極２３に印加される電圧、Ｖｃｏｍは対向電極
１８の電圧を示す。上記キャパシタ７１…の容量は、そ
れぞれ、Ｃ０，２×Ｃ０，４×Ｃ０，８×Ｃ０，１６×
Ｃ０，３２×Ｃ０に重みづけをした容量に設定されてい
る。このＤ／Ａコンバータ６５によるディジタル／アナ
ログ変換は、次のようにして行われる。すなわち、ま
ず、各ディスチャージスイッチ７２…がオン、各データ
スイッチ７３…がオフになって、キャパシタ７１がディ
スチャージされるとともに、リセットスイッチ７４がオ
ンになって液晶容量Ｃｌｃに所定の電荷が蓄積される。
次に、各ディスチャージスイッチ７２およびリセットス
イッチ７４がオフになるとともに、画像信号データに応
じて、例えば１ビット目だけのデータスイッチ７３がオ
ンになることにより、画素電極２３に印加される電圧Ｖ
ｓｌが、Ｖｓｌ＝Ｖｃ＋（Ｖ０−Ｖｃ）×Ｃ０／（Ｃ０
＋Ｃｌｃ）になる。すなわち、画素電極２３には画像信
号データに応じた電圧が印加され、画像信号データに応
じた６４階調の画像の表示が行われる。

【００５０】上記駆動回路６１，６２に供給される電源
電圧は、実施の形態１と同様に、フレキシブル基板５３
に形成された中継パターン５４，５５、およびプリント
基板５６に形成されたバイパスライン５７，５８を介し
てバイパスされるようになっている。すなわち、上記の
ようにディジタル画像信号が入力される液晶表示装置
は、アナログ画像信号が入力される液晶表示装置に比べ
て、ラッチ回路６３，６４やＤ／Ａコンバータ６５を備
えているために貫通電流も大きくなりがちであるが、上
記のように電源電流のバイパスライン５７，５８が設け
られることにより、電源電圧の電圧降下を非常に小さく
抑え、駆動回路２４を確実に動作させることができる。

【００５１】なお、上記の例では、赤、緑、および黄の
画像信号として、それぞれ６ビットのディジタル画像信
号が入力される液晶表示装置の例を示したが、それぞれ
８ビットのディジタル画像信号が入力されるようにし
て、２５６階調の画像を表示し得るようにしてもよい。
また、このように多くの画像信号線等をバイパスライン
５７…とともにプリント基板５６に形成して、額縁サイ
ズを小さくし得るようにしてもよい。

【００５２】

【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。

【００５３】すなわち、駆動回路に電源電圧を印加する
電源配線が、上記基板に接続された配線基板に形成され
ていることにより、電源配線の配線抵抗を小さく設定す
ることが容易にできるので、駆動回路を構成する半導体
素子の貫通電流、および電源配線の配線抵抗によって生
じる電圧降下を小さく抑えることができ、駆動回路を確
実に動作させることができる。それゆえ、駆動回路を構
成する半導体素子の数が多い高解像度な液晶表示装置
や、電源配線が長い大画面の液晶表示装置を容易に構成
することができるという効果を奏する。

【図面の簡単な説明】

【図１】 実施の形態１の液晶表示装置の構成を示す平
面図

【図２】 図１のＡ−Ａ矢視断面図

【図３】 実施の形態１の液晶表示装置の回路構成を示
す回路図

【図４】 実施の形態１のシフトレジスタの構成を示す
回路図

【図５】 実施の形態１のシフトレジスタの動作を示す
タイミングチャート

【図６】 実施の形態１のシフトレジスタの分割数と画
像信号電圧の印加時間との関係を示すグラフ

【図７】 実施の形態１の変形例を示す平面図および断
面図

【図８】 実施の形態１の他の変形例を示す平面図およ
び断面図

【図９】 実施の形態２の液晶表示装置の構成を示す平
面図

【図１０】 実施の形態２の液晶表示装置の回路構成を
示す回路図

【図１１】 実施の形態２のＤ／Ａコンバータの構成を
示す回路図

【図１２】 従来のテープキャリアパッケージの液晶表
示装置の構成を示す平面図

【図１３】 従来のチップオンガラスの液晶表示装置の
構成を示す平面図

【図１４】 ＣＭＯＳインバータの構成を示す回路図

【図１５】 ポリシリコン薄膜トランジスタおよび単結
晶シリコントランジスタの特性を示すグラフ

【図１６】 ポリシリコン薄膜トランジスタを用いたＣ
ＭＯＳインバータの動作を示す説明図

【図１７】 ポリシリコン薄膜トランジスタを用いたＣ
ＭＯＳインバータにおける貫通電流の大きさを示すグラ
フ

【符号の説明】

２１ 表示領域 ２２ 画素スイッチングＴＦＴ ２３ 画素電極 ２４〜２６ 駆動回路 ３１ シフトレジスタ ３２ バッファ ３３ 走査信号線 ３４〜３７ シフトレジスタ ３８ バッファ ３９ アナログスイッチ ４０ 画像信号線 ４１ 画像信号線 ４２ パスゲート（３ステートバッファ） ４３ インバータ ５１ ＋Ｖ電源ライン ５２ −Ｖ電源ライン ５３ フレキシブル基板 ５４，５５ 中継パターン ５６ プリント基板 ５７，５８ バイパスライン ５９ バイパスコンデンサ ６１，６２ 駆動回路 ６３，６４ ラッチ回路 ６５ Ｄ／Ａコンバータ ＣＬ１〜ＣＬ４ クロック信号 ＣＬ１＊〜ＣＬ４＊ 反転クロック信号 Ｄ０〜Ｄ２ アナログ画像信号線 Ｒ０〜Ｒ５，Ｇ０〜Ｇ５，Ｂ０〜Ｂ５ディジタル画像信
号線

Claims (5)

【特許請求の範囲】
1. 【請求項１】基板上に、上記基板上に形成された画像信
   号電極または走査信号電極に、画像信号電圧または走査
   信号電圧を印加する駆動回路が設けられた液晶表示装置
   であって、 上記駆動回路が、基板上に形成された半導体層により構
   成されるとともに、 上記駆動回路に電源電圧を印加する電源配線が、上記基
   板に接続された配線基板に形成されていることを特徴と
   する液晶表示装置。
2. 【請求項２】請求項１の液晶表示装置であって、 上記配線基板が、フレキシブル基板から構成されている
   ことを特徴とする液晶表示装置。
3. 【請求項３】請求項１の液晶表示装置であって、 上記配線基板が、プリント基板と、上記プリント基板と
   上記基板とを接続するフレキシブル基板とから構成され
   ていることを特徴とする液晶表示装置。
4. 【請求項４】請求項３の液晶表示装置であって、 上記フレキシブル基板がほぼ１８０°折り曲げられ、上
   記プリント基板が上記基板に固定されていることを特徴
   とする液晶表示装置。
5. 【請求項５】請求項１ないし請求項４の液晶表示装置で
   あって、 上記駆動回路は、順次入力された所定数の画素の画像信
   号を一旦保持した後、上記所定数の画素の画像信号を同
   時に出力するように構成されていることを特徴とする液
   晶表示装置。