JP5667613B2 - 演算増幅器及びそれを備えたパイプライン型a/dコンバータ - Google Patents
演算増幅器及びそれを備えたパイプライン型a/dコンバータ Download PDFInfo
- Publication number
- JP5667613B2 JP5667613B2 JP2012214663A JP2012214663A JP5667613B2 JP 5667613 B2 JP5667613 B2 JP 5667613B2 JP 2012214663 A JP2012214663 A JP 2012214663A JP 2012214663 A JP2012214663 A JP 2012214663A JP 5667613 B2 JP5667613 B2 JP 5667613B2
- Authority
- JP
- Japan
- Prior art keywords
- differential
- operational amplifier
- stage
- output
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Description
この種のパイプライン型A/Dコンバータでは、各ステージに前段からの入力信号を増幅するための演算増幅器を内蔵する。各ステージの動作は、前段からのアナログ出力信号をサンプルするサンプル期間と、サンプルした信号を演算増幅器で増幅して次段に出力するホールド期間とから成り、隣り合うステージ間では、この期間は反転の位相関係にある。このうち、消費電力の大きい演算増幅器を実際に使用する期間はホールド期間のみである。そのため、消費電力の削減とチップ面積の削減の目的から、2つのステージで演算増幅器を共有する方法が知られている(例えば、非特許文献1参照)。
φ1がハイレベルとなると、図3に示したMDACIのスイッチSW1p、SW2p、SW1n、SW2nはそれぞれ図に示す1の側のノードに接続し、SW3p、SW3nは短絡する。演算増幅器A1の入力となるVsp_i、Vsn_iは、アナログコモン電圧VIC_iに短絡するため、Vsp_i、Vsn_iもVIC_iを出力する。前ステージからのアナログ差動出力信号Vip_i、Vin_iは、コンデンサC1p、C2p、C2n、C1nにサンプルされるとともに、A/DコンバータA/D1に入力され、A/D1は入力された信号をアナログ信号からデジタル信号DO_iに変換し、エンコーダE1とD/AコンバータD/A1に出力する。D/AコンバータD/A1は、入力されたデジタル値に応じたアナログ値を出力する。
VOP−VON=2(Vip−Vin)−Vdac
ここで、Vdacは、D/AコンバータDA1の出力である。
VOP−VON=2(Vip−Vin)−Vdac
ここで、Vdacは、D/AコンバータDA1の出力である。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、従来の演算増幅器の共有手段を用いた際に、電源電圧や製造上のばらつきなどの影響を最小限に抑えるように位相補償を行うようにした演算増幅器及びそれを備えたパイプライン型A/Dコンバータを提供することにある。
また、請求項3に記載の発明は、請求項2に記載の発明において、前記2つのスイッチトキャパシタ回路が、動作する位相が反転の関係にあることを特徴とする。(図2及び図3,図6)
図6は、本発明に係る演算増幅器の実施例を説明するための回路構成図である。上述した従来技術との差異は、図2に示した演算増幅器A1だけであるので、演算増幅器以外の図については割愛してある。
本実施例の演算増幅器は、入力段A2Aと出力段A2Bの2段で構成されている。この入力段A2Aは、縦列接続された2つの差動対M1p,M1n,M2p,M2nと、縦列接続された差動対間の正極ノードVapと負極ノードVanとを短絡するスイッチSW1と、縦列接続された差動対間の正極ノードVapと負極ノードVanのそれぞれと出力段A2Bとの間に接続される位相補償用のコンデンサC3,C4とを備えている。
続いて、図5に示したタイミング図に基づいて、本実施例の動作を信号の流れに沿って説明する。
VOP−VON=2(Vip−Vin)−Vdac
ここで、Vdacは、D/AコンバータDA1の出力である。
VOP−VON=2(Vip−Vin)−Vdac
ここで、Vdacは、D/AコンバータDA1の出力である。
また、本実施例では、コンデンサC3、C4をそれぞれVon、Vopに接続しているが、コンデンサC1、C2による位相補償容量を打ち消すようにしたければ、C3、C4の接続先を入れ替えてもよい。
このようにして、従来の演算増幅器の共有手段を用いた際に、電源電圧や製造上のばらつきなどの影響を最小限に抑えるように位相補償を行いようにしたパイプライン型A/Dコンバータを実現することができる。
A1A,A2A 入力段
A1B,A2B 出力段
A1B1,A2B2 差動増幅器
Claims (3)
- 入力段と出力段の2段で構成されている演算増幅器において、
前記入力段が、
縦列接続された2つの差動対と、
前記縦列接続された差動対間の正極ノードと負極ノードとを短絡するスイッチと、
差動出力ノードと、
を備え、
前記出力段が、
差動入力端子に前記差動出力ノードが接続される差動増幅器と、
前記差動増幅器の差動入力端子と差動出力端子との間に接続されるコンデンサと、
を備え、
前記入力段は、さらに、
前記縦列接続された差動対間の前記正極ノードと前記負極ノードのそれぞれと前記出力段の差動増幅器の差動出力端子との間に接続される位相補償用のコンデンサと、
を備えていることを特徴とする演算増幅器。 - 隣接する前後2つのステージが、請求項1に記載の演算増幅器と、2つのスイッチトキャパシタ回路を備え、
前記演算増幅器の前記2つの差動対のうち、下段の差動対のゲート電極に前ステージのスイッチトキャパシタ回路のサミングノードが接続され、
上段の差動対のゲート電極に後ステージのスイッチトキャパシタ回路のサミングノードが接続されることを特徴とするパイプライン型A/Dコンバータ。 - 前記2つのスイッチトキャパシタ回路が、動作する位相が反転の関係にあることを特徴とする請求項2に記載のパイプライン型A/Dコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012214663A JP5667613B2 (ja) | 2012-09-27 | 2012-09-27 | 演算増幅器及びそれを備えたパイプライン型a/dコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012214663A JP5667613B2 (ja) | 2012-09-27 | 2012-09-27 | 演算増幅器及びそれを備えたパイプライン型a/dコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014072553A JP2014072553A (ja) | 2014-04-21 |
JP5667613B2 true JP5667613B2 (ja) | 2015-02-12 |
Family
ID=50747428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012214663A Expired - Fee Related JP5667613B2 (ja) | 2012-09-27 | 2012-09-27 | 演算増幅器及びそれを備えたパイプライン型a/dコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5667613B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6847249B2 (ja) * | 2017-10-11 | 2021-03-24 | 三菱電機株式会社 | 演算増幅回路およびad変換器 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080048753A1 (en) * | 2001-12-28 | 2008-02-28 | Koninklijke Philips Electronics N.V. | Differential Reshaping Circuit |
JP2005252326A (ja) * | 2004-03-01 | 2005-09-15 | Kawasaki Microelectronics Kk | パイプライン型a/d変換器 |
JP4821333B2 (ja) * | 2006-01-23 | 2011-11-24 | セイコーエプソン株式会社 | パイプラインa/d変換器 |
JP4944715B2 (ja) * | 2007-09-04 | 2012-06-06 | ルネサスエレクトロニクス株式会社 | パイプライン型adc |
JP5186981B2 (ja) * | 2008-04-01 | 2013-04-24 | セイコーエプソン株式会社 | パイプライン型a/d変換器 |
JP5338810B2 (ja) * | 2008-04-25 | 2013-11-13 | 日本電気株式会社 | ドライバー回路、及び信号入力方法 |
US8018361B2 (en) * | 2009-01-12 | 2011-09-13 | Broadcom Corporation | Area-efficient analog-to-digital converter |
-
2012
- 2012-09-27 JP JP2012214663A patent/JP5667613B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014072553A (ja) | 2014-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4654998B2 (ja) | サンプルホールド回路およびマルチプライングd/aコンバータ | |
US7868810B2 (en) | Amplifier circuit and A/D converter | |
US20090201051A1 (en) | Sample-and-Hold Circuit and Pipeline Ad Converter Using Same | |
US8643527B2 (en) | Switched-capacitor MDAC with common-mode hop regulation | |
JP6675882B2 (ja) | スイッチドキャパシタ入力回路及びスイッチドキャパシタアンプ及びスイッチドキャパシタ電圧比較器 | |
TW201409934A (zh) | 用於放大輸入訊號的開關電容器放大器 | |
JP5136587B2 (ja) | 増幅回路、信号処理回路および半導体集積回路装置 | |
EP3012972B1 (en) | Amplifier circuit and amplifier arrangement | |
CN106953606B (zh) | 全差分放大器及应用其的余量增益电路 | |
JP2015095830A (ja) | 差動増幅回路 | |
JP3597812B2 (ja) | 擬似差動増幅回路及び擬似差動増幅回路を使用したa/d変換器 | |
US9019137B1 (en) | Multiplying digital-to-analog converter | |
JP5667613B2 (ja) | 演算増幅器及びそれを備えたパイプライン型a/dコンバータ | |
US9755588B2 (en) | Signal output circuit | |
US8471753B1 (en) | Pipelined analog-to-digital converter and method for converting analog signal to digital signal | |
Farahmand et al. | Positive feedback technique for DC-gain enhancement of folded cascode Op-Amps | |
US20070096773A1 (en) | Sample and hold circuit with multiple channel inputs, and analog-digital converter incorporating the same | |
KR101322411B1 (ko) | 증폭기를 공유하는 회로에서 메모리 효과를 제거하는 장치 및 방법 | |
JP5126255B2 (ja) | 半導体集積回路 | |
JP4961159B2 (ja) | 増幅回路及びその応用回路 | |
CN104242936A (zh) | 流水线模数转换器 | |
Fan et al. | A CMOS high-speed multistage preamplifier for comparator design | |
JP2013055401A (ja) | Δς変調器およびそれを用いたa/d変換器 | |
Mostafa et al. | Design of a low power, high speed analog to digital pipelined converter for high speed camera cmos using 0.18-µm CMOS technology | |
EP3291443B1 (en) | Differential gain-stage circuit and method for multiplying a voltage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140312 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5667613 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |