TW201409934A - 用於放大輸入訊號的開關電容器放大器 - Google Patents

用於放大輸入訊號的開關電容器放大器 Download PDF

Info

Publication number
TW201409934A
TW201409934A TW102124224A TW102124224A TW201409934A TW 201409934 A TW201409934 A TW 201409934A TW 102124224 A TW102124224 A TW 102124224A TW 102124224 A TW102124224 A TW 102124224A TW 201409934 A TW201409934 A TW 201409934A
Authority
TW
Taiwan
Prior art keywords
capacitor
amplifier
couple
switch
switch configured
Prior art date
Application number
TW102124224A
Other languages
English (en)
Other versions
TWI543526B (zh
Inventor
Wei-Te Chou
Jiang-Feng Wu
Wen-Bo Liu
Original Assignee
Broadcom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Broadcom Corp filed Critical Broadcom Corp
Publication of TW201409934A publication Critical patent/TW201409934A/zh
Application granted granted Critical
Publication of TWI543526B publication Critical patent/TWI543526B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26—Push-pull amplifiers; Phase-splitters therefor
    • H03F3/265—Push-pull amplifiers; Phase-splitters therefor with field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/70—Charge amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45551—Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)

Abstract

本公開涉及用於流水線式ADC和其它應用的互補開關電容器放大器，其包括開關電容器網路和互補推挽放大器。與使用單端A類放大器的開關電容器放大器相比，本公開的開關電容器放大器可提供更大一部分由電源提供的並且在放大器的輸出處通過放大器流入電容性負載中的電荷。本公開的開關電容器放大器可用於流水線式類比數位轉換器(ADC)的轉換器級中，以提高ADC的功率效率和/或頻寬。其可進一步推廣用於流水線式ADC以外的其他應用中。

Description

用於放大輸入訊號的開關電容器放大器
本申請總體上涉及放大器，更具體而言，涉及互補開關電容器放大器。
例如，流水式類比數位轉換器(ADC)為用於通過8-14位的分辨率以及每秒鐘1-5000兆樣本(MS/s)的轉換速度將類比訊號轉換成數位訊號的流行結構。典型的應用包括數位接收器、基地台、數位成像和視頻以及超聲波。
在流水線式ADC中的關鍵構件之中，具有乘法數位類比轉換器(MDAC)，其與在流水線中的連續轉換器級連接。在傳統實現方式中，使用圍繞A類跨導放大器形成的開關電容器技術，構成MDAC的核心。由於跨導放大器消耗恒定電流，同時平均僅僅傳遞該電流的很小一部分給負載，所以在這個傳統的MDAC中，從電源到跨導放大器的電容性負載的電荷傳遞本質上效率低。該低效率消極地影響了流水線式ADC的功耗和/或頻寬。
本發明的一個方面涉及一種用於放大輸入訊號的開關電容器放大器，包括：第一開關，被配置為將所述輸入訊號耦合至採樣電容器的第一端；第二開關，被配置將DC訊號耦合至所述採樣電容器的第二端；第三開關，被配置為將互補推挽放大器的輸出耦接至所述採樣電容器的所述第一端；以及第四開關，被配置為將所述互補推挽放大器的第一總和節點耦接至所述採樣電容器的所 述第二端。
進一步地，所述互補推挽放大器包括p型場效應晶體管(PFET)和n型場效應晶體管(NFET)，其中，PFET和NFET都被配置為放大元件。
進一步地，所述第一開關和所述第二開關被配置為閉合，同時所述第三開關和所述第四開關被斷開。
進一步地，所述第一開關和所述第二開關被配置為斷開，同時所述第三開關和所述第四開關被閉合。
開關電容器放大器進一步包括：第五開關，被配置為將動態電平移位電容器的第一端耦接至所述互補推挽放大器的第二總和節點；以及第六開關，被配置為將額外的DC訊號耦合至所述動態電平移位電容器的第一端，其中，所述動態電平移位電容器的第二端耦接至所述採樣電容器的所述第二端。
開關電容器放大器進一步包括：靜態電平移位電容器，耦接在所述互補推挽放大器的所述第一總和節點和所述互補推挽放大器的所述第二總和節點之間。
開關電容器放大器，進一步包括：第五開關，被配置為將所述輸入訊號耦合至額外的採樣電容器的第一端；以及第六開關，被配置為將數位類比轉換器(DAC)輸出訊號耦合至所述額外的採樣電容器的所述第一端。
根據本申請另一方面，提供了一種流水線式類比數位轉換器(ADC)的轉換器級，包括：ADC，被配置為將模擬輸入訊號轉換成數位輸出訊號；以及乘法數位類比轉換器(MDAC)，包括：第一開關，被配置為將所述類比輸入訊號耦合至採樣電容器的第一端；第二開關，被配置為將DC訊號耦合至所述採樣電容器的第二端；第三開關，被配置為將互補推挽放大器的輸出耦接至所述採樣電容器的所述第一端；以及第四開關，被配置為將所述互補推挽放大器的第一總和節點耦接至所述採樣電容器的所述第二 端。
進一步地，所述互補推挽放大器包括p型場效應晶體管(PFET)和n型場效應晶體管(NFET)，其中，PFET和NFET都被配置為放大元件。
進一步地，所述第一開關和所述第二開關被配置為閉合，同時所述第三開關和所述第四開關被斷開。
進一步地，所述第一開關和所述第二開關被配置為斷開，同時所述第三開關和所述第四開關被閉合。
轉換器級進一步包括：第五開關，被配置為將動態電平移位電容器的第一端耦接至所述互補推挽放大器的第二總和節點耦合；以及第六開關，被配置為將額外的DC訊號耦合至所述動態電平移位電容器的第一端，其中，所述動態電平移位電容器的第二端耦接至所述採樣電容器的所述第二端。
轉換器級進一步包括：靜態電平移位電容器，耦接在所述互補推挽放大器的所述第一總和節點和所述互補推挽放大器的第二總和節點之間。
轉換器級，進一步包括：第五開關，被配置為將所述類比輸入訊號耦合至額外的採樣電容器的第一端；以及第六開關，被配置為將數位類比轉換器(DAC)輸出訊號耦合至所述額外的採樣電容器的所述第一端。
根據本申請的另一方面提供了一種用於放大輸入訊號的開關電容器放大器，包括：互補推挽放大器；以及開關電容器網路，包括：第一開關，被配置為將所述輸入訊號耦合至採樣電容器的第一端；第二開關，被配置為將DC訊號耦合至所述採樣電容器的第二端；第三開關，被配置為將所述互補推挽放大器的輸出耦接至所述採樣電容器的所述第一端；以及第四開關，被配置為將所述互補推挽放大器的第一總和節點耦接至所述採樣電容器的所述第二端。
進一步地，所述互補推挽放大器包括p型場效應晶體管(PFET)和n型場效應晶體管(NFET)，其中，PFET和NFET都被配置為放大元件。
開關電容器放大器進一步包括：第五開關，被配置為將動態電平移位電容器的第一端耦接至所述互補推挽放大器的第二總和節點；以及第六開關，被配置為將額外的DC訊號耦合至所述動態電平移位電容器的所述第一端，其中，所述動態電平移位電容器的第二端耦接至所述採樣電容器的所述第二端。
開關電容器放大器進一步包括：靜態電平移位電容器，耦接在所述互補推挽放大器的第一總和節點和所述互補推挽放大器的第二總和節點之間。
開關電容器放大器，進一步包括：第五開關，被配置將所述輸入訊號耦合至額外的採樣電容器的第一端；以及第六開關，被配置為將數位類比轉換器(DAC)輸出訊號耦合至所述額外的採樣電容器的所述第一端。
本發明的又一方面提供了一種用於放大輸入訊號的開關電容器放大器，包括：第一開關，被配置為將所述輸入訊號耦合至第一採樣電容器的第一端以及第二採樣電容器的第一端；第二開關，被配置為將DC訊號耦合至所述第一採樣電容器的第二端；第三開關，被配置為將DC訊號耦合至第二採樣電容器的第二端；第四開關，被配置為將互補推挽放大器的輸出耦接至所述第一採樣電容器的第一端以及所述第二採樣放大器的第一端；第五開關，被配置為將所述互補推挽放大器的第一總和節點耦接至所述第一採樣電容器的第二端；以及第六開關，被配置為將所述互補推挽放大器的第二總和節點耦接至所述第二採樣電容器的第二端。
102‧‧‧轉換器級
104‧‧‧轉換器級
106‧‧‧轉換器級
108‧‧‧轉換器級
110‧‧‧保持電路
112‧‧‧ADC
114‧‧‧DAC
116‧‧‧減法器
118‧‧‧放大器
120‧‧‧時間對準器
202‧‧‧開關電容器網路
204‧‧‧A類跨導放大器
302‧‧‧開關電容器網路
304‧‧‧互補推挽跨導放大器
504‧‧‧互補推挽跨導放大器
502A‧‧‧開關電容器網路
502B‧‧‧開關電容器網路
602A‧‧‧開關電容器網路
602B‧‧‧開關電容器網路
702A‧‧‧開關電容器網路
702B‧‧‧開關電容器網路
S1‧‧‧控制閉合開關
S2‧‧‧控制閉合開關
S2A‧‧‧省略開關
S2B‧‧‧省略開關
S3‧‧‧控制閉合開關
S3A‧‧‧上述開關
S3B‧‧‧上述開關
S4‧‧‧控制斷開開關
S5‧‧‧控制斷開開關
S5A‧‧‧省略開關
S5B‧‧‧省略開關
S6‧‧‧控制斷開開關
S6A‧‧‧上述開關
S6B‧‧‧上述開關
S7‧‧‧額外的開關
S7A‧‧‧省略開關
S7B‧‧‧省略開關
S8‧‧‧額外的開關
S8A‧‧‧省略開關
S8B‧‧‧省略開關
S9A‧‧‧開關
S10A‧‧‧開關
S9B‧‧‧開關
S10B‧‧‧開關
附圖包含在本文中並且構成本說明書的一部分，示出了本公開的實施方式，並且與說明書一起進一步用於解釋實施方式的原 理以及用於能夠允許相關領域的技術人員構造和使用這些實施方式。
圖1示出了根據本公開的實施方式的流水線式ADC的方框圖； 圖2示出了MDAC； 圖3示出了根據本公開的實施方式的單端MDAC； 圖4示出了根據本公開的實施方式的單端MDAC； 圖5示出了根據本公開的實施方式的差分MDAC； 圖6示出了根據本公開的實施方式的差分單位增益放大器；以及 圖7示出了根據本公開的實施方式的差分單位增益放大器。
參照附圖，描述本公開的實施方式。通常由相應的參考數字中的最左邊的數字表示部件首先出現的示圖。
在以下描述中，提出了多個具體細節，以便徹底地理解本公開的實施方式。然而，對於本領域的技術人員而言，顯然在沒有這些具體細節時，也可實踐這些實施方式，包括結構、系統以及方法。在本文中的描述和圖示為本領域中的經驗人士或技術人員所使用的普通方法，以將其工作內容最有效地傳遞給本領域的其他技術人員。在其他情况下，還未詳細地描述衆所周知的方法、程序、元件以及電路，以免本發明的各個方面不必要地晦澀難懂。
在說明書中引用“一個實施方式”、“實施方式”、“示例性實施方式”等，表示所描述的實施方式可包括特定的特徵、結構或特性，但是每個實施方式不必包括該特定的特徵、結構或特性。而且，這種短語不必表示相同的實施方式。而且，在結合一個實施方式描述一個特定的特徵、結構或特性時，人們認為，結合無論是否明確描述的實施方式影響這種特徵、結構或特性，均在本領域的技術人員的知識範圍內。
I、流水線式ADC概述
圖1示出了根據本公開實施方式的流水線式ADC 100的概念方框圖。如圖1中所示，流水線式ADC 100包括四個級聯型轉換器級102-108，其按照順序處理類比輸入訊號，以將類比輸入訊號轉換成數位輸出訊號。在圖1的頂部，更詳細地示出了轉換器級的示例性配置。
通常，每個轉換器級102-108採樣，使用採樣保持電路110保持其類比輸入，並且使用ADC 112對其類比輸入進行粗糙的類比數位轉換。通過使用數位類比轉換器(DAC)114將ADC 112的輸出轉換回類比域，然後使用減法器116從採樣保持電路110的輸出中減去DAC 114的輸出，計算由ADC 112進行的轉換的誤差。然後，稱為殘差的由減法器116輸出的合成誤差值由放大器118放大並且饋送到下一個轉換器級中，以提取額外的位。由於不需要計算任何其他的殘差，所以最終的轉換器級108可僅僅包含ADC 112。每個轉換器級102-108的ADC輸出在時間上對準，並且使用時間對準器120相結合，以產生最終的數位輸出。
諸如流水線式ADC 100的流水線式ADC的一個關鍵構件為乘法DAC(MDAC)。MDAC通常包含在流水線式ADC的每個轉換器級中，並且如上所述，執行採樣保持電路110、DAC 114、減法器116以及放大器118的功能。這個模塊的性能通常規定整個流水線式ADC的功率效率和/或頻寬。
圖2示出了包括開關電容器網路202和A類跨導放大器204的單端版本的MDAC 200。為了清晰起見，在圖2中已經省略了DAC 114的功能和實現方式。
MDAC 200在兩個階段中進行操作：採樣階段和放大階段。至少兩個非重叠的時鐘訊號，在圖2中標記為Φ1和Φ2，用於控制電容器網路202中的開關S1-S6，以在這兩個階段中操作MDAC 200。在採樣階段，時鐘訊號Φ1控制閉合開關S1、S2以及S3，並 且時鐘訊號Φ2控制斷開開關S4、S5以及S6。由於閉合開關S1、S2以及S3，所以相對於共模電壓VCMN，將類比輸入電壓VIN採樣到兩個採樣電容器CF和CS上。共模電壓VCMN為直流電壓並且用於偏置n型場效應晶體管(NFET)N1，使得N1適當地放大與其閘極(也稱為跨導放大器204的總和節點)耦合的訊號。在採樣階段之後，在電容器CF和CS上的電壓基本上等於VIN-VCMN，儲存在電容器CF上的電荷基本上等於QF=(VIN-VCMN)*CF，並且儲存在電容器CS上的電荷基本上等於QS=(VIN-VCMN)*CS。
在放大階段，時鐘訊號Φ2控制閉合開關S4、S5以及S6，並且時鐘訊號Φ1控制斷開開關S1、S2以及S3。電容器CF成為耦接在跨導放大器118的輸出(在圖2中標記為VOUT)和輸入之間的反饋電容器，並且電容器CS對DAC 114(未顯示)的DAC輸出電壓VREF採樣。如果VREF與VIN不同，那麽在放大階段，在電容器CS和CF之間進行電荷分享。在放大階段之後，在電容器CF上的電壓基本上等於VOUT-VCMN，在電容器CS上的電壓基本上等於VREF-VCMN，在電容器CF上儲存的電荷基本上等於QF=-CF*(VOUT-VCMN)，並且在電容器CS上儲存的電荷基本上等於QS=-CS*(VREF-VCMN)。
由於電荷守恒，通過使在採樣階段之後在電容器CS和CF上的電荷的總和等於在放大階段之後在電容器CS和CF上的電荷的總和，可確定在放大階段之後的MDAC 200的合成輸出，由以下等式表示：其中，在電容器CS和CF上的電荷的正極性符號在虛擬接地上指向跨導放大器204的總和節點。求解剩餘輸出電壓VOUT時，MDAC 200的運算等於：。
因此，MDAC 200提供剩餘輸出電壓VOUT，該電壓由在帶有 由電容器CS和CF的值確定的某些增益的VIN和VREF之間的差值表示。這個功能與採樣保持電路110、DAC 114、減法器116以及放大器118一致。不失一般性地，假設在等式(2)中的VOUT的表達式VCMN=0。
跨導放大器204包括n型場效應晶體管(NFET)N1和p型場效應晶體管(PFET)P1。由共模電壓VCMN以及由P1所提供的電流將N1偏置到其飽和操作區域內。P1由電壓VBP偏置，以用作直流電流源。跨導放大器204通常稱為單端A類跨導放大器，這是因為跨導放大器具有偏置的單個放大部件N1，從而始終傳導電流。結果，從電源VDD到在跨導放大器204的輸出處的電容性負載的電荷傳遞本質上效率低，這是因為平均僅僅該電流的很小一部分進入負載中。
II、提高功率效率和/或性能的MDAC
圖3示出了根據本公開的實施方式的可提供在頻寬方面比MDAC 200更高級的功率效率和/或性能的單端MDAC 300。通常，配置MDAC 300並且通過與MDAC 200相似的方式進行操作。然而，MDAC 300包括互補推挽跨導放大器304和具有兩個額外的開關S7和S8以及電平移位電容器CM的開關電容器網路302。
如圖3中所示，互補推挽跨導放大器304具體包括兩個互補放大部件PFET P1和NFET N1。這與用於單端A類跨導放大器204中的單個放大部件N1形成對比。通常，可顯示出，與單端A類跨導放大器204相比，通過使用兩個互補放大部件P1和N1和適當地進行偏置，可將流過互補推挽跨導放大器304的電源VDD的更大一部分電荷傳遞給在放大器的輸出處的電容性負載。這就允許MDAC 300在增益、頻寬和速度方面以比MDAC 200更高的功率效率和/或性能等級進行操作。根據功率和性能要求，可具體偏置互補推挽跨導放大器304的放大部件P1和N1，以在A類、B類或AB類操作區域中進行操作。互補推挽跨導放大器304的PFET P2和NFET N2提供共源共閘放大器設置。P2和N2分別由電壓VBP和VBN偏置。
將由互補推挽跨導放大器304放大的訊號提供給P1和N1的閘極(也稱為互補推挽跨導放大器304的總和節點)。包含在開關電容器網路302中的額外開關S7和S8和電平移位電容器CM用於將要放大的訊號和共模電壓VCMP提供給P1的閘極。電平移位電容器CM具體用於隔離這兩個直流共模電壓VCMP和VCMN，同時允許要放大的交流小訊號穿入P1的閘極。共模電壓VCMP為直流電壓並且用於偏置P1，從而P1適當地放大耦合至其閘極的訊號。在MDAC 300的操作的採樣階段，由時鐘訊號Φ1控制閉合開關S7，並且由時鐘訊號Φ2控制斷開開關S8。在MDAC 300的操作的放大階段，由時鐘訊號Φ1控制斷開開關S7，並且由時鐘訊號Φ2控制閉合開關S8。
應注意的是，互補推挽跨導放大器304能夠具有其他實現方式。例如，互補推挽放大器304的其他實現方式可使用不同的晶體管類型(例如，雙極面結型晶體管)配置(例如，非共源共閘配置)和/或其他額外部件。
圖4示出了根據本公開實施方式的可在增益、頻寬以及速度方面提供比MDAC 200更高級的功率效率和/或性能的單端MDAC 400。通常，配置MDAC 400並且通過與MDAC 300相似的方式進行操作。然而，MDAC 400將電平移動電容器CM分成兩個單獨的電平移動電容器：靜態電平移位電容器CMS和動態電平移位電容器CMD。在操作的採樣和放大階段，靜態電容器CMS保持耦接在P1和N1的閘極之間。另一方面，動態電容器CMD在採樣階段通過共模電壓VCMP和VCMN充電，並且在放大階段分別在P1和N1的閘極上逐漸建立所需要的共模電壓VCMP和VCMN。與MDAC 300中的CM相比，這種分立的電容器配置允許減小電容器CMD的尺寸，這就相應地允許減小開關S7和S8 的尺寸。例如，在使用傳輸晶體管實現開關S7和S8的情况下，可減小傳輸晶體管的溝道的寬長比。而且，在電容器CMS和CMD之間進行的電荷平均就減小了這兩個電容器上的採樣噪聲。
圖5示出了根據本公開實施方式的可在頻寬和速度方面提供比MDAC 200更高級的功率效率和/或性能的差分MDAC 500。通常，配置MDAC 500並且通過與MDAC 300相似的方式進行操作。然而，MDAC 500為差分的並且包括兩個端部：第一端，包括開關電容器網路502A並且與互補推挽跨導放大器504的左側連接；以及第二端，包括開關電容器網路502B並且與互補推挽跨導放大器504的右側連接。MDAC 500的第一端處理類比輸入VIN+和DAC輸出VREF+的正端，以提供剩餘輸出訊號VOUT+的正端，並且MDAC 500的第二端提供類比輸入VIN-和DAC輸出VREF-的負端，以提供剩餘輸出訊號VOUT-的負端。在至少一個實施方式中，MDAC 500的左右側(理想地)對稱，並且包括以相同的方式設置的相似部件。
應注意的是，在MDAC 500的其他實現方式中，可以以與圖4中所示相似的分立配置實施電平移位電容器CMA和CMB。
應進一步注意的是，在本文中所公開的開關電容器網路和互補推挽跨導放大器配置不限於具有MDAC的應用。例如，圖6示出了根據本公開實施方式的具有更廣義的形式的在圖5中所示的MDAC 500的基本配置。具體而言，已經修改了在圖6中的開關電容器網路602A和602B，以省略開關S2A、S2B、S5A和S5B以及電容器CMA和CMB。由於進行了修改，所以開關電容器網路602A和602B與互補推挽放大器一起配置為廣義的單位增益放大器600(或緩衝器)。由單位增益放大器600接收的差分輸入訊號VIN+/-進行單位增益放大，並且通過差分輸出訊號VOUT+/-由單位增益放大器輸出。
本領域的技術人員會理解的是，可將單位增益放大器600修 改為包括諸如電阻器、電感器、電容器以及開關的其他部件，以實現多個不同的功能。例如，可將單位增益放大器600修改為包括諸如電阻器、電感器、電容器以及開關的其他部件，以實現非單一的增益功能。此外，可修改單位增益放大器600，從而可以以與圖4中所示相似的分立配置實施電平移位電容器CMA和CMB。
圖7示出了根據本公開實施方式的作為單位增益放大器600的變型的單位增益放大器700。具體而言，已經將圖7中的開關電容器網路702A和702B修改為省略開關S7A、S7B、S8A和S8B以及電容器CMA和CMB，並且進一步包括開關S9A、S9B、S10A和S10B以及電容器CF2A和CF1A。通常，開關S9A和S10A以及電容器CF2A與上述開關S3A和S6A以及電容器CF1A的運行方式相同。同樣，開關S9B和S10B以及電容器CF2B與上述開關S3B和S6B以及電容器CF1B的運行方式相同。
本領域的技術人員會理解的是，可將單位增益放大器700修改為包括諸如電阻器、電感器、電容器以及開關的其他部件，以實現多個不同的功能。例如，可將單位增益放大器700修改為包括諸如電阻器、電感器、電容器以及開關的其他部件，以實現非單一的增益功能。
本領域的技術人員會進一步理解的是，在圖5至圖7中所示的差分放大器可進一步包括尾電流源，其耦接至NFET放大部件和/或PFET放大部件的源極(即，圖5至圖7中所示的差分放大器可實施為源極耦接的對放大器，或者在英國文獻中可稱為長尾對放大器)。通常，進一步使用尾電流源，有助於使不同的放大器的兩側的偏置電流與放大器的輸入共模水平無關。
而且，本領域的技術人員會進一步理解的是，可容易地將圖6和圖7中所示的差分放大器修改為在其他實現方式中用作單端單位增益放大器。該修改可與實現在圖6和圖7中所示的差分放大器的兩個對稱側中的僅僅一個一樣簡單。圖6中所示的單端版本 的單位增益放大器中的電平移位電容器CMA(或CMB)可以以與圖4中所示的相似的分離配置實施。
III、結論
已經借助於闡述特定功能及其關係的實現方式的功能性構件，描述了本公開。為了便於進行描述，已經在本文中任意地限定了這些功能性構件的界限。只要適當地執行這些特定功能及其關係，就可限定可選的界限。
S1‧‧‧控制閉合開關
S2‧‧‧控制閉合開關
S3‧‧‧控制閉合開關
S4‧‧‧控制斷開開關
S5‧‧‧控制斷開開關
S6‧‧‧控制斷開開關
S7‧‧‧額外的開關
S8‧‧‧額外的開關
302‧‧‧開關電容器網路
304‧‧‧互補推挽跨導放大器

Claims (10)

  1. 一種用於放大輸入訊號的開關電容器放大器，包括：第一開關，被配置為將所述輸入訊號耦合至採樣電容器的第一端；第二開關，被配置將DC訊號耦合至所述採樣電容器的第二端；第三開關，被配置為將互補推挽放大器的輸出耦接至所述採樣電容器的所述第一端；以及第四開關，被配置為將所述互補推挽放大器的第一總和節點耦接至所述採樣電容器的所述第二端。
  2. 根據請求項1所述的開關電容器放大器，進一步包括：第五開關，被配置為將動態電平移位電容器的第一端耦接至所述互補推挽放大器的第二總和節點；以及第六開關，被配置為將額外的DC訊號耦合至所述動態電平移位電容器的所述第一端，其中，所述動態電平移位電容器的第二端耦接至所述採樣電容器的所述第二端。
  3. 根據請求項2所述的開關電容器放大器，進一步包括：靜態電平移位電容器，耦接在所述互補推挽放大器的所述第一總和節點和所述互補推挽放大器的所述第二總和節點之間。
  4. 根據請求項1所述的開關電容器放大器，進一步包括：第五開關，被配置為將所述輸入訊號耦合至額外的採樣電容器的第一端；以及第六開關，被配置為將數位類比轉換器(DAC)輸出訊號耦合至所述額外的採樣電容器的所述第一端。
  5. 一種流水線式類比數位轉換器(ADC)的轉換器級，包括：ADC，被配置為將類比輸入訊號轉換成數位輸出訊號；以及乘法數位類比轉換器(MDAC)，包括： 第一開關，被配置為將所述類比輸入訊號耦合至採樣電容器的第一端；第二開關，被配置為將DC訊號耦合至所述採樣電容器的第二端；第三開關，被配置為將互補推挽放大器的輸出耦接至所述採樣電容器的所述第一端；以及第四開關，被配置為將所述互補推挽放大器的第一總和節點耦接至所述採樣電容器的所述第二端。
  6. 根據請求項5所述的轉換器級，進一步包括：第五開關，被配置為將動態電平移位電容器的第一端耦接至所述互補推挽放大器的第二總和節點耦合；以及第六開關，被配置為將額外的DC訊號耦合至所述動態電平移位電容器的所述第一端，其中，所述動態電平移位電容器的第二端耦接至所述採樣電容器的所述第二端。
  7. 根據請求項5所述的轉換器級，進一步包括：靜態電平移位電容器，耦接在所述互補推挽放大器的所述第一總和節點和所述互補推挽放大器的第二總和節點之間。
  8. 根據請求項5所述的轉換器級，進一步包括：第五開關，被配置為將所述類比輸入訊號耦合至額外的採樣電容器的第一端；以及第六開關，被配置為將數位類比轉換器(DAC)輸出訊號耦合至所述額外的採樣電容器的所述第一端。
  9. 一種用於放大輸入訊號的開關電容器放大器，包括：互補推挽放大器；以及開關電容器網路，包括：第一開關，被配置為將所述輸入訊號耦合至採樣電容器的第 一端；第二開關，被配置為將DC訊號耦合至所述採樣電容器的第二端；第三開關，被配置為將所述互補推挽放大器的輸出耦接至所述採樣電容器的所述第一端；以及第四開關，被配置為將所述互補推挽放大器的第一總和節點耦接至所述採樣電容器的所述第二端。
  10. 一種用於放大輸入訊號的開關電容器放大器，包括：第一開關，被配置為將所述輸入訊號耦合至第一採樣電容器的第一端以及第二採樣電容器的第一端；第二開關，被配置為將DC訊號耦合至所述第一採樣電容器的第二端；第三開關，被配置為將DC訊號耦合至所述第二採樣電容器的第二端；第四開關，被配置為將互補推挽放大器的輸出耦接至所述第一採樣電容器的第一端以及所述第二採樣放大器的第一端；第五開關，被配置為將所述互補推挽放大器的第一總和節點耦接至所述第一採樣電容器的第二端；以及第六開關，被配置為將所述互補推挽放大器的第二總和節點耦接至所述第二採樣電容器的第二端。
TW102124224A 2012-07-06 2013-07-05 用於放大輸入訊號的開關電容器放大器 TWI543526B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/543,386 US8686888B2 (en) 2012-07-06 2012-07-06 Complementary switched capacitor amplifier for pipelined ADCs and other applications

Publications (2)

Publication Number Publication Date
TW201409934A true TW201409934A (zh) 2014-03-01
TWI543526B TWI543526B (zh) 2016-07-21

Family

ID=48740801

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102124224A TWI543526B (zh) 2012-07-06 2013-07-05 用於放大輸入訊號的開關電容器放大器

Country Status (6)

Country Link
US (1) US8686888B2 (zh)
EP (2) EP2683079B1 (zh)
KR (1) KR101486072B1 (zh)
CN (1) CN103532501B (zh)
HK (1) HK1191750A1 (zh)
TW (1) TWI543526B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6111662B2 (ja) * 2012-12-28 2017-04-12 富士通株式会社 アナログ／デジタル変換器
US9225561B2 (en) * 2013-05-30 2015-12-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Pipelined charge redistribution decision feedback equalizer (DFE) for a receiver
US9385898B2 (en) * 2013-05-30 2016-07-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Pipelined programmable feed forward equalizer (FFE) for a receiver
JP6329949B2 (ja) * 2013-07-09 2018-05-23 パナソニック株式会社 スイッチトキャパシタ回路及びその駆動方法
US9525848B2 (en) 2014-05-30 2016-12-20 Highfive Technologies, Inc. Domain trusted video network
US9577616B2 (en) 2015-01-19 2017-02-21 Analog Devices, Inc. Level shifter
US10062450B1 (en) * 2017-06-21 2018-08-28 Analog Devices, Inc. Passive switched capacitor circuit for sampling and amplification
CN109391248B (zh) 2017-08-10 2020-12-08 华为技术有限公司 一种信号分发电路及信号分发电路系统
KR102398446B1 (ko) * 2017-12-12 2022-05-16 주식회사 디비하이텍 아날로그-디지털 변환기
US10483993B1 (en) * 2018-12-28 2019-11-19 Texas Instruments Incorporated Residue amplifier
CN110224700A (zh) * 2019-05-05 2019-09-10 西安电子科技大学 一种高速互补类型双电源运算放大器
US10972113B1 (en) * 2019-12-31 2021-04-06 Semiconductor Components Industries, Llc Systems with ADC circuitry and associated methods
CN112152627B (zh) * 2020-08-25 2023-02-24 西安电子科技大学 应用于GS/s流水线ADC推挽输出级驱动的MDAC
WO2023057066A1 (en) * 2021-10-07 2023-04-13 Huawei Technologies Co., Ltd. Parallel path switched capacitor amplifier
TWI819537B (zh) * 2022-03-22 2023-10-21 瑞昱半導體股份有限公司 以比較器為核心的切換電容式電路
US11750160B1 (en) * 2022-04-09 2023-09-05 Caelus Technologies Limited Gain-boosted class-AB differential residue amplifier in a pipelined Analog-to-Digital Converter (ADC) using switched-capacitor common-mode feedback to eliminate tail current sources
DE202023100225U1 (de) 2023-01-17 2023-02-03 Raghu Chickmagaluru Nataraj Ein System für eine kreuzgekoppelte Doppel-Topologie-Konfiguration von geschalteten Kondensatorumrichtern

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400301B1 (en) * 2000-09-07 2002-06-04 Texas Instruments Incorporated amplifying signals in switched capacitor environments
US6753801B2 (en) * 2002-08-23 2004-06-22 Micron Technology, Inc. Fully differential reference driver for pipeline analog to digital converter
US6967611B2 (en) 2004-03-19 2005-11-22 Freescale Semiconductor, Inc. Optimized reference voltage generation using switched capacitor scaling for data converters
US7295042B2 (en) * 2004-07-20 2007-11-13 Analog Devices, Inc. Buffer
US7345530B1 (en) * 2006-06-01 2008-03-18 National Semiconductor Corporation Regulated switch driving scheme in switched-capacitor amplifiers with opamp-sharing
US7477087B2 (en) * 2006-06-14 2009-01-13 Analog Devices, Inc. Switch-capacitor techniques for level-shifting
US7595678B2 (en) * 2006-09-11 2009-09-29 The Board Of Regents, University Of Texas System Switched-capacitor circuit
JP2009027282A (ja) * 2007-07-17 2009-02-05 Sony Corp サンプルホールド回路およびパイプラインａｄ変換器
US7724088B2 (en) * 2007-09-11 2010-05-25 Asahi Kasei Emd Corporation Push-pull amplifier
JP4564558B2 (ja) * 2008-09-19 2010-10-20 株式会社半導体理工学研究センター 差動演算増幅回路とそれを用いたパイプライン型ａ／ｄ変換装置
EP2262106B1 (en) * 2009-06-12 2016-08-10 ST-Ericsson SA Circuit for an amplifier
US8120519B2 (en) * 2010-06-04 2012-02-21 Maxim Integrated Products, Inc. Shared operational transconductance amplifier pipelined ADC incorporating a sample/hold amplifier and multiple MDAC stages

Also Published As

Publication number Publication date
US20140009316A1 (en) 2014-01-09
KR101486072B1 (ko) 2015-01-23
US8686888B2 (en) 2014-04-01
EP2866346A1 (en) 2015-04-29
EP2683079A3 (en) 2014-04-16
HK1191750A1 (zh) 2014-08-01
CN103532501B (zh) 2016-09-21
KR20140005822A (ko) 2014-01-15
TWI543526B (zh) 2016-07-21
EP2866346B1 (en) 2016-04-06
CN103532501A (zh) 2014-01-22
EP2683079B1 (en) 2016-09-14
EP2683079A2 (en) 2014-01-08

Similar Documents

Publication Publication Date Title
TWI543526B (zh) 用於放大輸入訊號的開關電容器放大器
US9634685B2 (en) Telescopic amplifier with improved common mode settling
US7633423B2 (en) Method of and apparatus for reducing settling time of a switched capacitor amplifier
US6380806B1 (en) Differential telescopic operational amplifier having switched capacitor common mode feedback circuit portion
CN101764612A (zh) 多阶段比较器
US6031480A (en) Method and apparatus for implementing a pipelined A/D converter with inter-stage amplifiers having no common mode feedback circuitry
CN106953606B (zh) 全差分放大器及应用其的余量增益电路
US6870495B1 (en) Double throughput analog to digital converter
CN101753145A (zh) 乘法数模转换器
TW201304427A (zh) 用於管線類比數位轉換器之１－位元單元電路
US20070247348A1 (en) Switched-capacitor reset architecture for opamp
JP3597812B2 (ja) 擬似差動増幅回路及び擬似差動増幅回路を使用したａ／ｄ変換器
Wang et al. A 3.3 mW 12 MS/s 10b pipelined ADC in 90 nm digital CMOS
EP4258545A1 (en) Gain boosted class ab differential residue amplifier in a pipelined analog to digital converter (adc) using switched capacitor common mode feedback to eliminate tail current sources
Chandrashekar et al. A 20-MS/s to 40-MS/s reconfigurable pipeline ADC implemented with parallel OTA scaling
Suh et al. A 10-bit 25-MS/s 1.25-mW pipelined ADC with a semidigital Gm-based amplifier
Martins et al. SC biquad filter with hybrid utilization of opamp and comparator-based circuit
Wu et al. Design of a rail-to-rail constant-gm CMOS operational amplifier
Hashemi et al. A low power 1-V 10-bit 40-MS/s pipeline ADC
Germano et al. A Programmable Gain Dynamic Residue Amplifier in 65nm CMOS
Zahrai et al. A 12b 100ms/s highly power efficient pipelined adc for communication applications
Ashraf et al. A 10-bit 250MS/s pipelined ADC with a merged S/H & 1 st stage using an optimal opamp sharing technique
Venkatram et al. Parallel gain enhancement technique for switched-capacitor circuits
Wen et al. A 12b 60MS/s SHA-less opamp-sharing pipeline A/D with switch-embedded dual input OTAs
CN108173521B (zh) 基于电荷泵结构的低功耗残差放大器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees