CN108173521B - 基于电荷泵结构的低功耗残差放大器 - Google Patents

基于电荷泵结构的低功耗残差放大器 Download PDF

Info

Publication number
CN108173521B
CN108173521B CN201810060252.1A CN201810060252A CN108173521B CN 108173521 B CN108173521 B CN 108173521B CN 201810060252 A CN201810060252 A CN 201810060252A CN 108173521 B CN108173521 B CN 108173521B
Authority
CN
China
Prior art keywords
charge pump
switch
stage
amplifying circuit
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810060252.1A
Other languages
English (en)
Other versions
CN108173521A (zh
Inventor
徐代果
胡刚毅
徐世六
李儒章
王健安
陈光炳
付东兵
刘涛
陈凯让
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 24 Research Institute
Original Assignee
CETC 24 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 24 Research Institute filed Critical CETC 24 Research Institute
Priority to CN201810060252.1A priority Critical patent/CN108173521B/zh
Publication of CN108173521A publication Critical patent/CN108173521A/zh
Application granted granted Critical
Publication of CN108173521B publication Critical patent/CN108173521B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/077—Charge pumps of the Schenkel-type with parallel connected charge pump stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/231—Indexing scheme relating to amplifiers the input of an amplifier can be switched on or off by a switch to amplify or not an input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/234—Indexing scheme relating to amplifiers the input amplifying stage being one or more operational amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/507—A switch being used for switching on or off a supply or supplying circuit in an IC-block amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45484—Indexing scheme relating to differential amplifiers the CSC comprising one or more op-amps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种基于电荷泵结构的低功耗残差放大器，其第一开关的一端作为第一输入端，连接第一差分输入信号，另一端连接第一电容的上极板；第二开关的一端连接第一电容的上极板，另一端连接第二电容的上极板；第三开关的一端作为第二输入端，连接第二差分输入信号，另一端连接第一电容的下极板；第四开关的一端作为第三输入端，连接第二差分输入信号，另一端连接第二电容的下极板；第五开关的一端作为第四输入端，连接第一差分输入信号，另一端连接第一电容的下极板；第六开关的一端连接第一电容的上极板，另一端连接第二电容的下极板；第二开关与第二电容上极板的连接节点作为输出端。本发明可以在降低功耗的同时降低模数转换器设计难度。

Description

基于电荷泵结构的低功耗残差放大器
技术领域
本发明属于模数或数模混合集成电路领域，具体涉及一种基于电荷泵结构的低功耗残差放大器。
背景技术
近年来，随着集成电路制造技术的不断发展，CMOS(Complementary Metal OxideSemiconductor，互补金属氧化物半导体)器件的特征尺寸不断减小，集成电路的工作电压也不断降低，在深亚微米工艺下，模数转换器的工作速度得到了极大的提高，同时，功耗进一步降低。但是，作为模数转换器的核心组成部分，残差器的性能成了高速低功耗设计的瓶颈。传统的几种比较器结构，很难同时满足速度、功耗和低电源电压等要求。
为了更详细的描述上述问题，先来分析传统结构比较器的工作原理和优缺点。结构1给出了基于运算放大器结构的残差放大器原理图。如图1所示，在流水线结构A/D转换器结构中，增益级被用来放大上一级A/D(模/数)转换器产生的残差信号。然而为了使闭环增益误差小于1LSB的精度，OTA(operational trans conductance amplifier，跨导放大器)的直流增益(A)必须满足：A＞2N-1。其中N代表所要设计A/D转换器的位数。以16位A/D转换器为例，OTA的直流增益至少要达到90.3dB，考虑工艺角以及温度的影响，通常要加10dB左右的冗余，最终要设计实现一个直流增益为100dB的OTA，在新工艺下(<65nm)实现如此高的增益是非常困难的，同时高增益必然会导致高功耗。为了缓解高增益带来的限制，闭环增益衰减技术被用来解决这个问题。基本原理是通过降低闭环增益，从而减轻对增益误差的要求，进而降低对直流增益的需求，其推导过程如下：
Figure BDA0001555085740000021
假设C1远大于Cf，则上式可简化为：
Figure BDA0001555085740000022
其中Vin/Aβ代表OTA直流增益产生的电压误差，为使其小于N位A/D转换器的1LSB(Vref/2N)，则OTA的直流增益A即为：
Figure BDA0001555085740000023
在流水线结构A/D转换器结构中,增益级的输入信号Vin＝Vref/2N1，反馈因数β＝2-m，进而上式可简化得：
A＞2N-N1+m
上式表明OTA的直流增益随着闭环增益的减小而降低。假设m＝3，N＝16，N1＝6，则直流增益降为8192(78.3dB)，考虑10dB冗余，OTA的增益至少要设计到88.3dB。当然可以持续降低m，但是过低的m会增加流水线结构中下一级A/D转换器的设计难度。所以闭环增益的降低和后级设计的难度往往是一个折中。
发明内容
本发明提供一种基于电荷泵结构的低功耗残差放大器，以解决模拟转换器中现有残差放大器难以同时降低设计难度和功耗的问题。
根据本发明实施例的第一方面，提供一种基于电荷泵结构的低功耗残差放大器，包括电荷泵放大电路，所述电荷泵放大电路包括第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第一电容和第二电容，所述第一开关的一端作为所述电荷泵放大电路的第一输入端，连接第一差分输入信号，另一端连接第一电容的上极板；所述第二开关的一端连接第一电容的上极板，另一端连接第二电容的上极板；所述第三开关的一端作为所述电荷泵放大电路的第二输入端，连接第二差分输入信号，另一端连接第一电容的下极板；所述第四开关的一端作为所述电荷泵放大电路的第三输入端，连接第二差分输入信号，另一端连接第二电容的下极板；所述第五开关的一端作为所述电荷泵放大电路的第四输入端，连接第一差分输入信号，另一端连接第一电容的下极板；所述第六开关的一端连接第一电容的上极板，另一端连接第二电容的下极板；所述第二开关与第二电容上极板的连接节点作为所述电荷泵放大电路的输出端；其中，所述第一开关至第四开关由第一控制信号控制其通断，所述第五开关和第六开关由第二控制信号控制其通断，所述第一控制信号和第二控制信号为相位相反的两个脉冲信号。
在一种可选的实现方式中，在采样阶段，所述第一控制信号为高电平，所述第二控制信号为低电平，所述第一开关至第四开关导通，第五开关和第六开关关断，第一电容和第二电容处于并联状态，两者上下极板的电压差均为第一差分输入信号的2倍，此时对第一差分输入信号和第二差分输入信号进行采样和保持；在放大阶段，所述第一控制信号为低电平，所述第二控制信号为高电平，所述第一开关至第四开关关断，第五开关和第六开关导通，第一电容和第二电容处于串联状态，此时第二电容的上极板和第一电容的下极板之间的电压差为第一差分输入信号的5倍，从而实现对第一差分输入信号的放大。
在另一种可选的实现方式中，所述电荷泵放大电路设置在两级模数转换器之间，其中所述电荷泵放大电路的第一输入端和第四输入端连接上一级模数转换器的第一差分输出端，第二输入端和第三输入端连接上一级模数转换器的第二差分输出端，所述电荷泵放大电路的输出端连接下一级模数转换器的对应输入端。
在另一种可选的实现方式中，所述电荷泵放大电路为多级串联，针对除最后一级外的其他级电荷泵放大电路，其都对应设置有结构相同但差分输入信号连接相反的匹配电荷泵放大电路，其中所述匹配电荷泵放大电路的第一输入端和第四输入端连接该级对应的第二差分输入信号，第二输入端和第三输入端连接该级对应的第一差分输入信号，对于同一级的电荷泵放大电路和匹配电荷泵放大电路，其第一控制信号和第二控制信号对应相同，对于不同级的电荷泵放大电路以及不同级的匹配电荷放大电路，上一级的第一控制信号与下一级的第一控制信号的相位相反，并且上一级的第二控制信号与下一级的第二控制信号的相位相反。
在另一种可选的实现方式中，针对相邻两个电荷泵放大电路，上一级电荷泵放大电路的输出端连接下一级电荷泵放大电路的第一输入端和第四输入端，上一级匹配电荷泵放大电路的输出端连接所述下一级电荷泵放大电路的第二输入端和第三输入端；
针对相邻两个匹配电荷泵放大电路，上一级匹配电荷泵放大电路的输出端连接下一级匹配电荷泵放大电路的第一输入端和第四输入端，上一级电荷泵放大电路的输出端连接所述下一级匹配电荷泵放大电路的第二输入端和第三输入端。
在另一种可选的实现方式中，相邻电荷泵放大电路之间设置有第一单位增益缓冲器，其中上一级电荷泵放大电路的输出端与所述第一单位增益缓冲器的输入端连接，所述第一单位增益缓冲器的输出端连接下一级电荷泵放大电路的第一输入端和第四输入端，以及下一级匹配电荷泵放大电路的第二输入端和第三输入端；
相邻匹配电荷泵放大电路之间设置有第二单位增益缓冲器，其中上一级匹配电荷泵放大电路的输出端与所述第二单位增益缓冲器的输入端连接，所述第二单位增益缓冲器的输出端连接下一级匹配电荷泵放大电路的第一输入端和第四输入端，以及下一级电荷泵放大电路的第二输入端和第三输入端。
在另一种可选的实现方式中，所述第一单位增益缓冲器和第二单位增益缓冲器都包括第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管和复位开关，其中所述第一NMOS管的栅极作为所述第一单位增益缓冲器或第二单位增益缓冲器的输入端，源极通过所述复位开关连接所述第三NMOS管的漏极，漏极连接所述第一PMOS管M3的漏极；所述第二NMOS管的栅极连接其漏极，源极通过所述复位开关连接所述第三NMOS管的漏极，漏极分别连接所述第二PMOS管的漏极，并作为所述第一单位增益缓冲器或第二单位增益缓冲器的输出端，所述第三NMOS管的栅极连接偏置电压，源极接地；所述第一PMOS管的漏极连接其栅极，源极接电源；第二PMOS管的栅极与第一PMOS管的栅极连接，源极接电源。
在另一种可选的实现方式中，多级串联的电荷泵放大电路设置于两级模数转换器之间，其第一级电荷泵放大电路的第一输入端和第四输入端以及第一级匹配电荷泵放大电路的第二输入端和第三输入端连接上一级模数转换器的第一差分输出端，第一级电荷泵放大电路的第二输入端和第三输入端以及第一级匹配电荷泵放大电路的第一输入端和第四输入端连接上一级模数转换器的第二差分输出端，最后一级电荷泵放大电路的输出端连接下一级模数转换器的输入端。
在另一种可选的实现方式中，通过对所述下一级模数转换器的总电容和/或参考电压进行调节，来对所述电荷泵放大电路的放大倍数进行补偿。
本发明的有益效果是：
本发明通过采用由开关电容组成的电荷泵放大电路，可以提高其与深亚微米工艺的兼容性，降低功耗，与此同时降低设计难度和依赖性。
附图说明
图1是模数转换器中传统残差放大器的电路图；
图2是本发明基于电荷泵结构的低功耗残差放大器的一个实施例电路图和控制信号的时序图；
图3(a)和(b)分别是在采样阶段和放大阶段时图2的等效电路图；
图4是图2所示实施例的仿真结果示意图；
图5是本发明基于电荷泵结构的低功耗残差放大器的另一个实施例电路图。
图6是本发明基于电荷泵结构的低功耗残差放大器的另一个实施例电路图和控制信号的时序图；
图7是图5和6中第一单位增益缓冲器和第二单位增益缓冲器的一个实施例电路图；
图8是本发明和传统残差放大器的增益对比图；
图9是本发明和传统残差放大器的功耗对比图。
具体实施方式
为了使本技术领域的人员更好地理解本发明实施例中的技术方案，并使本发明实施例的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明实施例中技术方案作进一步详细的说明。
在本发明的描述中，除非另有规定和限定，需要说明的是，术语“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
参见图2，为本发明基于电荷泵结构的低功耗残差放大器的一个实施例电路图。本实施例中残差放大器只有一个电荷泵放大电路，属于单级残差放大器，并且本实施例中第一差分输入信号为差分正向输入信号+Vin，第二差分输入信号为差分负向输入信号-Vin，此时在残差放大器的输出端Vout理论上输出+5Vin；当然，第一差分输入信号也可以为差分负向输入信号-Vin，第二差分输入信号可以为差分正向输入信号+Vin，此时残差放大器输出端Vout输出的电压理论上为-5Vin。结合本实施例所示，该电荷泵放大电路可以包括第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5、第六开关S6、第一电容C1和第二电容C2，所述第一开关S1的一端作为所述电荷泵放大电路的第一输入端，连接第一差分输入信号+Vin，另一端连接第一电容C1的上极板；所述第二开关S2的一端连接第一电容C1的上极板，另一端连接第二电容C2的上极板；所述第三开关S3的一端作为所述电荷泵放大电路的第二输入端，连接第二差分输入信号-Vin，另一端连接第一电容C1的下极板；所述第四开关S4的一端作为所述电荷泵放大电路的第三输入端，连接第二差分输入信号-Vin，另一端连接第二电容C2的下极板；所述第五开关S5的一端作为所述电荷泵放大电路的第四输入端，连接第一差分输入信号+Vin，另一端连接第一电容C1的下极板；所述第六开关S6的一端连接第一电容C1的上极板，另一端连接第二电容C2的下极板；所述第二开关S2与第二电容C2上极板的连接节点作为所述电荷泵放大电路的输出端Vout；其中，所述第一开关S1至第四开关S4由第一控制信号Φ1_s控制其通断，所述第五开关S5和第六开关S6由第二控制信号Φ1_a控制其通断，所述第一控制信号Φ1_s和第二控制信号Φ1_a为相位相反的两个脉冲信号。
本实施例中，结合图2中时序图所示，当本发明残差放大器进入采样阶段时，所述第一控制信号Φ1_s为高电平，所述第二控制信号Φ1_a为低电平，所述第一开关S1至第四开关S4导通，第五开关S5和第六开关S6关断，第一电容C1和第二电容C2处于并联状态，如图3(a)所示，两者上下极板的电压差均为第一差分输入信号+Vin的2倍(即+2Vin)，此时残差放大器对第一差分输入信号+Vin和第二差分输入信号-Vin进行采样和保持；当本发明残差放大器进入放大阶段时，所述第一控制信号Φ1_s为低电平，所述第二控制信号Φ1_a为高电平，所述第一开关S1至第四开关S4关断，第五开关S5和第六开关S6导通，第一电容C1和第二电容C2处于串联状态，如图3(b)所示，由于电容是储能原件，因此两个电容极板之间的电压不能突变，因此，两个电容串联形成了电荷泵，使得第二电容C2的上极板和第一电容C1的下极板之间的电压差为第一差分输入信号+Vin的5倍(即+5Vin)，从而实现对第一差分输入信号+Vin的放大。具体地，当残差放大器处于采样状态时，存储在C1、C2上的电荷分别为：
Figure BDA0001555085740000081
当残差放大器处于放大状态时，电荷在电容C1、C2上重新分布，存储在C1和C2中的电荷为：
Figure BDA0001555085740000082
根据电荷守恒，Qc1＝Qc1*，Qc2＝Qc2*，可以推导出最终的输出Vout＝+5Vin。图4给出了单级残差放大器的仿真结果，在输入信号为10mV时，输出信号为48.2mV，信号被放大了4.82倍，如果不考虑寄生电容的影响，单级残差放大器的放大倍数为5倍。另外，本发明残差放大器是指在流水线结构A/D转换器结构中，对上一级模数转换器产生的残差信号进行增益放大，并将增益放大后的残差信号传输给下一级模数转换器的电路，因此本发明中残差放大器设置在两级模数转换器之间。其中，本实施例残差放大器中电荷泵放大电路的第一输入端和第四输入端连接上一级模数转换器的第一差分输出端，第二输入端和第三输入端连接上一级模数转换器的第二差分输出端，所述电荷泵放大电路的输出端连接下一级模数转换器的对应输入端。
理论上，单级残差放大器能够提供5倍的闭环增益，但实际中采样开关的漏电流、时钟馈通等因素会影响其放大倍数。经申请人研究发现，通过对本发明残差放大器连接的下一级模数转换器的总电容和/或参考电压进行调节，可以对电泵放大电路的放大倍数进行补偿，进而对残差放大器的放大倍数进行补偿。推导过程如下，这里采用两级pipelined-SAR ADC(即流水线逐次逼近型模数转换器)结构来进行分析。首先，对于两级流水线结构，其最终的输出数字码(D1…Di)应使ADC得输出电压满足：
Figure BDA0001555085740000083
这里G为增益级所提供的放大倍数，通常G＝2N1-1，Cu1，Cu2分别为第一级和第二级A/D转换器中的单位电容。如果实际增益级所提供的放大倍数为：
G*＝2N1-r
则上式变为：
Figure BDA0001555085740000091
为使实际的输出电压和理论分析相等，则第二级ADC(模数转换器)的总电容应增大为原来的2r-1倍或者第二级ADC的参考电压应减小为原来的2r-1倍。在实际测试中，由于ADC总电容大小已经确定，可以通过微调第二级ADC的参考电压补偿增益级所带来的增益误差。
当然，可以通过级联电荷泵放大电路的方式来增大残差放大器的增益，由于单个电荷泵放大电路的增益为第一差分输入信号的5倍，因此级联电荷泵放大电路的闭环增益为第一差分输入信号乘以5的n次方，即可以实现5n的增益，n表示级联数。具体地，结合图5所示，所述电荷泵放大电路为多级串联，针对除最后一级外的其他级电荷泵放大电路，其都对应设置有结构相同但差分输入信号连接相反的匹配电荷泵放大电路，其中所述匹配电荷泵放大电路的第一输入端IN1和第四输入端IN4连接该级对应的第二差分输入信号(如-Vin)，第二输入端IN2和第三输入端IN3连接该级对应的第一差分输入信号(如+Vin)，对于同一级的电荷泵放大电路和匹配电荷泵放大电路，其第一控制信号和第二控制信号对应相同，对于不同级的电荷泵放大电路以及不同级的匹配电荷放大电路，上一级的第一控制信号与下一级的第一控制信号的相位相反，并且上一级的第二控制信号与下一级的第二控制信号的相位相反。针对相邻两个电荷泵放大电路，上一级电荷泵放大电路的输出端OUT连接下一级电荷泵放大电路的第一输入端IN1和第四输入端IN4，上一级匹配电荷泵放大电路的输出端OUT连接所述下一级电荷泵放大电路的第二输入端IN2和第三输入端IN3；针对相邻两个匹配电荷泵放大电路，上一级匹配电荷泵放大电路的输出端OUT连接下一级匹配电荷泵放大电路的第一输入端IN1和第四输入端IN4，上一级电荷泵放大电路的输出端OUT连接所述下一级匹配电荷泵放大电路的第二输入端IN2和第三输入端IN3。
为了防止不同级电荷泵放大电路和匹配电荷泵放大电路之间出现串扰，相邻电荷泵放大电路之间设置有第一单位增益缓冲器110，其中上一级电荷泵放大电路的输出端OUT与所述第一单位增益缓冲器110的输入端连接，所述第一单位增益缓冲器110的输出端连接下一级电荷泵放大电路的第一输入端IN1和第四输入端IN4，以及下一级匹配电荷泵放大电路的第二输入端IN2和第三输入端IN3；相邻匹配电荷泵放大电路之间设置有第二单位增益缓冲器120，其中上一级匹配电荷泵放大电路的输出端OUT与所述第二单位增益缓冲器120的输入端连接，所述第二单位增益缓冲器120的输出端连接下一级匹配电荷泵放大电路的第一输入端IN1和第四输入端IN4，以及下一级电荷泵放大电路的第二输入端IN2和第三输入端IN3。另外，多级串联的电荷泵放大电路设置于两级模数转换器之间，其第一级电荷泵放大电路的第一输入端IN1和第四输入端IN4以及第一级匹配电荷泵放大电路的第二输入端IN2和第三输入端IN3连接上一级模数转换器的第一差分输出端OUT_1，第一级电荷泵放大电路的第二输入端IN2和第三输入端IN3以及第一级匹配电荷泵放大电路的第一输入端IN1和第四输入端IN4连接上一级模数转换器的第二差分输出端OUT_2，最后一级电荷泵放大电路的输出端OUT连接下一级模数转换器的输入端INP。
以残差放大器包括两级串联的电荷泵放大电路为例，参见图6所示，该残差放大器包括两个电荷泵放大电路和一个匹配电荷泵放大电路，在残差放大器的输出端输出的是+25Vin，由此可以实现52的增益。从图6中的时序图可以看出，第一级电荷泵放大电路和第一级匹配电荷泵放大电路的第一控制信号φ1_s和第二控制信号φ1_a对应相同，第一级电荷泵放大电路的第一控制信号φ1_s和第二级电荷泵放大电路的第一控制信号φ2_s的相位相反，第一级电荷泵放大电路的第二控制信号φ1_a和第二级电荷泵放大电路的第二控制信号φ2_a的相位相反。此外，图5和图6中的第一单位增益缓冲器和第二单位增益缓冲器可以采用图7所示的电路，其都包括第一NMOS(N-Metal-Oxide-Semiconductor，N型金属氧化物半导体)管M1、第二NMOS管M2、第三NMOS管M5、第一PMOS(P-Metal-Oxide-Semiconductor，P型金属氧化物半导体)管M3、第二PMOS管M4和复位开关reset，其中所述第一NMOS管M1的栅极作为所述第一单位增益缓冲器或第二单位增益缓冲器的输入端In，源极通过所述复位开关reset连接所述第三NMOS管M5的漏极，漏极连接所述第一PMOS管M3的漏极；所述第二NMOS管M2的栅极连接其漏极，源极通过所述复位开关reset连接所述第三NMOS管M5的漏极，漏极连接所述第二PMOS管M4的漏极，并作为所述第一单位增益缓冲器或第二单位增益缓冲器的输出端out，所述第三NMOS管M5的栅极连接偏置电压Vbias，源极接地；所述第一PMOS管M3的漏极连接其栅极，源极接电源；第二PMOS管M4的栅极与第一PMOS管M3的栅极连接，源极接电源。
以下对本发明残差放大器与传统残差放大器的性能进行分析比较。
首先进行直流增益分析：假定缓冲器的增益为Gbuf，则单个CCP(capacitivecharge pump,容性电荷泵，即电荷泵放大电路)的增益(Gs)为：
Gs＝5Gbuf
为了获得与开关电容放大器相同的放大倍数，则n级电荷泵的增益必须等于开关电容放大器的闭环增益，即：
Figure BDA0001555085740000111
其中β＝5-n，Δe＝1/2N-N1，Gbuf＝1-1/Abuf，这里N1代表第一级A/D转换器的位数，Abuf为单位增益OTA的开环直流增益。根据上式即可求得满足误差要求的Abuf。其表达式为：
Figure BDA0001555085740000112
图8给出了本发明和传统结构增益对比图，其中N＝16，N1＝6。从图中可以很明显的看出，实现同样的电压增益，对电荷泵放大电路的直流增益要求远远降低。以实现闭环增益25为例，采用两个电荷泵放大电路级联这种结构，其直流增益为2048(66.2dB)，然而采用传统结构实现相同误差，OTA所需的增益为25602(88.2dB)，从而避免了高增益OTA的设计。这为在深亚微米工艺下(<65nm)设计实现OTA提供了解决方案。由此可见，在实现相同闭环增益时，相比于传统残差放大器，本发明所需的直流增益较低，这样就降低了下一级模数转换器的设计难度。
其次，进行噪声分析：本发明中增益级中的噪声主要来源于采样开关和单位增益缓冲器。在相位φ1_s，采样开关引入的噪声功率为：
Figure BDA0001555085740000121
其中k为铂尔曼常数，T为热力学温度。在相位φ1_a，噪声主要由采样开关和缓冲器引入，假定噪声带宽由缓冲器主导，则此相位下采样开关的噪声功率为：
Figure BDA0001555085740000122
其中
Figure BDA0001555085740000123
gm1为图7中M1晶体管的跨导，Ron为采样开关的导通电阻。因此上式可以简化为：
Figure BDA0001555085740000124
对于单位增益缓冲器，其输出噪声功率为：
Figure BDA0001555085740000125
通过将上两式求和则在相位φ1_a，总的噪声功率为：
Figure BDA0001555085740000126
对于单级电荷泵放大电路来说，总的输入参考噪声功率为：
Figure BDA0001555085740000127
同理，对于多级电荷泵放大电路串联的结构，每一级的输出参考噪声功率均可以用上式来表示，同时后级的噪声会通过电容耦合到第一级的输入端，所以对于多级电荷泵放大电路来说，总的输入参考噪声功率为：
Figure BDA0001555085740000128
这里的噪声分析是基于单级电荷泵放大电路结构，实际中噪声的估计应结合所选放大器结构配合相应噪声仿真来决定。
最后，对功耗进行分析：这里采用图1所示的残差放大器来推导OTA的功耗。这里假定OTA的总跨导为gm，输出负载为CLA。在电荷重新分布阶段(φ1_a)，其输出电阻R为：
Figure BDA0001555085740000131
则电路的建立时间常数τ＝RCLA。通常为使SC的输出电压误差在一定的建立时间(Tse)内小于1LSB，即：
Figure BDA0001555085740000132
则时间常数需满足τ＝Tse/(Nln2)。所以对于给定的CLA，结合上两式可以得到满足误差要求的最小gm，进一步可得到满足精度需求的最小供电电流：
Figure BDA0001555085740000133
其中Veff＝(VGS-VT)/2。同时考虑放大器的转换速率，假定在Tsl时间内负载CLA上的电压变为VFS，则对负载的充电电流为：
Figure BDA0001555085740000134
则总的电流即为I＝Ise+Isl。则功耗即为P＝IVFS。代入上两式中，同时假定Tse＝Tsl＝1/(2Ts)，则最终功耗为：
Figure BDA0001555085740000135
如果G＝1，则单位增益OTA的功耗为：
Figure BDA0001555085740000136
由于本发明增益级采用多级电荷泵放大电路来实现，输入输出端以及级间均需要单位增益缓冲器，同时考虑全差分结构，则最终在n级电荷泵放大电路结构中需要2(n+1)个单位增益缓冲器，其总的功耗为：
POTA_n＝2(n+1)POTA_1；
通过仿真，可得图9所示的功耗仿真曲线。从图9中可以看出，随着电压增益的增大，本发明结构的功耗会显著降低。这里我们采用两级电荷泵放大电路获得25倍的电压增益，对比传统结构，其功耗降低接近1.5倍。而且随着闭环增益的增加，本发明结构的功耗优势会越来越明显。
由上述实施例可见，传统残差放大器的自身电路结构决定其会受到电源电压降低的影响，从而使其与深亚微米工艺兼容性较差，并且其存在静态功耗，使其功耗较大，其电容C1和C2之间需要精确匹配，设计难度较高和设计依赖性较高。本发明通过采用由开关电容组成的电荷泵放大电路，可以避免受到电源电压降低的影响，从而可以提高其与深亚微米工艺的兼容性；可以不发生静态功耗，因此功耗较低；并且可以降低设计难度和依赖性。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。
应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (8)

1.一种基于电荷泵结构的低功耗残差放大器，其特征在于，包括电荷泵放大电路，所述电荷泵放大电路包括第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第一电容和第二电容，所述第一开关的一端作为所述电荷泵放大电路的第一输入端，连接第一差分输入信号，另一端连接第一电容的上极板；所述第二开关的一端连接第一电容的上极板，另一端连接第二电容的上极板；所述第三开关的一端作为所述电荷泵放大电路的第二输入端，连接第二差分输入信号，另一端连接第一电容的下极板；所述第四开关的一端作为所述电荷泵放大电路的第三输入端，连接第二差分输入信号，另一端连接第二电容的下极板；所述第五开关的一端作为所述电荷泵放大电路的第四输入端，连接第一差分输入信号，另一端连接第一电容的下极板；所述第六开关的一端连接第一电容的上极板，另一端连接第二电容的下极板；所述第二开关与第二电容上极板的连接节点作为所述电荷泵放大电路的输出端；其中，所述第一开关、第二开关、第三开关和第四开关由第一控制信号控制其通断，所述第五开关和第六开关由第二控制信号控制其通断，所述第一控制信号和第二控制信号为相位相反的两个脉冲信号；
在采样阶段，所述第一控制信号为高电平，所述第二控制信号为低电平，所述第一开关、第二开关、第三开关和第四开关导通，第五开关和第六开关关断，第一电容和第二电容处于并联状态，两者上下极板的电压差均为第一差分输入信号的2倍，此时对第一差分输入信号和第二差分输入信号进行采样和保持；在放大阶段，所述第一控制信号为低电平，所述第二控制信号为高电平，所述第一开关、第二开关、第三开关和第四开关关断，第五开关和第六开关导通，第一电容和第二电容处于串联状态，此时第二电容的上极板和第一电容的下极板之间的电压差为第一差分输入信号的5倍，从而实现对第一差分输入信号的放大。
2.根据权利要求1所述的基于电荷泵结构的低功耗残差放大器，其特征在于，所述电荷泵放大电路设置在两级模数转换器之间，其中所述电荷泵放大电路的第一输入端和第四输入端连接上一级模数转换器的第一差分输出端，第二输入端和第三输入端连接上一级模数转换器的第二差分输出端，所述电荷泵放大电路的输出端连接下一级模数转换器的对应输入端。
3.根据权利要求1所述的基于电荷泵结构的低功耗残差放大器，其特征在于，所述电荷泵放大电路为多级串联，针对除最后一级外的其他级电荷泵放大电路，其都对应设置有结构相同但差分输入信号连接相反的匹配电荷泵放大电路，其中所述匹配电荷泵放大电路的第一输入端和第四输入端连接该级对应的第二差分输入信号，第二输入端和第三输入端连接该级对应的第一差分输入信号，对于同一级的电荷泵放大电路和匹配电荷泵放大电路，其第一控制信号和第二控制信号对应相同，对于不同级的电荷泵放大电路以及不同级的匹配电荷放大电路，上一级的第一控制信号与下一级的第一控制信号的相位相反，并且上一级的第二控制信号与下一级的第二控制信号的相位相反。
4.根据权利要求3所述的基于电荷泵结构的低功耗残差放大器，其特征在于，针对相邻两个电荷泵放大电路，上一级电荷泵放大电路的输出端连接下一级电荷泵放大电路的第一输入端和第四输入端，上一级匹配电荷泵放大电路的输出端连接所述下一级电荷泵放大电路的第二输入端和第三输入端；
针对相邻两个匹配电荷泵放大电路，上一级匹配电荷泵放大电路的输出端连接下一级匹配电荷泵放大电路的第一输入端和第四输入端，上一级电荷泵放大电路的输出端连接所述下一级匹配电荷泵放大电路的第二输入端和第三输入端。
5.根据权利要求4所述的基于电荷泵结构的低功耗残差放大器，其特征在于，相邻电荷泵放大电路之间设置有第一单位增益缓冲器，其中上一级电荷泵放大电路的输出端与所述第一单位增益缓冲器的输入端连接，所述第一单位增益缓冲器的输出端连接下一级电荷泵放大电路的第一输入端和第四输入端，以及下一级匹配电荷泵放大电路的第二输入端和第三输入端；
相邻匹配电荷泵放大电路之间设置有第二单位增益缓冲器，其中上一级匹配电荷泵放大电路的输出端与所述第二单位增益缓冲器的输入端连接，所述第二单位增益缓冲器的输出端连接下一级匹配电荷泵放大电路的第一输入端和第四输入端，以及下一级电荷泵放大电路的第二输入端和第三输入端。
6.根据权利要求5所述的基于电荷泵结构的低功耗残差放大器，其特征在于，所述第一单位增益缓冲器和第二单位增益缓冲器都包括第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管和复位开关，其中所述第一NMOS管的栅极作为所述第一单位增益缓冲器或第二单位增益缓冲器的输入端，源极通过所述复位开关连接所述第三NMOS管的漏极，漏极连接所述第一PMOS管M3的漏极；所述第二NMOS管的栅极连接其漏极，源极通过所述复位开关连接所述第三NMOS管的漏极，漏极分别连接所述第二PMOS管的漏极，并作为所述第一单位增益缓冲器或第二单位增益缓冲器的输出端，所述第三NMOS管的栅极连接偏置电压，源极接地；所述第一PMOS管的漏极连接其栅极，源极接电源；第二PMOS管的栅极与第一PMOS管的栅极连接，源极接电源。
7.根据权利要求3至6中任意一项所述的基于电荷泵结构的低功耗残差放大器，其特征在于，多级串联的电荷泵放大电路设置于两级模数转换器之间，其第一级电荷泵放大电路的第一输入端和第四输入端以及第一级匹配电荷泵放大电路的第二输入端和第三输入端连接上一级模数转换器的第一差分输出端，第一级电荷泵放大电路的第二输入端和第三输入端以及第一级匹配电荷泵放大电路的第一输入端和第四输入端连接上一级模数转换器的第二差分输出端，最后一级电荷泵放大电路的输出端连接下一级模数转换器的输入端。
8.根据权利要求2所述的基于电荷泵结构的低功耗残差放大器，其特征在于，通过对所述下一级模数转换器的总电容和/或参考电压进行调节，来对所述电荷泵放大电路的放大倍数进行补偿。
CN201810060252.1A 2018-01-22 2018-01-22 基于电荷泵结构的低功耗残差放大器 Active CN108173521B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810060252.1A CN108173521B (zh) 2018-01-22 2018-01-22 基于电荷泵结构的低功耗残差放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810060252.1A CN108173521B (zh) 2018-01-22 2018-01-22 基于电荷泵结构的低功耗残差放大器

Publications (2)

Publication Number Publication Date
CN108173521A CN108173521A (zh) 2018-06-15
CN108173521B true CN108173521B (zh) 2021-06-15

Family

ID=62515171

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810060252.1A Active CN108173521B (zh) 2018-01-22 2018-01-22 基于电荷泵结构的低功耗残差放大器

Country Status (1)

Country Link
CN (1) CN108173521B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100365938C (zh) * 2004-03-11 2008-01-30 中国电子科技集团公司第二十四研究所 12位折叠插入结构a/d转换器
JP2007259534A (ja) * 2006-03-22 2007-10-04 Rohm Co Ltd 半導体集積回路装置、チャージポンプ回路、電気機器
JP2015001771A (ja) * 2013-06-13 2015-01-05 セイコーインスツル株式会社 ボルテージレギュレータ
CN204392080U (zh) * 2014-11-19 2015-06-10 格科微电子（上海）有限公司 电荷泵装置
CN106330193B (zh) * 2015-07-02 2019-12-31 中芯国际集成电路制造(上海)有限公司 占空比调整电路和模数转换系统

Also Published As

Publication number Publication date
CN108173521A (zh) 2018-06-15

Similar Documents

Publication Publication Date Title
US7030804B2 (en) Switched-capacitor circuit and pipelined A/D converter
KR100261336B1 (ko) 미스매치 에러가 감소된 파이프라인 아날로그-디지탈변환기 구조
TWI543526B (zh) 用於放大輸入訊號的開關電容器放大器
US20180309408A1 (en) Variable gain amplifier utilizing positive feedback and time-domain calibration
US20090115523A1 (en) Discrete time amplifier circuit and analog-digital converter
US7429946B2 (en) Capacitor averaging converter
JP2002074976A (ja) サンプルホールド増幅回路とそれを用いたパイプライン型ａｄ変換器およびパイプライン型ｄａ変換器
TWI508459B (zh) 1-bit cell circuit for pipeline analog-to-digital converters
CN106656183B (zh) 流水线模数转换器输入共模误差前馈补偿电路
US6970038B2 (en) Switching scheme to improve linearity and noise in switched capacitor stage with switched feedback capacitor
US20080180136A1 (en) Pre-charge sample-and-hold circuit
CN116232331A (zh) 一种应用于高精度Sigma-Delta ADC的带动态误差消除积分器
US6859158B2 (en) Analog-digital conversion circuit
EP3391544A1 (en) Scalable integrated data converter
CN108173521B (zh) 基于电荷泵结构的低功耗残差放大器
US7126523B2 (en) Reducing errors and power consumption in a multi-stage analog to digital converter (ADC) using amplifier sharing techniques
Megawer et al. An adaptive slew rate and dead zone ring amplifier
CN104052475A (zh) 改进开关电容放大器中的速度和功率的系统和方法
US20110291873A1 (en) Differential amplifier and pipeline a/d converter using the same
US8471753B1 (en) Pipelined analog-to-digital converter and method for converting analog signal to digital signal
US11463077B2 (en) Low power comparator
JP2011229128A (ja) パイプライン型ａ／ｄコンバータ
US10333506B2 (en) High-speed current comparator suitable for nano-power circuit design
JP4488302B2 (ja) パイプライン型ａ／ｄ変換器
Sun et al. Speed-up technique by pre-charging load capacitor in a SC residue circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant