CN109391248B - 一种信号分发电路及信号分发电路系统 - Google Patents

一种信号分发电路及信号分发电路系统 Download PDF

Info

Publication number
CN109391248B
CN109391248B CN201710684145.1A CN201710684145A CN109391248B CN 109391248 B CN109391248 B CN 109391248B CN 201710684145 A CN201710684145 A CN 201710684145A CN 109391248 B CN109391248 B CN 109391248B
Authority
CN
China
Prior art keywords
signal
mos transistor
module
broadband
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710684145.1A
Other languages
English (en)
Other versions
CN109391248A (zh
Inventor
杨金达
黄庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201710684145.1A priority Critical patent/CN109391248B/zh
Priority to US16/058,431 priority patent/US10574491B2/en
Publication of CN109391248A publication Critical patent/CN109391248A/zh
Application granted granted Critical
Publication of CN109391248B publication Critical patent/CN109391248B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/04—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45645—Controlling the input circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45066—Indexing scheme relating to differential amplifiers the resulting deducted common mode signal being added at the one or more inputs of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45554—Indexing scheme relating to differential amplifiers the IC comprising one or more coils
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/10—Gain control characterised by the type of controlled element
    • H03G2201/103—Gain control characterised by the type of controlled element being an amplifying element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本申请实施例公开了一种信号分发电路及分发电路系统，用于增加信号的带宽，并提高信号的线性度。本申请实施例包括：均衡电路模块、信号分配模块、运放模块、反馈电路模块、时序模块；所述均衡电路模块用于采集初始宽带信号；所述信号分配模块用于将幅度衰减处理后的所述第一阶段的宽带信号重新分配成多路相同的第二阶段的宽带信号；所述运放模块用于对重新分配后的第二阶段的宽带信号进行放大处理得到第三阶段的宽带信号；所述反馈电路模块用于将所述第三阶段的宽带信号反馈给所述均衡电路模块；所述时序模块用于调整所述第三阶段的宽带信号的放大增益，并将所述第三阶段的宽带信号传输至模数转换器。

Description

一种信号分发电路及信号分发电路系统
技术领域
本申请涉及通信领域，尤其涉及一种信号分发电路及信号分发电路系统。
背景技术
在有线通信领域中，随着传输的数据率越来越高。传统的基于Serdes和不归零码(non-return to zero，NRZ)调制的传输方法，已经越来越受到封装、器件等物理带宽的限制，Serdes是串行器(serializer)/解串器(deserializer)的英文简称。一种基于数字高阶调制、模数转换器(analog to digital converter，ADC)和数模转换器(digital toanalog converter，DAC)的解决方案，正越来越成为当前高速有线通信中，在传输速度上取得突破的热门备选方案。
现有的信号分发电路(Inputdemux)在技术上主要分为两大类，一种是电流型Inputdemux，另一种是电压型Inputdemux。现有的电压型信号分发电路如图1所示，将高速电压信号直接通过两级N型金属氧化物半导体(N-mental-oxide-semiconductor，NMOS)开关101，采样到第二级电容上。并在保持相位，通过一个电压缓存器(Buffer)，即P型金属氧化物半导体源极跟随器(P-mental-oxide-semiconductor sourcefollower，PMOSsourcefollower)，将采样到的电压信号，进一步分发到第三级子模数转换器(subADC)102的采样电容上。整个信号分发周期，经过了两次采样。
现有的电压型信号分发电路方案，存在信号带宽较小，信号的线性度差的缺点。
发明内容
本申请实施例提供了一种信号分发电路及分发电路系统，用于增加信号的带宽，并提高信号的线性度。
本申请实施例的第一方面提供一种信号分发电路，包括：均衡电路模块、信号分配模块、运放模块、反馈电路模块、时序模块；所述均衡电路模块用于采集初始宽带信号，将采集到的初始宽带信号进行幅度衰减处理得到第一阶段的宽带信号，并传输至所述信号分配模块；所述信号分配模块用于将幅度衰减处理后的所述第一阶段的宽带信号重新分配成多路相同的第二阶段的宽带信号，并将所述第二阶段的宽带信号传输至所述运放模块；所述运放模块用于对重新分配后的第二阶段的宽带信号进行放大处理得到第三阶段的宽带信号，以使得所述初始宽带信号衰减的幅度得到补偿，并将所述第三阶段的宽带信号传输至所述反馈电路模块和所述时序模块；所述反馈电路模块用于将所述第三阶段的宽带信号反馈给所述均衡电路模块；所述时序模块用于调整所述第三阶段的宽带信号的放大增益，并将所述第三阶段的宽带信号传输至模数转换器。
在一种可能的设计中，在本申请实施例第一方面的第一种实现方式中，所述均衡电路模块包括电阻R1、电阻R2、电阻R3、电阻R4、电感L1、电感L2、电感L3、电感L4、电容C1和电容C2。
在一种可能的设计中，在本申请实施例第一方面的第二种实现方式中，所述电阻R1与所述电容C1并联，其中，所述电阻R1的第一端与所述电容C1的第一端连接，所述电阻R1的第二端与所述电容C1的第二端连接；所述电阻R4与所述电容C2并联，其中，所述电阻R4的第一端与所述电容C2的第一端连接，所述电阻R4的第二端与所述电容C2的第二端连接；所述电感L1与所述电阻R1串联，其中，所述电感L1的第一端与信号源Vip连接，所述电感L1的第二端与所述电阻R1的第一端连接。所述电阻R1的第二端通过所述电感L2和所述电阻R2与所述反馈电路模块的共模配置电路相接；所述电感L4与所述电阻R4串联，其中，所述电感L4的第一端与信号源Vin连接，所述电感L4的第二端与所述电阻R4的第一端连接。所述电阻R4的第二端通过所述电感L3和所述电阻R3与所述反馈电路模块的共模配置电路相接。
在一种可能的设计中，在本申请实施例第一方面的第三种实现方式中，所述信号分配模块包括4个一级开关子模块，各个所述一级开关子模块之间并联；每个所述一级开关子模块连接4个二级开关子模块，各个所述二级开关子模块之间并联，所述二级开关子模块连接采样电容Cs，所述二级开关子模块与所述一级开关子模块的结构相同。
在一种可能的设计中，在本申请实施例第一方面的第四种实现方式中，所述一级开关子模块包括金属氧化物半导体MOS管Q1、MOS管Q2、放大器A1和电容C3，所述二级开关子模块包括MOS管Q3、MOS管Q4、放大器A2和电容C4；所述MOS管Q1的漏极与电源AVDD连接，所述MOS管Q1的源极与MOS管Q2的栅极连接，所述MOS管Q1的栅极连接偏电压Vbottom，所述MOS管Q3的漏极与所述电源AVDD连接，所述MOS管Q3的源极与MOS管Q4的栅极连接，所述MOS管Q3的栅极连接所述偏电压Vbottom；所述MOS管Q2的源极与MOS管Q4的漏极连接，所述MOS管Q2的漏极与所述无源宽带均衡电路模块连接，所述MOS管Q4的源极与所述运放模块连接；所述放大器A1的输入端接收时钟信号，所述放大器A1的输出端与所述电容C3的一端连接，所述电容C3的另一端与所述MOS管Q1的源极连接；所述放大器A2的输入端接收时钟信号，所述放大器A2的输出端与所述电容C4的一端连接，所述电容C4的另一端与所述MOS管Q3的源极连接；所述第一阶段的宽带信号从所述MOS管Q2的漏极输入，并从所述MOS管Q4的源极输出。
在一种可能的设计中，在本申请实施例第一方面的第五种实现方式中，所述运放模块包括MOS管Q5、MOS管Q6、MOS管Q7和MOS管Q8。
在一种可能的设计中，在本申请实施例第一方面的第六种实现方式中，所述MOS管Q7的漏极与电源AVDD连接，所述MOS管Q7的栅极接收时钟信号，所述MOS管Q7的源极与MOS管Q5的源极连接；所述MOS管Q8的漏极接地，所述MOS管Q8的栅极接收时钟信号，所述MOS管Q8的源极与MOS管Q6的源极连接；所述MOS管Q5的栅极和所述MOS管Q6的栅极连接，所述MOS管Q5的漏极与MOS管Q6的漏极连接，所述MOS管Q5的栅极与所述信号分配模块连接，所述MOS管Q5的漏极与所述时序模块连接；所述第二阶段的宽带信号从所述MOS管Q5的栅极输入，从所述MOS管Q5的漏极输出。
在一种可能的设计中，在本申请实施例第一方面的第七种实现方式中，所述时序模块包括开关S1、开关S2、电容C5。
在一种可能的设计中，在本申请实施例第一方面的第八种实现方式中，所述开关S1的第一端与所述运放模块连接，所述开关S1的第二端与所述开关S2的第一端连接，所述开关S1的第二端与所述电容C5的第一端连接；所述开关S2的第二端接地，所述电容C5的第二端接地；所述第三阶段的宽带信号从所述开关S1的第一端输入，并从所述开关S1的第二端输出。
在一种可能的设计中，在本申请实施例第一方面的第九种实现方式中，所述反馈电路模块包括取共模电路、低速模数转换器、数字信号处理器和共模配置电路。
本申请实施例的第二方面提供一种信号分发电路系统，包括：信号源、时钟信号电路、信号分发电路、子模数转换器；所述信号源用于提供宽带信号；所述时钟信号电路用于通过所述信号分发电路控制所述宽带信号的分发过程；所述信号分发电路用于分发所述宽带信号，所述信号分发电路包括如本申请第一方面至第一方面的第九种实现方式中任一所述的信号分发电路；所述子模数转换器用于将分发后的宽带信号从模拟信号转换成数字信号。
本申请实施例提供的技术方案中，信号分发电路包括：均衡电路模块、信号分配模块、运放模块、反馈电路模块、时序模块；所述均衡电路模块用于采集初始宽带信号，将采集到的初始宽带信号进行幅度衰减处理得到第一阶段的宽带信号，并传输至所述信号分配模块；所述信号分配模块用于将幅度衰减处理后的所述第一阶段的宽带信号重新分配成多路相同的第二阶段的宽带信号，并将所述第二阶段的宽带信号传输至所述运放模块；所述运放模块用于对重新分配后的第二阶段的宽带信号进行放大处理得到第三阶段的宽带信号，以使得所述初始宽带信号衰减的幅度得到补偿，并将所述第三阶段的宽带信号传输至所述反馈电路模块和所述时序模块；所述反馈电路模块用于将所述第三阶段的宽带信号反馈给所述均衡电路模块；所述时序模块用于调整所述第三阶段的宽带信号的放大增益，并将所述第三阶段的宽带信号传输至模数转换器。本申请实施例中，宽带信号经过信号分发电路后，增加了信号带宽，并且提高了信号的线性度。
附图说明
图1为现有技术中信号分发电路的一个结构示意图；
图2为本申请实施例中信号分发电路的一个实施例示意图；
图3为本申请实施例中信号分发电路的另一个实施例示意图；
图4为本申请实施例中信号分发电路中各个电压对应关系的示意图；
图5为本申请实施例中时序模块的各个电压的变化示意图；
图6为本申请实施例中信号分发电路系统的一个实施例示意图。
具体实施方式
本申请实施例提供了一种信号分发电路及分发电路系统，用于增加信号的带宽，并提高信号的线性度。
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例进行描述。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”或“具有”及其任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
请参阅图2，本申请实施例中信号分发电路的一个实施例包括：
均衡电路模块、信号分配模块、运放模块、反馈电路模块、时序模块；
所述均衡电路模块用于采集初始宽带信号，将采集到的初始宽带信号进行幅度衰减处理得到第一阶段的宽带信号，并传输至所述信号分配模块；
所述信号分配模块用于将幅度衰减处理后的所述第一阶段的宽带信号重新分配成多路相同的第二阶段的宽带信号，并将所述第二阶段的宽带信号传输至所述运放模块；
所述运放模块用于对重新分配后的第二阶段的宽带信号进行放大处理得到第三阶段的宽带信号，以使得所述初始宽带信号衰减的幅度得到补偿，并将所述第三阶段的宽带信号传输至所述反馈电路模块和所述时序模块；
所述反馈电路模块用于将所述第三阶段的宽带信号反馈给所述均衡电路模块；
所述时序模块用于调整所述第三阶段的宽带信号的放大增益，并将所述第三阶段的宽带信号传输至模数转换器。
需要说明的是，在该信号分发电路中传输的初始宽带信号是由许多不同频率的正弦分量组成的，并且这些正弦分量的幅度或相位之间具有确定的关系，例如，该信号分发电路接收的电压信号即为宽带信号。为保证传输的宽带信号的质量，要求在传输过程中，各正弦分量的幅度或相移关系保持不变，称之为无畸变传输。但在实际上，信号经过线性系统(例如，包括电阻元件的电路)时，各频率正弦分量的幅度或相位之间的关系将发生变化，因而使宽带信号波形发生畸变。为了减少宽带信号畸变，针对各种畸变的性质在信号分发电路中加入均衡电路模块，用来校正各频率正弦分量的幅度畸变，该均衡电路模块也可以称为宽带衰减均衡电路模块；该均衡电路模块包括多个无源元件组成，如，电阻、电感和电容，又可以称为无源宽带均衡电路模块。
所述第一阶段的宽带信号经过所述信号分配模块时，会被分成多路的信号大小相等的宽带信号，即第二阶段的宽带信号，该第二阶段的宽带信号的数量由该信号分配模块的电路结构决定，具体此处不做限定。
本申请实施例中，所述均衡电路模块从信号源获得初始宽带信号，经过所述均衡电路模块后得到幅度衰减处理后的第一阶段的宽带信号，所述第一阶段的宽带信号经过所述信号分配模块，将幅度衰减处理后的所述第一阶段的宽带信号分配成若干个相同的宽带信号，即第二阶段的宽带信号；重新分配后的宽带信号再经所述运放模块进行放大处理，将得到的第三阶段的宽带信号反馈给所述均衡电路模块；所述第三阶段的宽带信号再经过所述时序模块后传输至模数转换器。本申请实施例中，初始宽带信号先经过均衡电路模块得到幅度减小后的宽带信号，在其他条件不变得情况下，因为均衡电路模块的输出电阻减小，增加了所述均衡电路的带宽，从而增加了信号分发电路的带宽；幅度减小后的宽带信号经过分配模块，由于宽带信号的幅度减小，所述分配模块的线性度提高，所述分配模块重新分配后的宽带信号经过所述运放模块进行幅度放大，以满足后级模块对宽带信号的输入幅度的要求。
请参阅图3，本申请实施例中信号分发电路的另一个实施例包括：
均衡电路模块、信号分配模块、运放模块、反馈电路模块、时序模块；
所述均衡电路模块用于采集初始宽带信号，将采集到的初始宽带信号进行幅度衰减处理得到第一阶段的宽带信号，并传输至所述信号分配模块；
所述信号分配模块用于将幅度衰减处理后的所述第一阶段的宽带信号重新分配成多路相同的第二阶段的宽带信号，并将所述第二阶段的宽带信号传输至所述运放模块；
所述运放模块用于对重新分配后的第二阶段的宽带信号进行放大处理得到第三阶段的宽带信号，以使得所述初始宽带信号衰减的幅度得到补偿，并将所述第三阶段的宽带信号传输至所述反馈电路模块和所述时序模块；
所述反馈电路模块用于将所述第三阶段的宽带信号反馈给所述均衡电路模块；
所述时序模块用于调整所述第三阶段的宽带信号的放大增益，并将所述第三阶段的宽带信号传输至模数转换器。
在一种可行的实施例方式中，所述均衡电路模块包括：电阻R1、电阻R2、电阻R3、电阻R4、电感L1、电感L2、电感L3、电感L4、电容C1和电容C2。
所述电阻R1与所述电容C1并联，其中，所述电阻R1的第一端与所述电容C1的第一端连接，所述电阻R1的第二端与所述电容C1的第二端连接；所述电阻R4与所述电容C2并联，其中，所述电阻R4的第一端与所述电容C2的第一端连接，所述电阻R4的第二端与所述电容C2的第二端连接；
所述电感L1与所述电阻R1串联，其中，所述电感L1的第一端与信号源Vip连接，所述电感L1的第二端与所述电阻R1的第一端连接。所述电阻R1的第二端通过所述电感L2和所述电阻R2与所述反馈电路模块的共模配置电路相接；
所述电感L4与所述电阻R4串联，其中，所述电感L4的第一端与信号源Vin连接，所述电感L4的第二端与所述电阻R4的第一端连接。所述电阻R4的第二端通过所述电感L3和所述电阻R3与所述反馈电路模块的共模配置电路相接。
可以理解的是，所述电感L1、所述电感L2、所述电感L3、所述电感L4、所述电容C1和所述电容C2等元件用于减少高频的宽带信号的衰减速度，拓展均衡电路模块的带宽。因此，所述均衡电路模块也可以只包括电阻元件，例如，所述均衡电路模块包括：电阻R1、电阻R2、电阻R3和电阻R4；此时电阻R1、电阻R2的阻值相等，电压信号Vip经过电阻R1后，输出到信号分配模块的电压为1/2Vip，电压信号的幅度减小；同理，当电阻R3和电阻R4的阻值相同时，电压信号Vin的幅度也会减小为原来值的一半。当信号源只包含一路信号Vip或Vin时，所述均衡电路模块也可以只包括部分电阻元件，例如，所述均衡电路模块包括电阻R1、电阻R2，此时电阻R1、电阻R2的阻值相等，电压信号Vip经过电阻R1后，输出到信号分配模块的电压为1/2Vip，电压信号的幅度减小。还可以是其他情形，具体此处不做限定。当电阻的阻值不同时，电压信号的幅度衰减的程度也不同，具体此处不做限定。
需要说明的是，本申请实施例中，所述均衡电路模块从信号源处获得初始宽带信号，利用所述均衡电路的串联电阻进行分压，减小了输出的宽带信号的幅度，从而拓展了所述均衡电路的带宽。所述均衡电路模块中的电感和电容，是为了额外抵消封装寄生电容的影响，同时在频带上构成两个零点，进一步拓展信号带宽。所述均衡电路模块中的采样通路的信号幅度减小，进一步改善了信号分配模块高频下的采样线性度。
在一种可行的实施例方式中，所述信号分配模块包括4个一级开关子模块，各个所述一级开关子模块之间并联；
每个所述一级开关子模块连接4个二级开关子模块，各个所述二级开关子模块之间并联，所述二级开关子模块连接采样电容Cs，所述二级开关子模块与所述一级开关子模块的结构相同。
可以理解的是，为了保证经过各个开关模块的宽带信号保持一致，所述一级开关子模块和所述二级开关子模块的结构都相同。所述采样电容Cs用于所述信号分配模块采样完成后，输出一个稳定的电压信号。
参照图3，在可选择的实施例中，所述一级开关子模块包括金属氧化物半导体MOS管Q1、MOS管Q2、放大器A1和电容C3，所述二级开关子模块包括MOS管Q3、MOS管Q4、放大器A2和电容C4；
所述MOS管Q1的漏极与电源AVDD连接，所述MOS管Q1的源极与MOS管Q2的栅极连接，所述MOS管Q1的栅极连接偏电压Vbottom，所述MOS管Q3的漏极与所述电源AVDD连接，所述MOS管Q3的源极与MOS管Q4的栅极连接，所述MOS管Q3的栅极连接所述偏电压Vbottom；
所述MOS管Q2的源极与MOS管Q4的漏极连接，所述MOS管Q2的漏极与所述无源宽带均衡电路模块连接，所述MOS管Q4的源极与所述运放模块连接；
所述放大器A1的输入端接收时钟信号，所述放大器A1的输出端与所述电容C3的一端连接，所述电容C3的另一端与所述MOS管Q1的源极连接；
所述放大器A2的输入端接收时钟信号，所述放大器A2的输出端与所述电容C4的一端连接，所述电容C4的另一端与所述MOS管Q3的源极连接；
所述第一阶段的宽带信号从所述MOS管Q2的漏极输入，并从所述MOS管Q4的源极输出。
需要说明的是，所述信号分配模块同时解决了高速顶极板采样的两个问题：一、采用传统CMOS开关，P管和N管相位不同步的问题(采用单独的NMOS或者PMOS，共模不能随意设置，后级动态运放工作有问题)。二、采用传统的栅压自举开关，上升下降沿时间比较长，不适合应用在高速采样中。其中，作为NMOS源极跟随器工作的直流电平设置电路，用于设置所述信号分配模块中Boosting开关工作的最低电平，最高电平由时钟信号的输入幅度决定。
在一种可行的实施例方式中，参照图3，所述运放模块包括：MOS管Q5、MOS管Q6、MOS管Q7和MOS管Q8。
参照图3，在可选择的实施例中，所述MOS管Q7的漏极与电源AVDD连接，所述MOS管Q7的栅极接收时钟信号，所述MOS管Q7的源极与MOS管Q5的源极连接；
所述MOS管Q8的漏极接地，所述MOS管Q8的栅极接收时钟信号，所述MOS管Q8的源极与MOS管Q6的源极连接；
所述MOS管Q5的栅极和所述MOS管Q6的栅极连接，所述MOS管Q5的漏极与MOS管Q6的漏极连接，所述MOS管Q5的栅极与所述信号分配模块连接，所述MOS管Q5的漏极与所述时序模块连接；
所述第二阶段的宽带信号从所述MOS管Q5的栅极输入，从所述MOS管Q5的漏极输出。
需要说明的是，所述运放模块用于将经过所述信号分配模块得到的第二阶段的宽带信号进行放大，得到第三阶段的宽带信号，以使得所述第三阶段的宽带信号满足后级模块的输入幅度的要求。所述运放模块中的电流都为动态电流，所述运放模块又可称为全动态运放模块。
可以理解的是，为了节省功耗，所述运放模块只有在放大时刻，才开启并工作，通过所述时序模块控制所述运放模块的开启和关闭。例如，当CKreset处的电压从低电平变为高电平时，CKamp处的电压从低电平状态变成高电平状态，此时所述运放模块开启；当CKreset处的电压从高电平状态变成低电平状态时，CKamp处的电压保持高电平状态预置的时长，所述预置的时长为所述时钟信号CLK1的三个周期的总时长，此时所述运放模块开启，当所述预置的时长结束时，CKamp处的电压从高电平状态变成低电平状态，此时所述运放模块关闭。所述时序电路模块的各个电压与时钟信号对应，具体对应关系如图4所示。
在一种可行的实施例方式中，所述时序模块包括：开关S1、开关S2、电容C5。
参照图3，在可选择的实施例中，所述开关S1的第一端与所述运放模块连接，所述开关S1的第二端与所述开关S2的第一端连接，所述开关S1的第二端与所述电容C5的第一端连接；
所述开关S2的第二端接地，所述电容C5的第二端接地；
所述第三阶段的宽带信号从所述开关S1的第一端输入，并从所述开关S1的第二端输出。
需要说明的是，所述时序模块除了通过控制所述运放模块的放大时间，调整放大增益外，还可以同时用于通道间增益不匹配的模拟校准。所述时序模块工作过程中，各个开关部件的电压会产生相应的变化，具体如图5所示。
在一种可行的实施例方式中，所述反馈电路模块包括取共模电路、低速模数转换器、数字信号处理器和共模配置电路。
需要说明的是，所述反馈电路模块主要为了解决伪差分运放在工作过程中，由于电源和温度变化导致的最佳输入共模的变化的问题。
如图3所示，本申请实施例中，所述信号分配模块包括4个一级开关子模块，每个所述一级开关子模块的输出连接4个二级开关子模块的输入，即所述信号分配模块包含16个结构相同的分配电路支路，每一个分配电路支路都连接一个所述运放模块，用以增大宽带信号的幅度以满足后级模块的输入要求；每个所述运放模块的输出连接所述时序模块，每个所述时序模块包含结构相同5个放大时序支路，所述反馈电路模块从所述运放模块的输出获取反馈电压。
需要说明的是，所述信号分配模块的分配电路支路的数量、时序模块的支路可以根据实际情况进行设置，例如，所述分配电路支路可以设置成5*5的电路结构，时序模块的支路可以设置成4路结构，具体情况此处不做限定。
可以理解的是，图3中未画出的部分结构为信号Vin连接的电路部分，与图中信号Vip连接的电路的结构相同，包括信号分配模块和运放模块，所示信号分配模块和所述运放模块的结构和连接关系与图中画出部分相同。每一个所述运放模块连接一个相同结构的所述时序模块。
请参阅图6，本申请实施例中信号分发电路系统的一个实施例包括：
信号源、时钟信号电路、信号分发电路、子模数转换器阵列；
所述信号源用于提供宽带信号；
所述时钟信号电路用于通过所述信号分发电路控制所述宽带信号的分发过程；
所述信号分发电路用于分发所述宽带信号；
所述子模数转换器阵列用于将分发后的宽带信号从模拟信号转换成数字信号。
所述信号分发电路为本申请实施例中的信号分发电路，用于增加宽带信号的带宽，并提高宽带信号的线性度。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，设备和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统，设备和方法，可以通过其它的方式实现。例如，以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(read-only memory，ROM)、随机存取存储器(random access memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (5)

1.一种信号分发电路，其特征在于，包括：
均衡电路模块、信号分配模块、运放模块、反馈电路模块、时序模块；
所述均衡电路模块用于采集初始宽带信号，将采集到的初始宽带信号进行幅度衰减处理得到第一阶段的宽带信号，并传输至所述信号分配模块；
所述信号分配模块用于将幅度衰减处理后的所述第一阶段的宽带信号重新分配成多路相同的第二阶段的宽带信号，并将所述第二阶段的宽带信号传输至所述运放模块；所述信号分配模块包括4个一级开关子模块，各个所述一级开关子模块之间并联；每个所述一级开关子模块连接4个二级开关子模块，各个所述二级开关子模块之间并联，所述二级开关子模块连接采样电容Cs，所述二级开关子模块与所述一级开关子模块的结构相同；
所述运放模块用于对重新分配后的第二阶段的宽带信号进行放大处理得到第三阶段的宽带信号，以使得所述初始宽带信号衰减的幅度得到补偿，并将所述第三阶段的宽带信号传输至所述反馈电路模块和所述时序模块；所述运放模块中的电流都为动态电流；
所述反馈电路模块用于将所述第三阶段的宽带信号反馈给所述均衡电路模块；所述反馈电路模块包括取共模电路、低速模数转换器、数字信号处理器和共模配置电路；
所述时序模块用于调整所述第三阶段的宽带信号的放大增益，并将所述第三阶段的宽带信号传输至模数转换器；
所述一级开关子模块包括金属氧化物半导体MOS管Q1、MOS管Q2、放大器A1和电容C3，所述二级开关子模块包括MOS管Q3、MOS管Q4、放大器A2和电容C4；
所述MOS管Q1的漏极与电源AVDD连接，所述MOS管Q1的源极与MOS管Q2的栅极连接，所述MOS管Q1的栅极连接偏电压Vbottom，所述MOS管Q3的漏极与所述电源AVDD连接，所述MOS管Q3的源极与MOS管Q4的栅极连接，所述MOS管Q3的栅极连接所述偏电压Vbottom；
所述MOS管Q2的源极与MOS管Q4的漏极连接，所述MOS管Q2的漏极与无源宽带的均衡电路模块连接，所述MOS管Q4的源极与所述运放模块连接；
所述放大器A1的输入端接收时钟信号，所述放大器A1的输出端与所述电容C3的一端连接，所述电容C3的另一端与所述MOS管Q1的源极连接；
所述放大器A2的输入端接收时钟信号，所述放大器A2的输出端与所述电容C4的一端连接，所述电容C4的另一端与所述MOS管Q3的源极连接；
所述第一阶段的宽带信号从所述MOS管Q2的漏极输入，并从所述MOS管Q4的源极输出。
2.根据权利要求1所述的信号分发电路，其特征在于，
所述均衡电路模块包括电阻R1、电阻R2、电阻R3、电阻R4、电感L1、电感L2、电感L3、电感L4、电容C1和电容C2；
所述电阻R1与所述电容C1并联，其中，所述电阻R1的第一端与所述电容C1的第一端连接，所述电阻R1的第二端与所述电容C1的第二端连接；所述电阻R4与所述电容C2并联，其中，所述电阻R4的第一端与所述电容C2的第一端连接，所述电阻R4的第二端与所述电容C2的第二端连接；
所述电感L1与所述电阻R1串联，其中，所述电感L1的第一端与信号源Vip连接，所述电感L1的第二端与所述电阻R1的第一端连接；所述电阻R1的第二端通过所述电感L2和所述电阻R2与所述反馈电路模块的共模配置电路相接；
所述电感L4与所述电阻R4串联，其中，所述电感L4的第一端与信号源Vin连接，所述电感L4的第二端与所述电阻R4的第一端连接；所述电阻R4的第二端通过所述电感L3和所述电阻R3与所述反馈电路模块的共模配置电路相接。
3.根据权利要求1所述的信号分发电路，其特征在于，
所述运放模块包括MOS管Q5、MOS管Q6、MOS管Q7和MOS管Q8；
所述MOS管Q7的漏极与电源AVDD连接，所述MOS管Q7的栅极接收时钟信号，所述MOS管Q7的源极与MOS管Q5的源极连接；
所述MOS管Q8的漏极接地，所述MOS管Q8的栅极接收时钟信号，所述MOS管Q8的源极与MOS管Q6的源极连接；
所述MOS管Q5的栅极和所述MOS管Q6的栅极连接，所述MOS管Q5的漏极与MOS管Q6的漏极连接，所述MOS管Q5的栅极与所述信号分配模块连接，所述MOS管Q5的漏极与所述时序模块连接；
所述第二阶段的宽带信号从所述MOS管Q5的栅极输入，从所述MOS管Q5的漏极输出。
4.根据权利要求1所述的信号分发电路，其特征在于，
所述时序模块包括开关S1、开关S2、电容C5；
所述开关S1的第一端与所述运放模块连接，所述开关S1的第二端与所述开关S2的第一端连接，所述开关S1的第二端与所述电容C5的第一端连接；
所述开关S2的第二端接地，所述电容C5的第二端接地；
所述第三阶段的宽带信号从所述开关S1的第一端输入，并从所述开关S1的第二端输出。
5.一种信号分发电路系统，其特征在于，包括：
信号源、时钟信号电路、信号分发电路、子模数转换器阵列；
所述信号源用于提供宽带信号；
所述时钟信号电路用于通过所述信号分发电路控制所述宽带信号的分发过程；
所述信号分发电路用于分发所述宽带信号，所述信号分发电路包括如权利要求1-4中任一所述的信号分发电路；
所述子模数转换器阵列用于将分发后的宽带信号从模拟信号转换成数字信号。
CN201710684145.1A 2017-08-10 2017-08-10 一种信号分发电路及信号分发电路系统 Active CN109391248B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710684145.1A CN109391248B (zh) 2017-08-10 2017-08-10 一种信号分发电路及信号分发电路系统
US16/058,431 US10574491B2 (en) 2017-08-10 2018-08-08 Signal distribution circuit and signal distribution circuit system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710684145.1A CN109391248B (zh) 2017-08-10 2017-08-10 一种信号分发电路及信号分发电路系统

Publications (2)

Publication Number Publication Date
CN109391248A CN109391248A (zh) 2019-02-26
CN109391248B true CN109391248B (zh) 2020-12-08

Family

ID=65274263

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710684145.1A Active CN109391248B (zh) 2017-08-10 2017-08-10 一种信号分发电路及信号分发电路系统

Country Status (2)

Country Link
US (1) US10574491B2 (zh)
CN (1) CN109391248B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112234948B (zh) * 2020-10-26 2022-09-06 成都华微电子科技股份有限公司 高速高线性度时间交叉动态运算放大器电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4078157A (en) * 1976-10-18 1978-03-07 Gte Automatic Electric Laboratories Incorporated Method and apparatus for regenerating a modified duobinary signal
US6982664B1 (en) * 2004-11-04 2006-01-03 Analog Devices, Inc. Timing enhancement methods and networks for time-interleaved analog-to-digital systems
CN101454843A (zh) * 2006-05-31 2009-06-10 肯奈特公司 升压电荷转移管线
CN102882526A (zh) * 2012-10-23 2013-01-16 四川和芯微电子股份有限公司 Adc采样电路
CN103532501A (zh) * 2012-07-06 2014-01-22 美国博通公司 用于流水线式adc和其他应用的互补开关电容器放大器
CN104079299A (zh) * 2013-03-26 2014-10-01 国际商业机器公司 用于高速adc的具有缓冲电路的采样器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100557935B1 (ko) * 1999-11-30 2006-03-10 주식회사 하이닉스반도체 고감도 데이터 신호 증폭 회로
US7394331B2 (en) * 2005-08-05 2008-07-01 Evelina F Yeung Programmable passive equalizer
JP5700546B2 (ja) * 2010-06-03 2015-04-15 富士通株式会社 受信装置および受信方法
US9020082B2 (en) * 2012-09-04 2015-04-28 Fujitsu Limited Adaptive control of low-frequency equalizers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4078157A (en) * 1976-10-18 1978-03-07 Gte Automatic Electric Laboratories Incorporated Method and apparatus for regenerating a modified duobinary signal
US6982664B1 (en) * 2004-11-04 2006-01-03 Analog Devices, Inc. Timing enhancement methods and networks for time-interleaved analog-to-digital systems
CN101454843A (zh) * 2006-05-31 2009-06-10 肯奈特公司 升压电荷转移管线
CN103532501A (zh) * 2012-07-06 2014-01-22 美国博通公司 用于流水线式adc和其他应用的互补开关电容器放大器
CN102882526A (zh) * 2012-10-23 2013-01-16 四川和芯微电子股份有限公司 Adc采样电路
CN104079299A (zh) * 2013-03-26 2014-10-01 国际商业机器公司 用于高速adc的具有缓冲电路的采样器件

Also Published As

Publication number Publication date
US10574491B2 (en) 2020-02-25
CN109391248A (zh) 2019-02-26
US20190052491A1 (en) 2019-02-14

Similar Documents

Publication Publication Date Title
US10250250B2 (en) Bootstrapped switching circuit
JP6871934B2 (ja) 線形ゲイン符号をインターリーブされたオートゲインコントロール回路
US20190131990A1 (en) Track and hold circuits for high speed and interleaved adcs
JP5098617B2 (ja) プリエンファシス回路
US8004350B2 (en) Impedance transformation with transistor circuits
US10873336B2 (en) Track and hold circuits for high speed and interleaved ADCs
US10425051B2 (en) Analog multiplexer core circuit and analog multiplexer circuit
US20190173481A1 (en) Multi-input data converters using code modulation
US7289055B2 (en) Analog-digital converter with gain adjustment for high-speed operation
US10110204B2 (en) Low power buffer with gain boost
US9564855B2 (en) Apparatus and system for rail-to-rail amplifier
US7969218B2 (en) Receiver for reducing intersymbol interference of a channel and compensating for signal gain loss, and method thereof
US8872685B2 (en) Techniques to reduce harmonic distortions of impedance attenuators for low-power wideband high-resolution DACs
TWI745970B (zh) 接收機前端
CN109391248B (zh) 一种信号分发电路及信号分发电路系统
US6924696B2 (en) Method and apparatus for common-mode level shifting
US20210184637A1 (en) Buffer circuit for radio frequency signals
US8319551B2 (en) Method and system for improving limiting amplifier phase noise for low slew-rate input signals
EP3930196A1 (en) Apparatus and method for time-interleaved analog-to-digital conversion
US10855302B2 (en) Track and hold circuits for high speed and interleaved ADCs
US10460820B1 (en) High-speed track-and-hold device using RF linearization technique
Yu et al. A mixed sample-time error calibration technique in time-interleaved ADCs
Aamir et al. 1.2-V analog interface for a 300-MSps HD video digitizer in core 65-nm CMOS
Razzaghi et al. A 10-b, 1-GSample/s track-and-hold amplifier using SiGe BiCMOS technology
WO2013157177A1 (ja) 低歪みミキサ、およびこれを備えた無線受信機

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant