JPH06151471A - 電界効果トランジスタの構造 - Google Patents
電界効果トランジスタの構造Info
- Publication number
- JPH06151471A JPH06151471A JP29748592A JP29748592A JPH06151471A JP H06151471 A JPH06151471 A JP H06151471A JP 29748592 A JP29748592 A JP 29748592A JP 29748592 A JP29748592 A JP 29748592A JP H06151471 A JPH06151471 A JP H06151471A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- gate
- source
- output terminal
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 例えば、ミリ波帯で使用する電界効果トラン
ジスタの構造に関し、電力効率の向上を図ることを目的
とする。 【構成】 入力端子11と所定間隔で針状のゲート・フイ
ンガー41とが取り付けられたゲート・インピーダンス変
換部12と、出力端子13と所定間隔で短冊状のドレイン部
分31, 32とが取り付けられたドレイン・インピーダンス
変換部14と、短冊状のソース部分21が取り付けられたソ
ース部２とを有する電界効果トランジスタの構造におい
て、該入力端子を該ゲート・インピーダンス変換部の一
端に、出力端子を該ゲート・インピーダンス変換部の一
端から最も遠くなる、該ドレイン・インピーダンス変換
部の他端に設け、該入力端子から異なる径路を通って出
力端子に到着した信号の位相が同相となるように構成す
る。
ジスタの構造に関し、電力効率の向上を図ることを目的
とする。 【構成】 入力端子11と所定間隔で針状のゲート・フイ
ンガー41とが取り付けられたゲート・インピーダンス変
換部12と、出力端子13と所定間隔で短冊状のドレイン部
分31, 32とが取り付けられたドレイン・インピーダンス
変換部14と、短冊状のソース部分21が取り付けられたソ
ース部２とを有する電界効果トランジスタの構造におい
て、該入力端子を該ゲート・インピーダンス変換部の一
端に、出力端子を該ゲート・インピーダンス変換部の一
端から最も遠くなる、該ドレイン・インピーダンス変換
部の他端に設け、該入力端子から異なる径路を通って出
力端子に到着した信号の位相が同相となるように構成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、例えば、ミリ波帯で使
用する電界効果トランジスタの構造に関するものであ
る。
用する電界効果トランジスタの構造に関するものであ
る。
【０００２】一般に、高出力電界効果トランジスタ（FE
T)の電力効率を向上させる為、ゲート長を狭くするか、
またはゲート・フインガー数（ゲートの数）を増加する
方法が取られている。
T)の電力効率を向上させる為、ゲート長を狭くするか、
またはゲート・フインガー数（ゲートの数）を増加する
方法が取られている。
【０００３】この様な方法は動作周波数が低い場合には
有効であるが、ミリ波帯の様な超高周波数帯において
は、後述する様に、内部で合成して出力すべき信号の位
相が同相でなくなる。この為、単にゲート・フインガー
数( ゲート数) を２倍に増加しても、取り出せる電力は
必ずしも３dBm アップにはならず電力効率が劣化する。
有効であるが、ミリ波帯の様な超高周波数帯において
は、後述する様に、内部で合成して出力すべき信号の位
相が同相でなくなる。この為、単にゲート・フインガー
数( ゲート数) を２倍に増加しても、取り出せる電力は
必ずしも３dBm アップにはならず電力効率が劣化する。
【０００４】そこで、動作周波数が超高周波数帯におい
ても、ゲート・フインガー数を２倍に増加すれば、取り
出せる電力が３dBm アップする様にする、即ち、電力効
率の向上を図ることが必要である。
ても、ゲート・フインガー数を２倍に増加すれば、取り
出せる電力が３dBm アップする様にする、即ち、電力効
率の向上を図ることが必要である。
【０００５】
【従来の技術】図３は従来例のFET 要部構造図、図４は
図３のＸ−Ｘ´要部断面図である。以下、ゲート・フイ
ンガーは４本として、図４を参照して図３を説明する。
図３のＸ−Ｘ´要部断面図である。以下、ゲート・フイ
ンガーは４本として、図４を参照して図３を説明する。
【０００６】図３において、ソース共通部分24に対して
短冊状のソース部分21, 23が所定間隔だけ離して直角に
取り付けられてソース部を構成し、ゲート・インピーダ
ンス変換部分52に入力端子51と４個のゲート・フインガ
ー41, 44が取り付けられている。また、ドレイン・イン
ピーダンス変換部分54に出力端子53と短冊状のドレイン
部分31, 32が取り付けられている。
短冊状のソース部分21, 23が所定間隔だけ離して直角に
取り付けられてソース部を構成し、ゲート・インピーダ
ンス変換部分52に入力端子51と４個のゲート・フインガ
ー41, 44が取り付けられている。また、ドレイン・イン
ピーダンス変換部分54に出力端子53と短冊状のドレイン
部分31, 32が取り付けられている。
【０００７】そして、図に示す様に、隣接するソース部
分の間の所定位置に、ドレイン部分が１つずつ配置さ
れ、更に、ソース部分とドレイン部分との間の所定位置
に、ゲート・フインガーが１つずつ配置されるが、ソー
ス部分21, ゲート・フインガー41, ドレイン部分31で１
つのFET の機能を持つので、全部で４個のFET 機能を含
むことになる。
分の間の所定位置に、ドレイン部分が１つずつ配置さ
れ、更に、ソース部分とドレイン部分との間の所定位置
に、ゲート・フインガーが１つずつ配置されるが、ソー
ス部分21, ゲート・フインガー41, ドレイン部分31で１
つのFET の機能を持つので、全部で４個のFET 機能を含
むことになる。
【０００８】また、両端のソース部分21, 23はソース部
端子25, 26に接続されるが、ソース部端子は図４に示す
様に、下面の面積が上面の面積よりも大きなスルーホー
ルで、下面が接地面と接続されている。なお、スルーホ
ールが図の様に山形になるのはエッチングで作る為であ
る。
端子25, 26に接続されるが、ソース部端子は図４に示す
様に、下面の面積が上面の面積よりも大きなスルーホー
ルで、下面が接地面と接続されている。なお、スルーホ
ールが図の様に山形になるのはエッチングで作る為であ
る。
【０００９】さて、図３の様なパターンのFET の入力端
子51に信号が印加すると、ゲート・インピーダンス変換
部分52で４分配され、それぞれの上記 FET機能部分で増
幅されてドレイン部分31, 32からドレイン・インピーダ
ンス変換部分54で合成され、出力端子53から出力信号と
して取り出される。
子51に信号が印加すると、ゲート・インピーダンス変換
部分52で４分配され、それぞれの上記 FET機能部分で増
幅されてドレイン部分31, 32からドレイン・インピーダ
ンス変換部分54で合成され、出力端子53から出力信号と
して取り出される。
【００１０】つまり、高電力出力をFET から取り出す
為、入力信号を分配し、それぞれ対応するFET 機能部分
で増幅した後、合成して出力する様な構造になってい
る。
為、入力信号を分配し、それぞれ対応するFET 機能部分
で増幅した後、合成して出力する様な構造になってい
る。
【００１１】
【発明が解決しようとする課題】上記の様に、大電力の
出力信号をFET から取り出す為、ゲート・フインガー数
（ゲート数）を増加して内部のFET 機能部分を増加する
ことやゲート長を狭く（細く）することにより対処して
きた。
出力信号をFET から取り出す為、ゲート・フインガー数
（ゲート数）を増加して内部のFET 機能部分を増加する
ことやゲート長を狭く（細く）することにより対処して
きた。
【００１２】しかし、図３の入力端子内のａ点とゲート
・フインガー入力端の b点間及び a点とc 点間では、超
高周波帯において寄生インピーダンス成分が現れると共
に、信号に対して径路差を生ずるのでb 点, c 点間で信
号に位相差が生じ、電力配分が異なる。これにより、ド
レイン・インピーダンス変換部分で合成した時、合成効
率が低下する。
・フインガー入力端の b点間及び a点とc 点間では、超
高周波帯において寄生インピーダンス成分が現れると共
に、信号に対して径路差を生ずるのでb 点, c 点間で信
号に位相差が生じ、電力配分が異なる。これにより、ド
レイン・インピーダンス変換部分で合成した時、合成効
率が低下する。
【００１３】即ち、単純にゲート・フインガー数を増加
しても、超高周波帯では理想的な電力増加ができないと
云う問題がある。本発明は電力効率の向上を図ることを
目的とする。
しても、超高周波帯では理想的な電力増加ができないと
云う問題がある。本発明は電力効率の向上を図ることを
目的とする。
【００１４】
【課題を解決するための手段】図１は第１の本発明の原
理構造図である。図中、12は入力端子と所定間隔で針状
のゲート・フインガーとが取り付けられたゲート・イン
ピーダンス変換部、14は出力端子と所定間隔で短冊状の
ドレイン分とが取り付けられたドレイン・インピーダン
ス変換部と、２は共通ソース部分24に所定間隔で短冊状
のソース部分を取り付けて構成したソース部である。
理構造図である。図中、12は入力端子と所定間隔で針状
のゲート・フインガーとが取り付けられたゲート・イン
ピーダンス変換部、14は出力端子と所定間隔で短冊状の
ドレイン分とが取り付けられたドレイン・インピーダン
ス変換部と、２は共通ソース部分24に所定間隔で短冊状
のソース部分を取り付けて構成したソース部である。
【００１５】そして、隣接するソース部分間の所定位置
に、１つのドレイン部分がソース部分に平行に、且つ、
ソース部分とドレイン部分の先端部分がほぼ一線となる
様に基板上に配置され、更に、ソース部分とドレイン部
分間の所定位置に１つのゲート・フインガーをソース部
分に平行に配置された電界効果トランジスタの構造にお
いて、入力端子をゲート・インピーダンス変換部の一端
に、出力端子をゲート・インピーダンス変換部の一端か
ら最も遠くなる、ドレイン・インピーダンス変換部の他
端に設け、入力端子から異なる径路を通って出力端子に
到着した信号の位相が同相となる構造にした。
に、１つのドレイン部分がソース部分に平行に、且つ、
ソース部分とドレイン部分の先端部分がほぼ一線となる
様に基板上に配置され、更に、ソース部分とドレイン部
分間の所定位置に１つのゲート・フインガーをソース部
分に平行に配置された電界効果トランジスタの構造にお
いて、入力端子をゲート・インピーダンス変換部の一端
に、出力端子をゲート・インピーダンス変換部の一端か
ら最も遠くなる、ドレイン・インピーダンス変換部の他
端に設け、入力端子から異なる径路を通って出力端子に
到着した信号の位相が同相となる構造にした。
【００１６】第２の本発明はモノリシックマイクロ波集
積回路に第１の本発明の構造の電界効果トランジスタを
用いる。
積回路に第１の本発明の構造の電界効果トランジスタを
用いる。
【００１７】
【作用】第１の本発明は入力端子をゲート・インピーダ
ンス変換部の一端に、出力端子をゲート・インピーダン
ス変換部の一端から最も遠くなる、ドレイン・インピー
ダンス変換部の他端に設け、入力端子から異なる径路を
通って出力端子に到着した信号の位相が同相となる構造
にした。
ンス変換部の一端に、出力端子をゲート・インピーダン
ス変換部の一端から最も遠くなる、ドレイン・インピー
ダンス変換部の他端に設け、入力端子から異なる径路を
通って出力端子に到着した信号の位相が同相となる構造
にした。
【００１８】即ち、入力端子11から入力した信号はゲー
ト・インピーダンス変換部で分配され、一部の信号はゲ
ート・フインガー44, ドレイン部分32, ドレイン・イン
ピーダンス変換部14の一端から他端までを通って出力端
子に現れる。しかし、別の信号はゲート・フインガー4
1, ドレイン部分31, ドレイン・インピーダンス変換部1
4の他端を介して出力端子に現れる。これにより、出力
端子に到達する信号の径路長は全て同じ長さとなり、電
力効率の向上となる。
ト・インピーダンス変換部で分配され、一部の信号はゲ
ート・フインガー44, ドレイン部分32, ドレイン・イン
ピーダンス変換部14の一端から他端までを通って出力端
子に現れる。しかし、別の信号はゲート・フインガー4
1, ドレイン部分31, ドレイン・インピーダンス変換部1
4の他端を介して出力端子に現れる。これにより、出力
端子に到達する信号の径路長は全て同じ長さとなり、電
力効率の向上となる。
【００１９】第２の本発明はモノリシックマイクロ波集
積回路に第１の本発明の構造の電界効果トランジスタを
用いる。
積回路に第１の本発明の構造の電界効果トランジスタを
用いる。
【００２０】
【実施例】図２は第１，第２の本発明の実施例の構造図
である。なお、全図を通じて同一符号は同一対象物であ
る。以下、ゲート・フインダーは４本として図の説明を
するが、上記で詳細説明した部分については概略説明
し、本発明の部分について詳細説明する。
である。なお、全図を通じて同一符号は同一対象物であ
る。以下、ゲート・フインダーは４本として図の説明を
するが、上記で詳細説明した部分については概略説明
し、本発明の部分について詳細説明する。
【００２１】図２において、ソース共通部分24にソース
部分21, 23が所定間隔だけ離して、直角に取り付けられ
てソース部を構成している。また、上面が階段状になっ
たゲート・インピーダンス変換部分12の上面右端に入力
端子11を、下面に４個のゲート・フインガー41, 44が取
り付けられている。
部分21, 23が所定間隔だけ離して、直角に取り付けられ
てソース部を構成している。また、上面が階段状になっ
たゲート・インピーダンス変換部分12の上面右端に入力
端子11を、下面に４個のゲート・フインガー41, 44が取
り付けられている。
【００２２】更に、下面が階段状になったドレイン・イ
ンピーダンス変換部分14の下面左端に出力端子53を、上
面に短冊状のドレイン部分31, 32が取り付けられてい
る。そして、図に示す様に、隣接するソース部分の間の
所定位置に、ドレイン部分が１つずつ配置され、更に、
ソース部分とドレイン部分との間の所定位置に、ゲート
・フインガーが１つずつ配置される。また、両端のソー
ス部分21, 23はソース部端子24, 25に接続されるさて、
図２の様なパターンのFET の入力端子11に信号が印加す
ると、ゲート・インピーダンス変換部分12で４分配さ
れ、それぞれのFET 機能部分で増幅されてドレイン部分
31, 32からドレイン・インピーダンス変換部分14で合成
され、出力端子13から出力信号として取り出される。
ンピーダンス変換部分14の下面左端に出力端子53を、上
面に短冊状のドレイン部分31, 32が取り付けられてい
る。そして、図に示す様に、隣接するソース部分の間の
所定位置に、ドレイン部分が１つずつ配置され、更に、
ソース部分とドレイン部分との間の所定位置に、ゲート
・フインガーが１つずつ配置される。また、両端のソー
ス部分21, 23はソース部端子24, 25に接続されるさて、
図２の様なパターンのFET の入力端子11に信号が印加す
ると、ゲート・インピーダンス変換部分12で４分配さ
れ、それぞれのFET 機能部分で増幅されてドレイン部分
31, 32からドレイン・インピーダンス変換部分14で合成
され、出力端子13から出力信号として取り出される。
【００２３】この時、入力端子から出力端子に到達する
信号の径路長は全て同じ長さとなる様な構造になってい
るので、ゲート・フインガーが増加しても均等な電力分
配が行われ、電力効率の向上となる。
信号の径路長は全て同じ長さとなる様な構造になってい
るので、ゲート・フインガーが増加しても均等な電力分
配が行われ、電力効率の向上となる。
【００２４】なお、ゲート・インピーダンス変換部分12
及びドレイン・インピーダンス変換部分は階段状にして
あるが、階段の部分を傾斜を持った直線にしても同様な
効果が得られる。また、この様なFET の構造をモノリシ
ックマイクロ波集積回路(MMIC)に組み込むことにより、
電力効率の向上したMMICの提供が可能となる。
及びドレイン・インピーダンス変換部分は階段状にして
あるが、階段の部分を傾斜を持った直線にしても同様な
効果が得られる。また、この様なFET の構造をモノリシ
ックマイクロ波集積回路(MMIC)に組み込むことにより、
電力効率の向上したMMICの提供が可能となる。
【００２５】
【発明の効果】以上詳細に説明した様に本発明によれ
ば、電力効率の向上を図ることができると云う効果があ
る。
ば、電力効率の向上を図ることができると云う効果があ
る。
【図１】第１の本発明の原理構造図である。
【図２】第１，第２の本発明の実施例の構造図である。
【図３】従来例のFET 要部構造図である。
【図４】図３のＸ−Ｘ´要部断面図である。
２ ソース部 11 入力端
子 12 ゲート・インピーダンス変換部 13 出力端
子 14 ドレイン・インピーダンス変換部 31, 32 ド
レイン部分 41, 44 ゲート・フインガー
子 12 ゲート・インピーダンス変換部 13 出力端
子 14 ドレイン・インピーダンス変換部 31, 32 ド
レイン部分 41, 44 ゲート・フインガー
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784 27/095 7376−4Ｍ Ｈ０１Ｌ 29/80 Ｅ
Claims (2)
- 【請求項１】 入力端子(11)と所定間隔で針状のゲート
・フインガー(41)とが取り付けられたゲート・インピー
ダンス変換部(12)と、出力端子(13)と所定間隔で短冊状
のドレイン部分(31, 32)とが取り付けられたドレイン・
インピーダンス変換部(14)と、共通ソース部分24に所定
間隔で短冊状のソース部分(21)を取り付けて構成したソ
ース部(2) とを有し、 隣接するソース部分間の所定位置に、１つのドレイン部
分が該ソース部分に平行に、且つ、ソース部分とドレイ
ン部分の先端部分がほぼ一線となる様に基板上に配置さ
れ、更に、ソース部分とドレイン部分間の所定位置に１
つのゲート・フインガーを該ソース部分に平行に配置さ
れた電界効果トランジスタの構造において、 該入力端子を該ゲート・インピーダンス変換部の一端
に、出力端子を該ゲート・インピーダンス変換部の一端
から最も遠くなる、該ドレイン・インピーダンス変換部
の他端に設け、 該入力端子から異なる径路を通って出力端子に到着した
信号の位相が同相となる構造にしたことを特徴とする電
界効果トランジスタの構造。 - 【請求項２】 上記の構造の電界効果トランジスタを用
いたモノリシックマイクロ波集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29748592A JPH06151471A (ja) | 1992-11-09 | 1992-11-09 | 電界効果トランジスタの構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29748592A JPH06151471A (ja) | 1992-11-09 | 1992-11-09 | 電界効果トランジスタの構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06151471A true JPH06151471A (ja) | 1994-05-31 |
Family
ID=17847114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29748592A Withdrawn JPH06151471A (ja) | 1992-11-09 | 1992-11-09 | 電界効果トランジスタの構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06151471A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10511267B2 (en) | 2015-12-08 | 2019-12-17 | Mitsubishi Electric Corporation | Power amplifier |
| US10741700B2 (en) | 2017-05-18 | 2020-08-11 | Mitsubishi Electric Corporation | Semiconductor device |
-
1992
- 1992-11-09 JP JP29748592A patent/JPH06151471A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10511267B2 (en) | 2015-12-08 | 2019-12-17 | Mitsubishi Electric Corporation | Power amplifier |
| US10741700B2 (en) | 2017-05-18 | 2020-08-11 | Mitsubishi Electric Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020140024A1 (en) | Semiconductor device having divided active regions with comb-teeth electrodes thereon | |
| JP3364404B2 (ja) | 半導体の入出力接続構造 | |
| JPH06151471A (ja) | 電界効果トランジスタの構造 | |
| JPH04326607A (ja) | 発振回路 | |
| JP2006156902A (ja) | 高周波用半導体装置 | |
| JP3235476B2 (ja) | 高周波半導体デバイス | |
| JP3144205B2 (ja) | 超高周波装置 | |
| JP3111969B2 (ja) | 半導体装置 | |
| JP2576773B2 (ja) | マルチフィンガー型電界効果トランジスタ | |
| JPS6228788Y2 (ja) | ||
| JP3168964B2 (ja) | 高出力電界効果トランジスタ | |
| US4786881A (en) | Amplifier with integrated feedback network | |
| JPS5835366B2 (ja) | 高出力高周波用半導体装置 | |
| JPH03289701A (ja) | マイクロ波集積回路素子 | |
| JP2001053510A (ja) | 高周波回路 | |
| JPH05251478A (ja) | 半導体装置 | |
| JPH0766222A (ja) | 電界効果トランジスタ | |
| JPH06342813A (ja) | 電界効果トランジスタ | |
| JPH03289143A (ja) | マイクロ波集積回路素子 | |
| JPS61104673A (ja) | 超高周波用電界効果トランジスタ装置 | |
| JP2003257988A (ja) | トランジスタ回路および通信装置 | |
| JPH054281Y2 (ja) | ||
| JPH08148505A (ja) | 高出力ミリ波ｍｍｉｃ | |
| JPH03201709A (ja) | 分布型マイクロ波増幅器 | |
| JPS63133701A (ja) | マイクロ波半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000201 |