CN108091645B - 半导体装置和放大器设备 - Google Patents

半导体装置和放大器设备 Download PDF

Info

Publication number
CN108091645B
CN108091645B CN201711166506.XA CN201711166506A CN108091645B CN 108091645 B CN108091645 B CN 108091645B CN 201711166506 A CN201711166506 A CN 201711166506A CN 108091645 B CN108091645 B CN 108091645B
Authority
CN
China
Prior art keywords
output
input
port
capacitor
coupler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711166506.XA
Other languages
English (en)
Other versions
CN108091645A (zh
Inventor
长谷川裕一
宫泽直行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Publication of CN108091645A publication Critical patent/CN108091645A/zh
Application granted granted Critical
Publication of CN108091645B publication Critical patent/CN108091645B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/225—Indexing scheme relating to amplifiers the input circuit of an amplifying stage comprising an LC-network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/391—Indexing scheme relating to amplifiers the output circuit of an amplifying stage comprising an LC-network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

公开了一种输出射频信号的半导体装置以及放大器设备。该半导体装置包括壳体、半导体芯片、阻抗变换器、电容器和接合线。壳体包括散热器、输出导线端子和与输出导线端子电隔离的偏压端子。半导体芯片安装在壳体的散热器上。阻抗变换器提供输入端口、输出端口和在其输入端口与输出端口之间的中间端口。电容器安装在散热器上并且在阻抗变换器与输出导线端子之间。接合线将偏压导线端子与中间端口连接。

Description

半导体装置和放大器设备
技术领域
本发明涉及半导体模块，具体地，本发明涉及能够输出高功率的半导体电子模块。
背景技术
在本领域中已经公知这样的半导体模块，其对半导体装置安装将半导体模块的输入/输出阻抗与半导体装置的阻抗进行匹配的匹配单元。日本专利申请特许公开No.JP-2012-146728A已经公开了这种半导体模块。通过输入和输出导线从外部对这种半导体模块供应偏压以激活其中安装的半导体装置。为了将偏压漏向其他电路，与输入和输出导线耦接的互连不可避免地被插入耦合电容器。当半导体模块可以以高频率输出高功率时，从其输出的具有过大幅值的放大后的信号经过输出耦合电容器，其在耦合电容器中产生热并且有时使得电容器劣化。
发明内容
本发明的一个方面涉及一种半导体装置，其输出具有高功率的射频(RF)信号。所述半导体装置包括壳体、半导体芯片、输出阻抗变换器、输出电容器和接合线。所述壳体包括散热器、输出信号端子和与所述输出信号端子电隔离的输出偏压端子。产生RF信号的所述半导体芯片被安装在所述壳体的散热器上。所述输出阻抗变换器具有输入端口、输出端口和放置在其输入端口与输出端口之间的中间端口。所述输出电容器设置在所述输出阻抗变换器与所述输出信号端子之间。所述接合线将所述输出偏压端子与所述输出阻抗变换器的中间端口连接。本实施例的半导体装置的特征在于所述电容器被安装在所述壳体之内的散热器上。
附图说明
合并在本说明中且构成其一部分的附图示出了本文描述的一个或多个实施方式，并且与描述一起对这些实施方式进行说明。在附图中：
图1A是示出根据本发明第一实施例的半导体装置的平面图，图1B示出图1A所示的半导体装置的等效电路图；
图2A是图1A所示的半导体装置中实施的匹配单元的放大截面图，图2B是并排布置的阻抗变换器和电容器的平面图，图2C是耦接器和电容器的放大截面图；
图3A是图1A所示的半导体装置之内实施的半导体芯片的平面图，图3B放大了图3A中的虚线所围绕的区域；
图4是示出实施了图1A所示的半导体装置的放大器设备的平面图；
图5A是示出根据本发明第二实施例的半导体装置的平面图，图5B示出穿通件、其上具有电容器的次基台、和耦接器的截面图；
图6A是示出根据本发明第三实施例的半导体装置的平面图，图6B示出图6A所示的半导体装置的等效电路图；
图7是示出实施了图6A所示的第三实施例的半导体装置的放大器设备的平面图；以及
图8是示出根据本发明第四实施例的半导体装置的平面图。
具体实施方式
第一实施例
根据本发明的第一实施例涉及可应用于固态功率放大器(SSPA)设备的半导体装置，该设备例如在用于空中交通控制和/或天气观察的雷达系统中使用。SSPA可以放大大约10GHz的射频(RF)信号。图1A是示出根据本发明第一实施例的半导体装置100的平面图，图1B示出图1A所示的半导体装置100的等效电路图。
半导体装置100包括散热器10、输入阻抗变换器20和输出阻抗变换器30、半导体芯片40、以及下文中被称为输出电容器的电容器60。这些部件20至60被紧密地密封在由散热器10、框架12和盖11形成的空间之内。散热器10、框架12、盖11以及导线端子14至16可以形成壳体。阻抗变换器20、半导体芯片40和另一阻抗变换器30在封装件内沿着连接导线端子14和15的线布置，其中前一阻抗变换器20可以被称为输入阻抗变换器，而后者可以被称为输出阻抗变换器。
散热器10表现出足够的导热率，其可以由金属制成，具体地为铜(Cu)、钼(Mo)和另一铜(Cu)的叠层金属，并且具有例如1.5mm的厚度。散热器10被电接地并且设置有通过其将螺钉进行紧固的切口10a。在散热器10上布置了阻抗变换器20、半导体芯片40和另一阻抗变换器30，其中前一阻抗变换器20有时被称为输入阻抗变换器，而后者有时被称为输出阻抗变换器。可以由陶瓷制成并且被钎焊到散热器10上的框架12围绕阻抗变换器20和30以及半导体芯片40。在框架12的一个壁中设置有孔径12a，穿通件13穿过该孔径12a。
阻抗变换器20布置在输入信号端子14与半导体芯片40之间；而另一阻抗变换器30布置在输出信号端子15与半导体芯片40之间。前面的输入信号端子14被称为输入信号端子；而另一输出信号端子15被称为输出信号端子。阻抗变换器20和30可以分别将半导体芯片40的输入阻抗和输出阻抗与从信号端子14和15看去的半导体装置100的输入阻抗和输出阻抗进行匹配，或者分别将半导体芯片40的输入阻抗和输出阻抗转换成从信号端子14和15看去的半导体装置100的输入阻抗和输出阻抗。阻抗变换器20和30每个分别包括匹配单元21和31、耦接器22和32、以及接合线51和52及53和54，其中元件21和22可以被称为输入元件，而元件31和32可以被称为输出元件。匹配单元21和31靠近半导体芯片40布置，而耦接器22和32靠近框架12布置。
图2A是匹配单元31的放大截面图，图2B是阻抗变换器30和电容器60的平面图，其中图2B省略了接合线。匹配单元31包括衬底33以及将衬底33夹在其间的顶电极34和底电极35。即，衬底的顶表面提供了顶电极34；而其背表面提供了背电极35。因此，匹配单元31可以操作为包括顶电极34、电介质材料的绝缘衬底33和底电极35的金属-绝缘体-金属(MIM)电容器。利用焊料将底电极35固定到散热器10的顶部。衬底33可以具有例如100μm的厚度，其可以由介电常数为50的陶瓷制成。电极34和35可以由铜(Cu)和/或金(Au)制成，其具有宽度W4(例如2.5mm)。
图2C示出穿通件13、耦接器32和电容器60的放大截面图。耦接器32包括衬底36、顶金属37和背金属38。设置在衬底36的背表面的背金属38可以被焊接到散热器10的顶表面上。形成在衬底36的顶表面上的顶金属37可以在将背金属38设置在地中时形成传输线类型的微带线。衬底36可以由介电常数为10的陶瓷制成，并且具有大约100μm的厚度。顶金属37和背金属38可以由铜(Cu)和/或金(Au)制成。
顶金属37包括分支图案37a、茎干图案37b和安装图案37c，其中三个图案37a至37c连续地设置。茎干图案37b连接安装图案37c和分支图案37a；具体地，分支图案37a在靠近匹配单元31的区域中分成两个图案并且合并成与茎干图案37b连续的一个图案。茎干图案37b具有2μm的宽度W2，而分支图案37a在分成两个的部分中具有大于茎干图案37b的宽度的宽度W1，即，分支图案的每一个具有800μm的宽度W1。安装图案37c具有更大的1200μm的宽度W3，其中安装图案37c上安装了电容器60。
电容器60可以是MIM电容器类型，其包括背电极62、电介质板64和顶电极66，作为用于截断DC(直流)分量的耦合电容器而操作。电介质板64可以由包含硅的无机材料制成，所述无机材料典型地为二氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON)。顶电极66和背电极62将电介质板64夹在其间；因此，电容器60可以是金属-绝缘体-金属(MIM)电容器类型。背电极62和顶电极66由铜(Cu)和/或金(Au)制成。电容器60放置在衬底36上的安装图案37c上，使得背电极62被焊接到安装图案37c。顶电极66通过接合线55与设置在穿通件13上的顶金属13b电连接。
安装在散热器10上的穿通件13包括下基体13a、上基体13c、顶金属13b和背金属13d。顶金属13b形成在下基体13a上，而上基体13c安装在下基体13a之上。背金属13d设置在下基体13a的整个背表面。尽管图中未指示，然而下基体13a和上基体13c在其各自的侧面设置了金属层。下基体13a和上基体13c可以由陶瓷制成，而顶金属13b和背金属13d可以由金(Au)、铜(Cu)等制成。彼此结合的下基体13a和上基体13c被插入在形成于框架12中的孔径12a内并且被焊接到散热器10和孔径12a。
输出信号端子15(其可以是所述输出信号端子)被固定到设置在穿通件13的下基体13a上的顶金属13b。其他导线端子16(其可以是与输出信号端子15电隔离的输出偏压端子)被固定到设置在前一穿通件(输出RF信号从其抽取)的相应侧的其他穿通件13。从设置在框架12的与前文所述的穿通件13相对的一侧中的穿通件13引出输入信号端子14，其可以是与输出信号端子15和输出偏压端子16隔离的输入信号端子。因此，导线端子14至16彼此电隔离并且被固定到相应的穿通件13上的顶金属13b。穿通件13上的顶金属13b具有与围绕下基体13a和上基体13c的金属图案相对的例如50Ω的阻抗。
匹配单元21包括如图1A所示的衬底23、顶电极24和形成在衬底23的背表面上的背金属，并且可以作为类似于匹配单元31的电容器而操作。耦接器22设置有衬底26、顶金属27和设置在衬底26的背表面上的背金属，可以类似于另一耦接器32作为传输线而操作。顶金属27除了安装电容器的区域之外具有与顶金属37相同的布置。
图3A是示出图1A的半导体装置100之内实施的半导体芯片40的平面图，图3B放大了图3A中的虚线所围绕的区域。图3B通过阴影区域指示焊盘和指状电极。
半导体芯片40可以是场效应晶体管(FET)类型，其主要由例如氮化物半导体材料制成。衬底42可以由碳化硅(SiC)、蓝宝石(Al2O3)等制成，其上设置有半导体层，其中半导体层可以包括氮化镓(GaN)的沟道层和氮化铝镓(AlGaN)的势垒层。尽管说明集中在由氮化物半导体材料制成的FET上，但FET可以由例如砷化镓(GaAs)制成。
衬底42还包括表现出充分导电性的电有源区43。有源区43布置在具有充分的电阻率以用于隔离有源区43的非有源区之间。衬底42还可以包括栅极焊盘40G、源极焊盘40S和漏极焊盘40D，其中源极焊盘40S和栅极焊盘40G被交替地布置在有源区43的一侧中，而漏极焊盘40D被布置在有源区43的另一侧中。源极焊盘40S通过穿透衬底42并被填充了金属的源极过孔41而接地。因此，源极焊盘40S与形成在衬底42的背表面中的背金属直接连接并且接地。
栅极指44、源极指45和漏极指46分别从栅极焊盘40G、源极焊盘40S和漏极焊盘40D伸出到有源区43之内。源极指45和漏极指46交替地布置，而栅极指44布置在源极指45与漏极指46之间。
半导体芯片必须具有极长的栅极宽度以便实现超过100W的输出功率。因此，这样的半导体芯片通常提供了所谓的多指布置，其将极长的栅极宽度分成许多指，每个指具有实际的栅极宽度。图3A和图3B示出的半导体芯片40提供了许多栅极焊盘40G和漏极焊盘40D。在其中多指栅极和多指漏极每个仅具有一个焊盘的布置中，被提供给远离所述仅一个焊盘的指的RF信号导致了与被提供给靠近所述仅一个焊盘的指的那些RF信号相比的相移。因此，具有多指布置的半导体芯片通常提供许多栅极焊盘、源极焊盘和漏极焊盘以减小指之间的相移。因为能够输出高功率的这种半导体芯片具有长的栅极宽度，所以从半导体芯片的外部看去的各个焊盘或者栅极、源极和漏极这些电极的阻抗变得很低。
接下来将描述半导体装置100之内的部件之间的连接。耦接器22的顶金属27通过接合线50和穿通件13上的顶金属13b与输入信号端子14连接。顶金属27还利用接合线51与匹配单元21的电极24连接，并且匹配单元21的该电极24利用其它接合线52与半导体芯片40的栅极焊盘40G连接。接合线50至56可以由金(Au)和/或铝(Al)制成。
在关于半导体芯片40的另一侧中，漏极焊盘40D利用接合线53与匹配单元31的顶电极34连接。匹配单元31的顶电极34的靠近半导体芯片40的、由图1A中的虚线圈起来的部分被表示为区域34a。匹配单元31的顶电极34利用接合线54与耦接器32的分支图案37a连接。
如图2C所示，电容器60的背电极62被固定到(具体地被焊接到)耦接器32的顶金属37的安装图案37c。顶电极66通过接合线55和穿通件13上的顶金属13b与输出信号端子15连接。再次参照图1A，分支图案37a的靠近茎干图案37b的、被虚线圈起来的部分(称为中间端口37d)通过接合线56和穿通件13上的顶金属13b与输出偏压端子16连接。上面的描述统一将各个接合线50至56称为单个引线；然而，如图1A清楚所示，接合线50至56各自包括彼此具有基本上相同的长度的多个引线以抑制高频率下的相移。
图1B示出图1A所示的半导体装置100的等效电路图。该等效电路图具有在输入端子IN与场效应晶体管(FET)类型的半导体器件40c的栅极之间的阻抗变换器20，其中阻抗变换器20包括串联连接在输入端子IN与栅极40c之间的两个电感器L1和L2以及连接在两个电感器L1和L2的中间节点与地之间的电容器C1。FET在源极接地模式下操作。另一阻抗变换器30布置在FET 40c的漏极与输出端子OUT之间。阻抗变换器30还包括串联连接在该漏极与输出端子OUT之间的两个电感器L3和L4以及连接在两个电感器L3和L4的中间节点与地之间的电容器C3。电容器C2和电感器L5的串联电路布置在阻抗变换器30与输出端子OUT之间。另一电感器L6连接在阻抗变换器30与端子T1之间。
输入端子IN对应于图1A所示的输入信号端子14，而输出端子OUT对应于输出信号端子15。FET 40c对应于半导体芯片40。电感器L1对应于接合线50和51以及耦接器22的电感性分量的总和，其中接合线50和51各自包括并行布置的许多引线及其同样并行连接的电感性分量。电容器C3对应于匹配单元31；而电感器L4对应于输出耦接器32和统一并行布置的许多接合线54。电容器C2示出电容器60。电感器L5统一地对应于许多接合线55。电感器L6同样统一地对应于许多接合线56。端子T1对应于输出偏压端子16。
将描述半导体装置100的操作。输入信号端子14将栅极偏压供应给半导体芯片40的栅极焊盘40G，而另一导线端子16将漏极偏压提供给半导体芯片40的漏极焊盘40D。半导体芯片40的源极焊盘40S直接接地到散热器10。输入信号端子14还通过穿通件13和阻抗变换器20向半导体芯片40供应RF信号，该RF信号具有例如微波、亚微米和/或微米波长带中的数百兆赫至数百千兆赫的频率。输出信号端子15通过阻抗变换器30和穿通件13输出被半导体芯片40放大的另一RF信号。因此，半导体装置100是放大RF信号的放大器设备。
SSPA可以具有许多栅极指44以加宽总栅极宽度，如图3B所示，并且设置有许多漏极焊盘40D。因为漏极焊盘40D被共同连接到匹配单元31的顶电极34，所以从匹配单元31看去的半导体芯片40的输出阻抗(即，在匹配单元31的输入端口处看去的半导体芯片40的阻抗)变得相对较低，例如5Ω至15Ω。另一方面，在输出信号端子15处看去的半导体装置100的输出阻抗例如必须为大约50Ω以匹配与输出信号端子15连接的传输线的特性阻抗。阻抗变换器30可以对该阻抗失配进行补偿；即，阻抗变换器30可以将半导体芯片40在与半导体芯片40连接的匹配单元30的输入端口处的阻抗转换成在输出信号端子看去的半导体装置100的输出阻抗。
阻抗变换器30可以通过许多接合线53和54、匹配单元31以及耦接器32形成图1B所示的所谓的T型LCL电路。在它们当中，主要是匹配单元31的电容性分量、接合线43的电感性分量和耦接器32的电感性分量对T型LCL电路作出贡献。从半导体芯片40看去的T型LCL电路的输入阻抗变为5Ω至15Ω，这与半导体芯片40的输出阻抗相当；而从半导体芯片40看去的阻抗随着与输出信号端子15接近而增大。T型LCL电路的输出阻抗变成大约50Ω。
类似地，从输入信号端子14看去的阻抗变换器20的输入阻抗与半导体芯片40的输入阻抗匹配，并且阻抗变换器20的输入阻抗与从输入信号端子14处看去半导体芯片时的半导体装置100的输入阻抗匹配，其基本上变为50Ω。
图4是实施本实施例的半导体装置100的固态功率放大器(SSPA)类型的RF放大器设备1000的平面图。RF放大器设备1000包括基体70、输入板72、输出板74、和半导体装置100。两个板72和74以及半导体装置100沿着一条线布置并且通过螺钉71被固定到基体70。基体70可以由金属(典型地，铜(Cu))制成，而输入板72和输出板74可以由陶瓷和/或树脂制成。
输入板72的顶表面中设置了传输线72a和72b，其中后者伴随有扇形凸端72c。信号线72a的一端与半导体装置100的输入信号端子14连接，而其另一端延伸到输入板72的边缘。另一条线72b在恰在输入信号端子14的前方的点处从信号线72a分支，在另一条线72b的中途设置了所述扇形凸端72c。扇形凸端72c的根部部分处可以被等价地看作交变电流(AC)模式下的地，并且将从线72b从信号线72a分支出去的点到扇形凸端72c的根部的距离设置为λ/4；从信号线72a看去，线72b可以被看作开路。输入板72在信号线72a上、在输入板72的边缘后方的位置处还设置了电容器73，其截断了在信号线72b上提供的偏压中包含的直流分量。
输出板74还设置有从输出信号端子15拉出到输出板74的边缘的信号线74a以及各自从相应的输出偏压端子16拉出到输出板74的相应侧的两条线74b。各线74b(其可被称为偏压线)伴有相应的扇形凸端74c。因为半导体装置100在其输出中实施了电容器60以截断直流分量，所以信号线74a未安装电容器。
信号线72a和74a相对基体70配置了宽度为W5的传输线，通过该宽度W5，传输线的传输阻抗与在输入信号端子14处观看半导体装置100内部时的半导体装置100的输入阻抗匹配并且与在输出信号端子15处观看半导体装置100内部时的半导体装置100的输出阻抗匹配。在本实施例中，传输线72a和74a具有50Ω的阻抗。偏压线72b和74b的宽度W6比传输线72a和74a的宽度W5宽，这可以减小偏压线72b和74b的串联电阻。如上所述，在高频率下，扇形凸端74c可以终止偏压线72b和74b。
栅极偏压通过线72b和72a供应到半导体装置100，而漏极偏压通过偏压线74b供应到输出偏压端子16。RF信号通过传输线72a和电容器73提供给半导体装置100的栅极，该电容器73传递高频分量但截断低频分量和直流分量。放大的RF信号可以通过传输线74a输出。
根据第一实施例，如图1A和图2C所示，电容器60安装在半导体装置100的散热器10上，电容器60传递RF信号而产生的热可以直接扩散到散热器10，这可以有效地抑制电容器60的温度上升。即使放大的RF信号具有超过100W的功率，电容器60也可以避免其劣化或烧坏。
另外，因为电容器60插入在输出阻抗变换器30与输出信号端子15之间，所以漏极偏压不能通过输出信号端子15供应给半导体装置100。因此，漏极偏压可以通过输出偏压端子16和接合线56提供。具体地，接合线56的一端可以与输出阻抗变换器30的输入端口与输出端口之间的中间端口37d接合，而接合线56的另一端通过穿通件13连接到输出偏压端子16。因此，漏极偏压可以通过输出偏压端子16、接合线56和输出阻抗变换器30供应到半导体芯片40。
在输出阻抗变换器30上的中间端口37d处观看的半导体芯片40的阻抗低于在输出信号端子15处观看的半导体芯片40的阻抗。连接到中间端口37d的接合线56可以等价地示出大阻抗，这可以有效地将输出偏压端子16和偏压线74b与高频下的半导体芯片40屏蔽开。
如图2C所示的电容器60具有MIM电容器类型，其固有地表现出与具有叉指电极的所谓芯片电容器相比较小的寄生阻性和电感性分量。因此，即使其中通过了具有较高功率的RF信号，由此产生的热也会进一步受到抑制。
输出阻抗变换器30提供了具有增大的宽度的分支图案37a和具有缩减的宽度的茎干图案37b，其中接合线56的一端与前一图案(具有增大的宽度的分支图案37a)接合，这可以抑制输出阻抗变换器30产生热。
阻抗变换器30包括匹配单元31和耦接器32。接合线53将匹配单元31的顶电极34与半导体芯片40连接，而接合线54将顶电极34与耦接器32的顶金属37连接，这可以通过如图1B所示的电感性元件L3和L4以及电容性元件C3来变换半导体芯片40与输出偏压端子16之间的阻抗。另一阻抗变换器20可以变换半导体芯片40与输入信号端子14之间的阻抗。
两个分支图案37a联入可形成阻抗变换器30的一部分的耦接器32中的这一个茎干图案37b。进入耦接器32中的RF信号可以通过电容器60从输出信号端子15输出。匹配单元31可以包括部分34a，其可以被看作阻抗变换器30的输入端口，并且许多漏极焊盘被共同连接于部分34a上。对于半导体芯片40很困难或几乎不可能的是实施一个或多个电容器来截断直流分量，这是因为各个漏极焊盘导致了从其输出的各RF信号之间的相位差并且无意中产生高频分量。因此，电容器60被布置在半导体芯片40外部，具体地，布置在阻抗变换器30的下游。顶金属37的分支图案37a的中间端口37d(其被附接了接合线56)存在于半导体芯片40的漏极焊盘40D与电容器60之间，其通过导线端子16和接合线56供应漏极偏压，并且电容器60可以作为耦合电容器操作以截断直流分量。
电容器60安装在耦接器32的顶金属37的安装图案37c上，这可以增强从电容器60通过衬底36向散热器10的热扩散；因此，可以抑制电容器60的温度上升。本实施例的半导体芯片40可以从其漏极焊盘40D输出超过数百瓦特的功率，这可能导致电容器60的温度上升。直接安装在散热器10上的电容器60可以抑制其温度上升。本实施例的半导体芯片40可以是除了场效应晶体管(FET)之外的类型，但对于高功率应用而言优选的是由氮化物或砷材料制成的FET类型。
如图1A所示，接合线56变得较长，因为分支图案37a与安装图案37c相比距离输出偏压端子16较远，这导致接合线56带来的电感更大。因此，接合线56可以作为扼流线圈操作以表现出大阻抗，并且被半导体芯片40放大的RF信号变得难以漏入输出偏压端子16。另一方面，将电容器60的顶电极66与穿通件13上的顶金属13b连接的接合线55变得较短，这导致相对较小的电感并且可以将放大后的RF信号载送到输出信号端子15上。
电容器60可以具有除了MIM类型以外的任何类型。为了抑制热的产生，MIM类型在其背电极62与耦接器32的顶金属37的安装图案37c完全接触的的情况下变得更为优选。该布置可以加速热扩散到散热器10，这是因为背电极62与安装图案37c之间的接触面积变为最大。
接合线55可以将电容器60的顶电极66与穿通件13上的顶金属13b连接。接合线55的引线接合可以与针对其他接合线50至54和56的引线接合同时进行，这使得组装半导体装置100的工艺简单并且减小了其成本。
散热器10可以由包括铜(Cu)和钼(Mo)的叠层金属制成，其表现出优秀的导热率。散热器10可以由铜(Cu)的金属板制成。
阻抗变换器30的布置不限于如图1A和图2B所示的布置。例如，顶金属37可以具有除了如图1A和图2B所示的那些以外的图案。分支图案37a可以具有仅一个图案，或者具有每个均通过匹配单元31与半导体芯片40连接的三个或更多图案。另外，分支图案37a优选地具有一定宽度，而茎干图案37b具有比分支图案37a的宽度更窄的宽度，以便减小从附接了接合线56的中间端口37d至半导体芯片40(其中流动用于半导体芯片40的偏压电流)的电阻。分支图案37a的宽度W1可以宽于2.5mm，或者比茎干图案37b的宽度W2宽两倍或更多。另外，尽管匹配单元31在本实施例中设置有一个顶电极34，但匹配单元31可以具有两个或更多的顶电极34，它们每个相对于面对且固定到散热器10的底电极35而形成了电容器。在一个替代中，匹配单元31可以利用耦接器32的衬底36共同地设置衬底33。即，衬底36可以不仅提供顶金属37，还提供用于匹配单元31的顶电极34。阻抗变换器30可以通过使得耦接器32(特别是，其顶金属37中的分支图案37a)具有匹配单元31的功能来去除匹配单元31。所有这些布置(包括这些布置的修改)可以被应用于阻抗变换器20。
半导体芯片40、阻抗变换器20和30被紧密地封在由散热器10、框架12和盖11所形成的空间之内。导线端子14至16可以实现与半导体芯片40的电连接。如图1A所示，半导体芯片40、阻抗变换器20和30、以及电容器60这些电部件被布置在连接输入导线端子14和输出导线端子15的线上；而输出偏压端子16和输出信号端子15沿着与所述线垂直的另一方向布置。接合线56将输出偏压端子16与布置在该空间的中央处的部件连接，而接合线55将输出信号端子15与布置在该空间中的相对外围处的部件(电容器60)连接，这使得前一接合线56比后一接合线55长。因此，前一接合线56可以具有用于被半导体芯片40放大的RF信号的充分的电感或阻抗。部件20至60的布置以及导线端子15和16的布置不限于上文所述。关键特征在于，从输出偏压端子16延伸的接合线56变得比从输出信号端子15延伸的接合线55长。
实施半导体装置100的放大器设备1000还可以增强热扩散。两个金属图案74a和74b成为彼此独立，其中在前者上载送RF信号，而后者载送偏压。因此，前一图案74a的设计可以仅考虑阻抗匹配，而后一图案74b可以仅考虑其电阻，这是因为后一图案74b不载送RF信号。即，后一图案74b与前一图案74a的宽度W5相比可以被设计得足够更宽。
第二实施例
根据本发明的第二实施例具有这样的特征：电容器60通过次基台80被安装在散热器10上，这在图5A中示出为半导体装置100A的平面图并且在图5B中被放大为次基台80、穿通件13和耦接器32A附近的截面图。
次基台80在耦接器32A与穿通件13之间直接安装在散热器10上，其中次基台80上安装了电容器60。耦接器32A没有在其顶金属37A上设置安装图案37c。次基台80包括基体82、顶金属84和背金属86。基体82可以由具有比耦接器32A的衬底36的导热率高的导热率的材料制成，该材料典型地为氮化铝(AlN)。顶金属84和背金属86可以包括金(Au)和/或铜(Cu)，其中电容器60的背电极62与次基台80的顶金属84完全接触，并且顶金属84通过接合线57与耦接器32A的茎干图案37b引线接合。背金属86被完全焊接到散热器10。
第二实施例将电容器60安装在次基台80上。因为次基台80具有比耦接器32A的衬底36的导热率更高的导热率，所以电容器60可以有效地将传递具有极高功率的RF信号而产生的热扩散到散热器10。具体地，电容器60的背电极62与次基台80的顶金属完全接触；向散热器10的热扩散可以被增强。与第一实施例的半导体装置100类似，与分支图案37a引线接合的接合线56可独立于输出信号端子15供应漏极偏压。
阻抗变换器30A设置有顶金属37A，除了省略用于电容器60的安装图案37c之外，顶金属37A的平面形状基本上与第一实施例中的相同。因此，阻抗变换器30A可以将半导体芯片40的输出阻抗与从输出信号端子15观看半导体装置100A内部时的半导体装置100A的输出阻抗匹配。
第三实施例。
根据本发明的第三实施例使得输入信号端子14独立于用于半导体芯片40的栅极偏压。图6A是示出第三实施例的半导体装置100B的内部的平面图，图6B示出其等效电路图。
半导体装置100B在框架12的设置有输入信号端子14的一侧中提供了三个孔径12a，孔径中的一个用于输入信号端子14的穿通件13；而剩下的两个孔径12a用于栅极偏压的导线端子17的穿通件13。耦接器22B的顶金属27B在其安装图案27c中安装了电容器61。电容器61是MIM电容器类型并且具有截断直流分量的功能，这与前文所述的电容器60相同。因此，前文的电容器60可以被称为输出电容器，而后文的则可以被称为输入电容器。电容器61的背电极与耦接器22B的安装图案27c完全接触，而其顶电极通过接合线50和穿通件13上的顶金属13b与输入信号端子14引线接合。设置在输入信号端子14的相应侧上的偏压端子17通过穿通件13上的顶金属13b和接合线58被连接到耦接器22B的顶金属27B的中间端口27d。中间端口27d存在于分支图案27a与茎干图案27b之间的分界上，或者在分支图案27a的联合部分中。
图6B示出半导体装置100B的等效电路，其提供了在输入端子IN与FET 40c的栅极之间串联连接的电感器L9、L1和L2以及电容器C5。从端子T2连接到电容器C5与电感器L1之间的是另一电感器L10。接合线50和58统一表示为电感器L9和L10。分别将耦接器22B与匹配单元21连接以及将匹配单元与半导体芯片40连接的接合线51和52也统一表示为电感器L1和L2。电容器C5对应于输入电容器61，并且端子T2对应于偏压端子17。
因为电容器61通过耦接器22B安装在散热器10上，所以可以抑制电容器61的温度上升。尽管电容器61传递具有在被半导体芯片40放大之前的功率的RF信号，但该RF信号具有足够充分的功率来升高电容器61的温度。具体地，当半导体装置100B被设置在例如雷达系统的下游时，半导体装置100B可能接收到具有高功率的RF信号来升高电容器61的温度。图6A所示的布置(其中输入电容器61安装在散热器10上)可以有效抑制电容器61的温度的上升。
布置在输入信号端子14与半导体芯片40之间的电容器61使得不可能通过输入信号端子14供应栅极偏压。输入偏压端子17和接合线58可以将栅极偏压提供给半导体芯片40，其中接合线58被连接在顶金属13b与顶金属27B上的中间端口27d(其在分支图案27a与茎干图案27b之间)之间。因此，栅极偏压可以被供应给半导体芯片40的栅极。
因为接合线58很长以表现出大的电感，所以接合线58可以作为扼流线圈操作以将输入偏压端子17与耦接器22B或半导体芯片40屏蔽开。即，输入到输入信号端子14的RF信号很难漏向输入偏压端子17并且主要被提供给半导体芯片40。
散热器10上的布置，即半导体芯片40、阻抗变换器20B和中心穿通件13被布置在连接两个信号导线端子14和15的线上；而附接了输入偏压端子17的两个穿通件13将中心穿通件13夹在其间。此外，中心穿通件13从中抽取其上载送RF信号的接合线50。因此，接合线50被设置得较短而其他接合线58被设置得相对较长。因此，接合线58可以表现出大电感以屏蔽输入偏压端子17。
阻抗变换器20B(具体地，阻抗变换器20B中的耦接器22B)也设置了分支图案27a和宽度比分支图案27a的宽度窄的茎干图案27b，这表明分支图案27a可以表现出其电阻比茎干图案27b的电阻小。另外，接合线58连接到分支图案27a与茎干图案27b之间的分界，更确切地说，连接到分支图案27a的联合部分。因此，供应到偏压端子17的偏压直接反应在半导体芯片40的栅极上。
与第一实施例类似，可以使用半导体装置100B组装放大器设备1000A。图7是示出使用了图6所示的半导体装置100B的放大器设备1000A的平面图。放大器设备1000A可以省略输入信号线72a上的输入电容器73和输出信号线74a上的输出电容器。栅极偏压可以通过偏压线72b和输入偏压端子17提供；而漏极偏压可以通过偏压线74b和输出偏压端子16提供。输入偏压线72b和输出偏压线74b每个提供了使得各自的根部的阻抗足够低的扇形凸端72c和74c。将从偏压端子16和17至扇形凸端72c和74c的根部的长度设置为λ/4；在偏压端子16和17处观看到的扇形凸端72c和74c各自的根部的阻抗变得足够大，并且可以有效地将连接到偏压线72b和74b的偏压源与半导体装置100B屏蔽开。同样，将偏压线72b和74b设置为与信号线72a和74a相比足够宽，偏压线72b和74b可以具有足够小的电阻。
第四实施例
根据本发明第四实施例的半导体装置100C具有可与前述实施例区分的特征，其中接合线56将输出偏压端子16与图1A所示的第一实施例的阻抗变换器30的匹配单元31的一部分连接而不是与耦接器32的一部分连接。具体地，如图8所示，接合线56连接到匹配单元31的电极34。
由于接合线56和匹配单元31的布置，即使输出电容器60通过衬底33安装在散热器10上，输出电容器60也可以增强将热扩散到散热器10的功能。另外，漏极偏压可以通过接合线56和匹配单元31从输出偏压端子16供应到半导体芯片40。
因为匹配单元31布置为与耦接器32相比远离用于输出偏压端子16的穿通件13，这表明接合线56必须更长并且增大其电感性分量，即，接合线56可以被看作形成扼流线圈的电感器。进一步地将被半导体芯片40放大的RF信号与输出偏压端子16隔离。
电极34具有比分支图案37a的宽度W1宽的宽度W4，以使其电阻更加小并且由此产生的热也更加小。图4所示的放大器设备1000可以实施半导体装置100C而不是第一实施例的半导体装置100。另外，半导体装置100C可以提供：第二实施例的布置，即，耦接器32A和次基台80；第三实施例的布置，包括用于供应来自偏压端子17的栅极偏压的耦接器22B；以及第二实施例和第三实施例的布置，即，在次基台80上的输出电容器60和通过耦接器22B在散热器10上的输入电容器61。
在前文的详细描述中，已经参照其特定示例实施例描述了本发明的设备。然而，显而易见的是，可以在不脱离本发明的较宽精神和范围的情况下对其作出进一步的各种修改和变化。因此，本说明书和附图相应地被看作例示性而非限制性的。
本申请要求2016年11月22日提交的日本专利申请No.2016-227302的优先权的权益，其通过引用合并于此。

Claims (17)

1.一种输出具有高功率的射频信号的半导体装置，所述半导体装置包括：
壳体，其包括散热器、输出信号端子和与所述输出信号端子电隔离的输出偏压端子；
半导体芯片，其产生所述射频信号，所述半导体芯片安装在所述壳体的散热器上；
输出阻抗变换器，其具有输入端口、输出端口和在所述输入端口与所述输出端口之间的中间端口；
输出电容器，其设置在所述输出阻抗变换器与所述输出信号端子之间；以及
接合线，其将所述输出偏压端子与所述输出阻抗变换器的中间端口连接，
其中所述电容器安装在所述壳体之内的所述散热器上。
2.根据权利要求1所述的半导体装置，
其中，所述输出阻抗变换器在所述输出阻抗变换器的输出端口处观看所述半导体芯片时具有的阻抗大于在所述输出阻抗变换器的中间端口处观看所述半导体芯片时的阻抗。
3.根据权利要求2所述的半导体装置，
其中，所述输出阻抗变换器具有输出匹配单元和输出耦接器，所述输出匹配单元包括所述输入端口，所述输出耦接器包括所述输出端口，所述输出匹配单元将所述半导体芯片与所述输出耦接器连接，所述输出耦接器设置有衬底以及将所述输出匹配单元与所述输出电容器连接的顶金属，并且
其中所述输出耦接器安装在所述散热器上，并且所述输出电容器通过所述输出耦接器的顶金属安装在所述散热器上。
4.根据权利要求3所述的半导体装置，
其中，所述输出电容器具有金属-绝缘体-金属电容器的类型，其包括将电介质材料夹在其间的下电极和上电极，所述下电极面对并且接触所述输出耦接器的顶金属，所述上电极与所述输出信号端子引线接合。
5.根据权利要求2所述的半导体装置，
其中，所述输出阻抗变换器包括输出匹配单元和输出耦接器，所述输出匹配单元包括所述输入端口，所述输出耦接器包括所述输出端口，并且
其中所述输出电容器通过独立于所述输出阻抗变换器的载体安装在所述散热器上，所述载体放置在所述输出耦接器与所述输出信号端子之间。
6.根据权利要求2所述的半导体装置，
其中，所述输出阻抗变换器设置有输出匹配单元和输出耦接器，所述输出匹配单元包括所述输入端口，所述输出耦接器包括输出端口，并且
其中所述中间端口设置在所述输出耦接器中。
7.根据权利要求6所述的半导体装置，
其中，所述输出耦接器包括顶金属，所述顶金属具有靠近所述输出匹配单元的分支图案和相对于所述分支图案远离所述输出匹配单元的茎干图案，所述分支图案具有比所述茎干图案的宽度大的宽度，并且
其中所述中间端口设置在所述输出耦接器的顶金属的所述分支图案中。
8.根据权利要求2所述的半导体装置，
其中，所述输出阻抗变换器设置有输出匹配单元和输出耦接器，所述输出匹配单元包括所述输入端口，所述输出耦接器包括输出端口，并且
其中所述中间端口设置在所述输出匹配单元中的相对于所述输入端口更靠近所述输出耦接器的一侧上。
9.根据权利要求2所述的半导体装置，
其中，所述输出阻抗变换器安装在所述散热器上并且包括输出耦接器，所述输出耦接器设置有具有分支图案、茎干图案和安装图案的顶金属，所述分支图案使所述输入端口在面对所述半导体芯片的部分中并且使所述中间端口在与所述顶金属的茎干图案连续的另一部分中，所述分支图案相对所述散热器在两者之间形成电容器。
10.根据权利要求9所述的半导体装置，
其中，所述顶金属还包括与所述茎干图案连续的安装图案，所述安装图案上安装有所述电容器。
11.根据权利要求2所述的半导体装置，还设置有：
输入信号端子和与所述输入信号端子电隔离的输入偏压端子，所述输入信号端子和所述输入偏压端子被设置在所述壳体中；
输入阻抗变换器，其具有输入端口、输出端口和在所述输入阻抗变换器的输入端口与所述输入阻抗变换器的输出端口之间的中间端口；
输入电容器，其设置在所述输入阻抗变换器与所述输入信号端子之间；以及
另一接合线，其将所述输入偏压端子与所述输入阻抗变换器的中间端口连接，
其中所述输入电容器安装在所述壳体的所述散热器上。
12.根据权利要求11所述的半导体装置，
其中，所述输入阻抗变换器在所述输入阻抗变换器的输出端口处观看所述半导体芯片时具有的阻抗大于在所述输入阻抗变换器的中间端口处观看所述半导体芯片时的阻抗。
13.根据权利要求11所述的半导体装置，
其中，所述输入阻抗变换器具有输入匹配单元和输入耦接器，所述输入匹配单元包括输出端口，所述输入耦接器包括输入端口，所述输入匹配单元将所述半导体芯片与所述输入耦接器连接，所述输入耦接器设置有衬底以及将所述输入匹配单元与所述输入电容器连接的顶金属，并且
其中所述输入耦接器安装在所述散热器上，并且所述输入电容器通过所述输入耦接器的顶金属安装在所述散热器上。
14.根据权利要求13所述的半导体装置，
其中，所述输入电容器具有金属-绝缘体-金属电容器的类型，其包括将所述输入电容器的电介质材料夹在其间的下电极和上电极，所述输入电容器的下电极面对并且接触所述输入耦接器的顶金属，所述输入电容器的上电极与所述输入信号端子引线接合。
15.根据权利要求11所述的半导体装置，
其中，所述输入阻抗变换器包括输入匹配单元和输入耦接器，所述输入匹配单元包括所述输入阻抗变换器的输出端口，所述输入耦接器包括所述输入阻抗变换器的输入端口，并且
其中所述输入电容器通过独立于所述输入阻抗变换器的另一载体安装在所述散热器上，所述另一载体放置在所述输入耦接器与所述输入信号端子之间。
16.根据权利要求11所述的半导体装置，
其中，所述输入阻抗变换器设置有输入匹配单元和输入耦接器，所述输入匹配单元包括所述输入阻抗变换器的输出端口，所述输入耦接器包括所述输入阻抗变换器的输入端口，并且
其中所述中间端口设置在所述输入耦接器中。
17.根据权利要求16所述的半导体装置，
其中，所述输入耦接器包括顶金属，所述顶金属具有靠近所述输入匹配单元的分支图案和相对于所述分支图案远离所述输入匹配单元的茎干图案，所述分支图案具有比所述茎干图案的宽度大的宽度，并且
其中所述中间端口设置在所述输入耦接器的顶金属的所述分支图案中。
CN201711166506.XA 2016-11-22 2017-11-21 半导体装置和放大器设备 Active CN108091645B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016227302A JP6769646B2 (ja) 2016-11-22 2016-11-22 半導体装置
JP2016-227302 2016-11-22

Publications (2)

Publication Number Publication Date
CN108091645A CN108091645A (zh) 2018-05-29
CN108091645B true CN108091645B (zh) 2023-04-18

Family

ID=62147251

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711166506.XA Active CN108091645B (zh) 2016-11-22 2017-11-21 半导体装置和放大器设备

Country Status (3)

Country Link
US (1) US10396025B2 (zh)
JP (1) JP6769646B2 (zh)
CN (1) CN108091645B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6769646B2 (ja) * 2016-11-22 2020-10-14 住友電工デバイス・イノベーション株式会社 半導体装置
JP7136524B2 (ja) * 2018-07-11 2022-09-13 住友電工デバイス・イノベーション株式会社 半導体増幅器
US11031913B2 (en) * 2019-05-17 2021-06-08 Cree, Inc. Bias voltage connections in RF power amplifier packaging
JPWO2021200963A1 (zh) * 2020-03-30 2021-10-07
JP7215640B1 (ja) * 2021-12-08 2023-01-31 三菱電機株式会社 電力増幅器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58155847U (ja) * 1982-04-14 1983-10-18 株式会社東芝 マイクロ波集積回路
US5703399A (en) * 1995-11-15 1997-12-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor power module
US6734728B1 (en) * 2002-12-19 2004-05-11 Infineon Technologies North America Corp. RF power transistor with internal bias feed
JP2011066380A (ja) * 2009-08-21 2011-03-31 Toshiba Corp マルチチップモジュール構造を有する高周波回路
CN102017135A (zh) * 2008-04-28 2011-04-13 罗伯特·博世有限公司 带有在多个接触平面中的元器件的基板电路模块

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072211A (en) * 1998-08-03 2000-06-06 Motorola, Inc. Semiconductor package
JP2012146728A (ja) 2011-01-07 2012-08-02 Toshiba Corp パッケージ
US9401682B2 (en) * 2014-04-17 2016-07-26 Freescale Semiconductor, Inc. Structure for a radio frequency power amplifier module within a radio frequency power amplifier package
US9960127B2 (en) * 2016-05-18 2018-05-01 Macom Technology Solutions Holdings, Inc. High-power amplifier package
JP6769646B2 (ja) * 2016-11-22 2020-10-14 住友電工デバイス・イノベーション株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58155847U (ja) * 1982-04-14 1983-10-18 株式会社東芝 マイクロ波集積回路
US5703399A (en) * 1995-11-15 1997-12-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor power module
US6734728B1 (en) * 2002-12-19 2004-05-11 Infineon Technologies North America Corp. RF power transistor with internal bias feed
CN102017135A (zh) * 2008-04-28 2011-04-13 罗伯特·博世有限公司 带有在多个接触平面中的元器件的基板电路模块
JP2011066380A (ja) * 2009-08-21 2011-03-31 Toshiba Corp マルチチップモジュール構造を有する高周波回路

Also Published As

Publication number Publication date
JP2018085613A (ja) 2018-05-31
CN108091645A (zh) 2018-05-29
US10396025B2 (en) 2019-08-27
JP6769646B2 (ja) 2020-10-14
US20180145023A1 (en) 2018-05-24

Similar Documents

Publication Publication Date Title
CN108091645B (zh) 半导体装置和放大器设备
CN106941083B (zh) 具有散热片开口的包封半导体装置封装以及其制造方法
CN107070417B (zh) 具有视频带宽电路的rf功率晶体管以及其制造方法
US11444044B2 (en) Transistor die with output bondpad at the input side of the die, and power amplifiers including such dies
US10587226B2 (en) Amplifier device with harmonic termination circuit
JP6273247B2 (ja) 高周波半導体増幅器
KR20240017989A (ko) 트랜지스터 레벨 입력 및 출력 고조파 종단들
EP3694102A1 (en) Amplifiers and amplifier modules having stub circuits
US11936342B2 (en) Output-integrated transistor amplifier device packages incorporating internal connections
KR102081497B1 (ko) 고출력 rf 트랜지스터 상의 매립형 고조파 종단
US20150349070A1 (en) Semiconductor device
EP4024447A1 (en) Amplifier modules and systems with ground terminals adjacent to power amplifier die
US9887676B2 (en) High frequency semiconductor amplifier
JP2755250B2 (ja) 半導体集積回路
US11121072B1 (en) Semiconductor device with isolation structure
CN113141162A (zh) 具有串联耦合的输出键合线阵列和并联电容器键合线阵列的rf放大器
US9024326B2 (en) Method and design of an RF thru-via interconnect
CN109830471B (zh) 用于基带终止和rf性能增强的硅屏蔽件
US11967936B2 (en) Output-integrated transistor device packages
US20240105763A1 (en) Metal-insulator-metal capacitor device with integrated wire bonding surface
US20230107075A1 (en) High frequency device
JP7371340B2 (ja) 電力増幅装置及び電磁波放射装置
JP2021125713A (ja) 高周波半導体装置
EP4352786A1 (en) Packaged transistor amplifier with integrated passive device matching structure having distributed shunt inductances
CN114759888A (zh) 具有串联耦合的输出键合线阵列和并联电容器键合线阵列的rf放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant