JP3292344B2 - 電力増幅装置 - Google Patents
電力増幅装置Info
- Publication number
- JP3292344B2 JP3292344B2 JP07334594A JP7334594A JP3292344B2 JP 3292344 B2 JP3292344 B2 JP 3292344B2 JP 07334594 A JP07334594 A JP 07334594A JP 7334594 A JP7334594 A JP 7334594A JP 3292344 B2 JP3292344 B2 JP 3292344B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- power
- distribution
- power amplifying
- amplifying element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、複数の電力増幅素子を
並列に接続して高出力化を図った電力増幅装置に関す
る。
並列に接続して高出力化を図った電力増幅装置に関す
る。
【０００２】
【従来の技術】図７は、従来の電力増幅装置の構成を示
す。図において、２ａ〜２ｅは半導体基板１上に形成さ
れた複数の電力増幅素子である。３は入力用伝送線路、
４は分配用伝送線路、５は合成用伝送線路、６は出力用
伝送線路であり、それぞれ半導体基板１を介して対向す
る接地導体７と合わせてマイクロストリップ線路による
電力分配・合成回路を形成する。本構成では、入力用伝
送線路３から分配用伝送線路４に入力された信号は電力
増幅素子２ａ〜２ｅに分配され、各電力増幅素子２ａ〜
２ｅの出力が合成用伝送線路５で合成されて出力用伝送
線路６に出力される。
す。図において、２ａ〜２ｅは半導体基板１上に形成さ
れた複数の電力増幅素子である。３は入力用伝送線路、
４は分配用伝送線路、５は合成用伝送線路、６は出力用
伝送線路であり、それぞれ半導体基板１を介して対向す
る接地導体７と合わせてマイクロストリップ線路による
電力分配・合成回路を形成する。本構成では、入力用伝
送線路３から分配用伝送線路４に入力された信号は電力
増幅素子２ａ〜２ｅに分配され、各電力増幅素子２ａ〜
２ｅの出力が合成用伝送線路５で合成されて出力用伝送
線路６に出力される。
【０００３】しかし、このような電力分配・合成回路の
形状では、入力用伝送線路３と出力用伝送線路６との間
において、各電力増幅素子で増幅される信号の伝搬距離
がそれぞれ異なることになる。したがって、入力信号の
周波数が高くなるにつれて各電力増幅素子で増幅された
信号間の位相差が大きくなり、電力合成効率が低下する
問題点があった。また、構造的にも電力増幅素子の数が
増えれば各電力増幅素子で増幅される信号間の位相差が
さらに大きくなるので、電力増幅素子の数を増やすこと
が必ずしも高出力化に結びつかなかった。この問題を解
決するために改良された電力増幅装置として、特開昭54
−141566号公報に記載のものがある。
形状では、入力用伝送線路３と出力用伝送線路６との間
において、各電力増幅素子で増幅される信号の伝搬距離
がそれぞれ異なることになる。したがって、入力信号の
周波数が高くなるにつれて各電力増幅素子で増幅された
信号間の位相差が大きくなり、電力合成効率が低下する
問題点があった。また、構造的にも電力増幅素子の数が
増えれば各電力増幅素子で増幅される信号間の位相差が
さらに大きくなるので、電力増幅素子の数を増やすこと
が必ずしも高出力化に結びつかなかった。この問題を解
決するために改良された電力増幅装置として、特開昭54
−141566号公報に記載のものがある。
【０００４】図８は、改良された従来の電力増幅装置の
構成を示す。なお、図７に対応するものは同一符号を付
す。本構成では、入力用伝送線路３，分配用伝送線路
４，合成用伝送線路５，出力用伝送線路６により形成さ
れる電力分配・合成回路を「Ｌ字型」とし、かつ分配用
伝送線路４および合成用伝送線路５を伝搬する信号が、
図中矢印で示すように同一方向となるように配置する。
これにより、入力用伝送線路３と出力用伝送線路６との
間において、各電力増幅素子で増幅される信号の伝搬距
離が等しくなり、それぞれを同位相で合成することが可
能となった。すなわち、電力合成効率の改善が図られ
た。
構成を示す。なお、図７に対応するものは同一符号を付
す。本構成では、入力用伝送線路３，分配用伝送線路
４，合成用伝送線路５，出力用伝送線路６により形成さ
れる電力分配・合成回路を「Ｌ字型」とし、かつ分配用
伝送線路４および合成用伝送線路５を伝搬する信号が、
図中矢印で示すように同一方向となるように配置する。
これにより、入力用伝送線路３と出力用伝送線路６との
間において、各電力増幅素子で増幅される信号の伝搬距
離が等しくなり、それぞれを同位相で合成することが可
能となった。すなわち、電力合成効率の改善が図られ
た。
【０００５】
【発明が解決しようとする課題】ところで、従来の電力
増幅装置は、電力増幅素子および電力分配・合成回路を
形成する各伝送線路が同一平面に配置される構成であ
り、大きなチップ面積が必要であった。
増幅装置は、電力増幅素子および電力分配・合成回路を
形成する各伝送線路が同一平面に配置される構成であ
り、大きなチップ面積が必要であった。
【０００６】また、従来の電力増幅装置では、各電力増
幅素子が分配用伝送線路からみて整合された負荷となら
ず、入力信号を各電力増幅素子に均等に入力する等電力
分配ができなかった。そのために電力合成効率の改善に
は限界があった。なお、図８に示す改良された電力増幅
装置は、各電力増幅素子で増幅された信号を同位相で合
成するための構成であり、各電力増幅素子と入出力伝送
線路とのインピーダンス整合については考慮されていな
かった。
幅素子が分配用伝送線路からみて整合された負荷となら
ず、入力信号を各電力増幅素子に均等に入力する等電力
分配ができなかった。そのために電力合成効率の改善に
は限界があった。なお、図８に示す改良された電力増幅
装置は、各電力増幅素子で増幅された信号を同位相で合
成するための構成であり、各電力増幅素子と入出力伝送
線路とのインピーダンス整合については考慮されていな
かった。
【０００７】本発明は、複数の電力増幅素子を並列に接
続する電力増幅装置において、各電力増幅素子で増幅さ
れる信号を同位相で合成し、また各電力増幅素子と入出
力伝送線路とのインピーダンス整合をとって電力合成効
率を改善することができ、さらに回路構成の小型化を図
ることができる電力増幅装置を提供することを目的とす
る。
続する電力増幅装置において、各電力増幅素子で増幅さ
れる信号を同位相で合成し、また各電力増幅素子と入出
力伝送線路とのインピーダンス整合をとって電力合成効
率を改善することができ、さらに回路構成の小型化を図
ることができる電力増幅装置を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】請求項１および請求項２
に記載の電力増幅装置は、各電力増幅素子で増幅される
信号を同位相で合成するとともに、回路構成の小型化を
図る目的に対応するものである。さらに、各電力増幅素
子と入出力伝送線路とのインピーダンス整合をとって電
力合成効率を改善する目的に対応するものである。
に記載の電力増幅装置は、各電力増幅素子で増幅される
信号を同位相で合成するとともに、回路構成の小型化を
図る目的に対応するものである。さらに、各電力増幅素
子と入出力伝送線路とのインピーダンス整合をとって電
力合成効率を改善する目的に対応するものである。
【０００９】請求項１に記載の電力増幅装置は、分配用
伝送線路および合成用伝送線路が、分配用伝送線路の入
力端から各電力増幅素子を通過して合成用伝送線路の出
力端に至る複数の信号経路の電気長が互いに等しくなる
形状を有し、さらに分配用伝送線路および合成用伝送線
路が異なる層に形成された多層基板構造とする。さら
に、分配用伝送線路および合成用伝送線路を格子状に形
成し、各格子点に電力増幅素子を接続する。さらに、分
配用伝送線路の特性インピーダンスを入力側から電力増
幅素子の配列方向に連続的に高くして各電力増幅素子と
のインピーダンス整合をとる形状に形成し、合成用伝送
線路の特性インピーダンスを出力側から電力増幅素子の
配列方向に連続的に高くして各電力増幅素子とのインピ
ーダンス整合をとる形状に形成する。
伝送線路および合成用伝送線路が、分配用伝送線路の入
力端から各電力増幅素子を通過して合成用伝送線路の出
力端に至る複数の信号経路の電気長が互いに等しくなる
形状を有し、さらに分配用伝送線路および合成用伝送線
路が異なる層に形成された多層基板構造とする。さら
に、分配用伝送線路および合成用伝送線路を格子状に形
成し、各格子点に電力増幅素子を接続する。さらに、分
配用伝送線路の特性インピーダンスを入力側から電力増
幅素子の配列方向に連続的に高くして各電力増幅素子と
のインピーダンス整合をとる形状に形成し、合成用伝送
線路の特性インピーダンスを出力側から電力増幅素子の
配列方向に連続的に高くして各電力増幅素子とのインピ
ーダンス整合をとる形状に形成する。
【００１０】請求項２に記載の電力増幅装置は、分配用
伝送線路および合成用伝送線路が、分配用伝送線路の入
力端から各電力増幅素子を通過して合成用伝送線路の出
力端に至る複数の信号経路の電気長が互いに等しくなる
形状を有し、さらに分配用伝送線路および合成用伝送線
路が異なる層に形成された多層基板構造とする。さら
に、分配用伝送線路および合成用伝送線路を順次分岐す
る形状に形成し、各先端に電力増幅素子を接続する。さ
らに、分配用伝送線路の特性インピーダンスを入力側か
ら電力増幅素子の配列方向に連続的に高くして各電力増
幅素子とのインピーダンス整合をとる形状に形成し、合
成用伝送線路の特性インピーダンスを出力側から電力増
幅素子の配列方向に連続的に高くして各電力増幅素子と
のインピーダンス整合をとる形状に形成する。
伝送線路および合成用伝送線路が、分配用伝送線路の入
力端から各電力増幅素子を通過して合成用伝送線路の出
力端に至る複数の信号経路の電気長が互いに等しくなる
形状を有し、さらに分配用伝送線路および合成用伝送線
路が異なる層に形成された多層基板構造とする。さら
に、分配用伝送線路および合成用伝送線路を順次分岐す
る形状に形成し、各先端に電力増幅素子を接続する。さ
らに、分配用伝送線路の特性インピーダンスを入力側か
ら電力増幅素子の配列方向に連続的に高くして各電力増
幅素子とのインピーダンス整合をとる形状に形成し、合
成用伝送線路の特性インピーダンスを出力側から電力増
幅素子の配列方向に連続的に高くして各電力増幅素子と
のインピーダンス整合をとる形状に形成する。
【００１１】
【００１２】
【００１３】
【００１４】
【００１５】
【作用】請求項１および請求項２に記載の電力増幅装置
では、分配用伝送線路の入力端から各電力増幅素子を通
過して合成用伝送線路の出力端に至る複数の信号経路の
電気長が互いに等しくなるので、各電力増幅素子で増幅
される信号を同位相で合成することができる。さらに、
分配用伝送線路および合成用伝送線路を異なる層に形成
した多層基板構造とすることにより、各伝送線路を同一
平面に形成する場合に比べてチップ面積を小さくし、回
路構成の小型化を図ることができる。特に、電力増幅素
子を２次元的に配置することが可能となるので、さらに
回路構成の小型化を図ることができる。また、本構成で
は、入出力端子の位置を自由に設定することができるの
で回路レイアウトの設計性が向上する。
では、分配用伝送線路の入力端から各電力増幅素子を通
過して合成用伝送線路の出力端に至る複数の信号経路の
電気長が互いに等しくなるので、各電力増幅素子で増幅
される信号を同位相で合成することができる。さらに、
分配用伝送線路および合成用伝送線路を異なる層に形成
した多層基板構造とすることにより、各伝送線路を同一
平面に形成する場合に比べてチップ面積を小さくし、回
路構成の小型化を図ることができる。特に、電力増幅素
子を２次元的に配置することが可能となるので、さらに
回路構成の小型化を図ることができる。また、本構成で
は、入出力端子の位置を自由に設定することができるの
で回路レイアウトの設計性が向上する。
【００１６】また、分配用伝送線路および合成用伝送線
路の特性インピーダンスを各電力増幅素子の配列方向に
連続的に変化させることにより、各電力増幅素子と伝送
線路とのインピーダンス整合をとることができる。これ
により、各電力増幅素子に入力信号を最大許容電力まで
等しく供給することができ、電力合成効率を改善して大
きな出力電力を得ることができる。
路の特性インピーダンスを各電力増幅素子の配列方向に
連続的に変化させることにより、各電力増幅素子と伝送
線路とのインピーダンス整合をとることができる。これ
により、各電力増幅素子に入力信号を最大許容電力まで
等しく供給することができ、電力合成効率を改善して大
きな出力電力を得ることができる。
【００１７】
【実施例】図１は、本発明の電力増幅装置の第１実施例
の構成を示す。(1) は各層ごとに分解した構成を示す斜
視図であり、(2) は (1)のＡ−Ａ′線における断面図で
ある。なお、図７および図８に示す従来構成の各部と同
等の機能を果たすものは同一符号を付す。
の構成を示す。(1) は各層ごとに分解した構成を示す斜
視図であり、(2) は (1)のＡ−Ａ′線における断面図で
ある。なお、図７および図８に示す従来構成の各部と同
等の機能を果たすものは同一符号を付す。
【００１８】図において、２ａ〜２ｅは半導体基板１上
に形成された複数の電力増幅素子である。入力用伝送線
路３および分配用伝送線路４は半導体基板１上に形成さ
れ、分配用伝送線路４と各電力増幅素子２ａ〜２ｅが接
続される。その上にポリイミドなどの薄い誘電体膜８、
接地導体７、誘電体膜９の順に積層され、誘電体膜９上
に合成用伝送線路５および出力用伝送線路６が形成され
る。また、半導体基板１上の各電力増幅素子２ａ〜２ｅ
と、誘電体膜９上の合成用伝送線路５がスルーホール１
０を介して接続される。なお、図１(1) ではスルーホー
ル１０は省略されている。
に形成された複数の電力増幅素子である。入力用伝送線
路３および分配用伝送線路４は半導体基板１上に形成さ
れ、分配用伝送線路４と各電力増幅素子２ａ〜２ｅが接
続される。その上にポリイミドなどの薄い誘電体膜８、
接地導体７、誘電体膜９の順に積層され、誘電体膜９上
に合成用伝送線路５および出力用伝送線路６が形成され
る。また、半導体基板１上の各電力増幅素子２ａ〜２ｅ
と、誘電体膜９上の合成用伝送線路５がスルーホール１
０を介して接続される。なお、図１(1) ではスルーホー
ル１０は省略されている。
【００１９】本構成では、入力用伝送線路３から分配用
伝送線路４に入力された信号は電力増幅素子２ａ〜２ｅ
に分配され、各電力増幅素子２ａ〜２ｅの出力がスルー
ホール１０を介して合成用伝送線路５に伝搬し、合成用
伝送線路５で合成されて出力用伝送線路６に出力され
る。また、入力用伝送線路３と出力用伝送線路６との間
において、図８に示す従来構成と同様に各電力増幅素子
で増幅される信号の伝搬距離が等しくなり、それぞれを
同位相で合成することができる。
伝送線路４に入力された信号は電力増幅素子２ａ〜２ｅ
に分配され、各電力増幅素子２ａ〜２ｅの出力がスルー
ホール１０を介して合成用伝送線路５に伝搬し、合成用
伝送線路５で合成されて出力用伝送線路６に出力され
る。また、入力用伝送線路３と出力用伝送線路６との間
において、図８に示す従来構成と同様に各電力増幅素子
で増幅される信号の伝搬距離が等しくなり、それぞれを
同位相で合成することができる。
【００２０】また、本実施例では、入力用伝送線路３お
よび分配用伝送線路４と合成用伝送線路５および出力用
伝送線路６が異なる層に形成され、しかも接地導体７を
挟んだ構成になっているので、高アイソレーションが得
られ線路交差が可能となる。これにより、回路構成の小
型化および高密度化を図ることができる。また、入出力
端子の位置の自由度が高まり、回路レイアウトの設計性
を向上させることができる。
よび分配用伝送線路４と合成用伝送線路５および出力用
伝送線路６が異なる層に形成され、しかも接地導体７を
挟んだ構成になっているので、高アイソレーションが得
られ線路交差が可能となる。これにより、回路構成の小
型化および高密度化を図ることができる。また、入出力
端子の位置の自由度が高まり、回路レイアウトの設計性
を向上させることができる。
【００２１】図２は、本発明の電力増幅装置の第２実施
例の構成を示す。(1) は各層ごとに分解した構成を示す
斜視図であり、(2) は (1)のＡ−Ａ′線における断面図
である。なお、図１に示す各部と同等の機能を果たすも
のは同一符号を付す。
例の構成を示す。(1) は各層ごとに分解した構成を示す
斜視図であり、(2) は (1)のＡ−Ａ′線における断面図
である。なお、図１に示す各部と同等の機能を果たすも
のは同一符号を付す。
【００２２】本実施例の特徴は、分配用伝送線路４およ
び合成用伝送線路５を格子状に形成し、各格子点に９個
の電力増幅素子２ａ〜２ｉを形成したところにある。な
お、図２(1) ではスルーホール１０は省略されている。
本構成においても、入力用伝送線路３と出力用伝送線路
６との間において、図１に示す第１実施例構成と同様に
各電力増幅素子で増幅される信号の伝搬距離が等しくな
り、それぞれを同位相で合成することができる。
び合成用伝送線路５を格子状に形成し、各格子点に９個
の電力増幅素子２ａ〜２ｉを形成したところにある。な
お、図２(1) ではスルーホール１０は省略されている。
本構成においても、入力用伝送線路３と出力用伝送線路
６との間において、図１に示す第１実施例構成と同様に
各電力増幅素子で増幅される信号の伝搬距離が等しくな
り、それぞれを同位相で合成することができる。
【００２３】また、入力用伝送線路３および分配用伝送
線路４と合成用伝送線路５および出力用伝送線路６が異
なる層に形成され、しかも接地導体７を挟んだ構成にな
っているので、高アイソレーションが得られ線路交差が
可能となる。これにより、回路構成の小型化および高密
度化を図ることができる。また、各電力増幅素子２ａ〜
２ｉを２次元的に配置することが可能となるので、第１
実施例構成に比べてさらに回路構成の小型化および高密
度化を図ることができる。
線路４と合成用伝送線路５および出力用伝送線路６が異
なる層に形成され、しかも接地導体７を挟んだ構成にな
っているので、高アイソレーションが得られ線路交差が
可能となる。これにより、回路構成の小型化および高密
度化を図ることができる。また、各電力増幅素子２ａ〜
２ｉを２次元的に配置することが可能となるので、第１
実施例構成に比べてさらに回路構成の小型化および高密
度化を図ることができる。
【００２４】図３は、本発明の電力増幅装置の第３実施
例の構成を示す。(1) は各層ごとに分解した構成を示す
斜視図であり、(2) は (1)のＡ−Ａ′線における断面図
である。なお、図１に示す各部と同等の機能を果たすも
のは同一符号を付す。
例の構成を示す。(1) は各層ごとに分解した構成を示す
斜視図であり、(2) は (1)のＡ−Ａ′線における断面図
である。なお、図１に示す各部と同等の機能を果たすも
のは同一符号を付す。
【００２５】本実施例の特徴は、分配用伝送線路４およ
び合成用伝送線路５を順次２分岐する形状に形成し、各
先端に対応する位置に16個の電力増幅素子２ａ〜２ｐを
形成したところにある。なお、図３(1) ではスルーホー
ル１０は省略されている。本構成においても、入力用伝
送線路３と出力用伝送線路６との間において、図１に示
す第１実施例構成と同様に各電力増幅素子で増幅される
信号の伝搬距離が等しくなり、それぞれを同位相で合成
することができる。
び合成用伝送線路５を順次２分岐する形状に形成し、各
先端に対応する位置に16個の電力増幅素子２ａ〜２ｐを
形成したところにある。なお、図３(1) ではスルーホー
ル１０は省略されている。本構成においても、入力用伝
送線路３と出力用伝送線路６との間において、図１に示
す第１実施例構成と同様に各電力増幅素子で増幅される
信号の伝搬距離が等しくなり、それぞれを同位相で合成
することができる。
【００２６】また、入力用伝送線路３および分配用伝送
線路４と合成用伝送線路５および出力用伝送線路６が異
なる層に形成され、しかも接地導体７を挟んだ構成にな
っているので、高アイソレーションが得られ線路交差が
可能となる。これにより、回路構成の小型化および高密
度化を図ることができる。また、分配用伝送線路４およ
び合成用伝送線路５をＴ字型に順次２分岐し、各先端に
電力増幅素子２ａ〜２ｐを接続した構成になっているの
で、電力増幅素子２ａ〜２ｐを２次元的に配置すること
が可能できる。これにより、第１実施例構成に比べてさ
らに回路構成の小型化および高密度化を図ることができ
る。
線路４と合成用伝送線路５および出力用伝送線路６が異
なる層に形成され、しかも接地導体７を挟んだ構成にな
っているので、高アイソレーションが得られ線路交差が
可能となる。これにより、回路構成の小型化および高密
度化を図ることができる。また、分配用伝送線路４およ
び合成用伝送線路５をＴ字型に順次２分岐し、各先端に
電力増幅素子２ａ〜２ｐを接続した構成になっているの
で、電力増幅素子２ａ〜２ｐを２次元的に配置すること
が可能できる。これにより、第１実施例構成に比べてさ
らに回路構成の小型化および高密度化を図ることができ
る。
【００２７】また、複数の電力増幅素子を２次元的に配
置できるものであれば、分配用伝送線路４および合成用
伝送線路５の分岐パターンは２分岐の繰り返し以外でも
可能である。たとえば、３分岐の繰り返し、２分岐と３
分岐の交互繰り返し、その他の分岐パターンをとること
ができる。なお、図３に示す分岐パターンが単純なトー
ナメントパターンと異なる点は、Ｔ字型に順次２分岐を
繰り返すことにより複数の電力増幅素子を２次元的に配
置できるところにある。
置できるものであれば、分配用伝送線路４および合成用
伝送線路５の分岐パターンは２分岐の繰り返し以外でも
可能である。たとえば、３分岐の繰り返し、２分岐と３
分岐の交互繰り返し、その他の分岐パターンをとること
ができる。なお、図３に示す分岐パターンが単純なトー
ナメントパターンと異なる点は、Ｔ字型に順次２分岐を
繰り返すことにより複数の電力増幅素子を２次元的に配
置できるところにある。
【００２８】なお、図１〜図３に示した実施例構成にお
いて、入力用伝送線路３および分配用伝送線路４と、複
数の電力増幅素子２と、合成用伝送線路５および出力用
伝送線路６とをそれぞれ異なる層に形成し、各層間をス
ルーホールで接続する構成をとることも可能である。
いて、入力用伝送線路３および分配用伝送線路４と、複
数の電力増幅素子２と、合成用伝送線路５および出力用
伝送線路６とをそれぞれ異なる層に形成し、各層間をス
ルーホールで接続する構成をとることも可能である。
【００２９】次に、分配用伝送線路４および合成用伝送
線路５の特性インピーダンスを各電力増幅素子２の配列
方向に階段的または連続的に変化させた構成例を示す。
本構成により、各電力増幅素子２と分配用伝送線路４お
よび合成用伝送線路５とのインピーダンス整合をとるこ
とができる。
線路５の特性インピーダンスを各電力増幅素子２の配列
方向に階段的または連続的に変化させた構成例を示す。
本構成により、各電力増幅素子２と分配用伝送線路４お
よび合成用伝送線路５とのインピーダンス整合をとるこ
とができる。
【００３０】図４は、図１に示す第１実施例に適用され
る分配用伝送線路４の構成例を示す。(1) は特性インピ
ーダンスを階段的に変化させたものであり、(2) は特性
インピーダンスを連続的に変化させたものである。な
お、合成用伝送線路５についても同様である。
る分配用伝送線路４の構成例を示す。(1) は特性インピ
ーダンスを階段的に変化させたものであり、(2) は特性
インピーダンスを連続的に変化させたものである。な
お、合成用伝送線路５についても同様である。
【００３１】図において、電力増幅素子２ａ〜２ｅの各
アドミタンスをＹとすると、分配用伝送線路４の入力側
からみて最遠端からＹ，２Ｙ，３Ｙ，４Ｙ，５Ｙとす
る。これにより、各電力増幅素子２ａ〜２ｅと分配用伝
送線路４とのインピーダンス整合をとることができ、入
力信号を各電力増幅素子に最大許容電力まで等しく分配
することができる。また、合成用伝送線路５についても
同様に構成することにより電力合成効率を高めることが
できる。なお、(2) に示すように特性インピーダンスを
連続的に変化させることによりさらに良好な特性を得る
ことができる。
アドミタンスをＹとすると、分配用伝送線路４の入力側
からみて最遠端からＹ，２Ｙ，３Ｙ，４Ｙ，５Ｙとす
る。これにより、各電力増幅素子２ａ〜２ｅと分配用伝
送線路４とのインピーダンス整合をとることができ、入
力信号を各電力増幅素子に最大許容電力まで等しく分配
することができる。また、合成用伝送線路５についても
同様に構成することにより電力合成効率を高めることが
できる。なお、(2) に示すように特性インピーダンスを
連続的に変化させることによりさらに良好な特性を得る
ことができる。
【００３２】図５は、図２に示す第２実施例に適用され
る分配用伝送線路４の構成例を示す。(1) は特性インピ
ーダンスを階段的に変化させたものであり、(2) は特性
インピーダンスを連続的に変化させたものである。な
お、合成用伝送線路５についても同様である。
る分配用伝送線路４の構成例を示す。(1) は特性インピ
ーダンスを階段的に変化させたものであり、(2) は特性
インピーダンスを連続的に変化させたものである。な
お、合成用伝送線路５についても同様である。
【００３３】図において、電力増幅素子２ａ〜２ｉの各
アドミタンスをＹとすると、分配用伝送線路４の入力側
からみて最遠端からＹ／２，３Ｙ／４，５Ｙ／４，７Ｙ
／４，４Ｙ，９Ｙを組み合わせる。なお、これは一例で
ある。これにより、分配用伝送線路４の各格子点に配置
される各電力増幅素子２ａ〜２ｉと分配用伝送線路４と
のインピーダンス整合をとることができ、入力信号を各
電力増幅素子に最大許容電力まで等しく分配することが
できる。また、合成用伝送線路５についても同様に構成
することにより電力合成効率を高めることができる。な
お、(2) に示すように特性インピーダンスを連続的に変
化させることによりさらに良好な特性を得ることができ
る。
アドミタンスをＹとすると、分配用伝送線路４の入力側
からみて最遠端からＹ／２，３Ｙ／４，５Ｙ／４，７Ｙ
／４，４Ｙ，９Ｙを組み合わせる。なお、これは一例で
ある。これにより、分配用伝送線路４の各格子点に配置
される各電力増幅素子２ａ〜２ｉと分配用伝送線路４と
のインピーダンス整合をとることができ、入力信号を各
電力増幅素子に最大許容電力まで等しく分配することが
できる。また、合成用伝送線路５についても同様に構成
することにより電力合成効率を高めることができる。な
お、(2) に示すように特性インピーダンスを連続的に変
化させることによりさらに良好な特性を得ることができ
る。
【００３４】図６は、図３に示す第３実施例に適用され
る分配用伝送線路４の構成例を示す。(1) は特性インピ
ーダンスを階段的に変化させたものであり、(2) は特性
インピーダンスを連続的に変化させたものである。な
お、合成用伝送線路５についても同様である。
る分配用伝送線路４の構成例を示す。(1) は特性インピ
ーダンスを階段的に変化させたものであり、(2) は特性
インピーダンスを連続的に変化させたものである。な
お、合成用伝送線路５についても同様である。
【００３５】図において、電力増幅素子２ａ〜２ｐの各
アドミタンスをＹとすると、分配用伝送線路４の入力側
からみて最遠端からＹ，２Ｙ，４Ｙ，８Ｙ，16Ｙとす
る。これにより、２分岐を繰り返した分配用伝送線路４
の先端に配置される各電力増幅素子２ａ〜２ｐと分配用
伝送線路４とのインピーダンス整合をとることができ、
入力信号を各電力増幅素子に最大許容電力まで等しく分
配することができる。また、合成用伝送線路５について
も同様に構成することにより電力合成効率を高めること
ができる。なお、(2) に示すように特性インピーダンス
を連続的に変化させることによりさらに良好な特性を得
ることができる。
アドミタンスをＹとすると、分配用伝送線路４の入力側
からみて最遠端からＹ，２Ｙ，４Ｙ，８Ｙ，16Ｙとす
る。これにより、２分岐を繰り返した分配用伝送線路４
の先端に配置される各電力増幅素子２ａ〜２ｐと分配用
伝送線路４とのインピーダンス整合をとることができ、
入力信号を各電力増幅素子に最大許容電力まで等しく分
配することができる。また、合成用伝送線路５について
も同様に構成することにより電力合成効率を高めること
ができる。なお、(2) に示すように特性インピーダンス
を連続的に変化させることによりさらに良好な特性を得
ることができる。
【００３６】
【発明の効果】以上説明したように、請求項１および請
求項２に記載の電力増幅装置では、分配用伝送線路およ
び合成用伝送線路を異なる層に形成した多層基板構造と
することにより、各伝送線路を同一平面に形成する場合
に比べてチップ面積を小さくできる。これにより、電力
増幅装置の小型化および高密度化を図ることができる。
特に、電力増幅素子を２次元的に配置することが可能と
なるので、さらに回路構成の小型化を図ることができ
る。また、本構成では、入出力端子の位置を自由に設定
することができるので回路レイアウトの設計性を向上さ
せることができる。
求項２に記載の電力増幅装置では、分配用伝送線路およ
び合成用伝送線路を異なる層に形成した多層基板構造と
することにより、各伝送線路を同一平面に形成する場合
に比べてチップ面積を小さくできる。これにより、電力
増幅装置の小型化および高密度化を図ることができる。
特に、電力増幅素子を２次元的に配置することが可能と
なるので、さらに回路構成の小型化を図ることができ
る。また、本構成では、入出力端子の位置を自由に設定
することができるので回路レイアウトの設計性を向上さ
せることができる。
【００３７】なお、分配用伝送線路の入力端から各電力
増幅素子を通過して合成用伝送線路の出力端に至る複数
の信号経路の電気長が互いに等しくなる構成であるの
で、各電力増幅素子で増幅される信号を同位相で合成す
ることができる。
増幅素子を通過して合成用伝送線路の出力端に至る複数
の信号経路の電気長が互いに等しくなる構成であるの
で、各電力増幅素子で増幅される信号を同位相で合成す
ることができる。
【００３８】さらに、各電力増幅素子と伝送線路とのイ
ンピーダンス整合をとることができるので、各電力増幅
素子に入力信号を最大許容電力まで等しく供給すること
ができる。これにより、電力合成効率が高まり、回路規
模に応じた高出力化を容易に図ることができる。
ンピーダンス整合をとることができるので、各電力増幅
素子に入力信号を最大許容電力まで等しく供給すること
ができる。これにより、電力合成効率が高まり、回路規
模に応じた高出力化を容易に図ることができる。
【図１】本発明の電力増幅装置の第１実施例の構成を示
す図。
す図。
【図２】本発明の電力増幅装置の第２実施例の構成を示
す図。
す図。
【図３】本発明の電力増幅装置の第３実施例の構成を示
す図。
す図。
【図４】図１に示す第１実施例に適用される分配用伝送
線路４の構成例を示す図。
線路４の構成例を示す図。
【図５】図２に示す第２実施例に適用される分配用伝送
線路４の構成例を示す図。
線路４の構成例を示す図。
【図６】図３に示す第３実施例に適用される分配用伝送
線路４の構成例を示す図。
線路４の構成例を示す図。
【図７】従来の電力増幅装置の構成を示す図。
【図８】改良された従来の電力増幅装置の構成を示す
図。
図。
１ 半導体基板 ２ 電力増幅素子 ３ 入力用伝送線路 ４ 分配用伝送線路 ５ 合成用伝送線路 ６ 出力用伝送線路 ７ 接地導体 ８，９ 誘電体膜 １０ スルーホール
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−63408（ＪＰ，Ａ) 特開 平４−354404（ＪＰ，Ａ) 特開 平２−168707（ＪＰ，Ａ) 実開 平４−119120（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 3/68 H03F 3/213
Claims (2)
- 【請求項１】 入力信号を複数の経路に分岐して出力す
る分配用伝送線路と、 互いに等しい特性を有し、前記分配用伝送線路で分配さ
れた各信号をそれぞれ増幅して出力する複数の電力増幅
素子と、 前記電力増幅素子の各出力信号を合成して出力する合成
用伝送線路と を備えた電力増幅装置において、 前記分配用伝送線路および前記合成用伝送線路が、分配
用伝送線路の入力端から各電力増幅素子を通過して合成
用伝送線路の出力端に至る複数の信号経路の電気長が互
いに等しくなる形状を有し、さらに前記分配用伝送線路
および前記合成用伝送線路が異なる層に形成された多層
基板構造とし、前記分配用伝送線路および前記合成用伝送線路が格子状
に形成され、各格子点に電力増幅素子が接続された構成
であり、 前記分配用伝送線路が、その特性インピーダンスを入力
側から電力増幅素子の配列方向に連続的に高くして各電
力増幅素子とのインピーダンス整合をとる形状に形成さ
れ、 前記合成用伝送線路が、その特性インピーダンスを出力
側から電力増幅素子の配列方向に連続的に高くして各電
力増幅素子とのインピーダンス整合をとる形状に形成さ
れた ことを特徴とする電力増幅装置。 - 【請求項２】 入力信号を複数の経路に分岐して出力す
る分配用伝送線路と、互いに等しい特性を有し、前記分
配用伝送線路で分配された各信号をそれぞれ増幅して出
力する複数の電力増幅素子と、 前記電力増幅素子の各出力信号を合成して出力する合成
用伝送線路と を備えた電力増幅装置において、 前記分配用伝送線路および前記合成用伝送線路が、分配
用伝送線路の入力端から各電力増幅素子を通過して合成
用伝送線路の出力端に至る複数の信号経路の電気長が互
いに等しくなる形状を有し、さらに前記分配用伝送線路
および前記合成用伝送線路が異なる層に形成された多層
基板構造とし、前記分配用伝送線路および前記合成用伝送線路が順次分
岐する形状に形成され、各先端に電力増幅素子が接続さ
れた構成であり、 前記分配用伝送線路が、その特性インピーダンスを入力
側から電力増幅素子の配列方向に連続的に高くして各電
力増幅素子とのインピーダンス整合をとる形状に形成さ
れ、 前記合成用伝送線路が、その特性インピーダンスを出力
側から電力増幅素子の配列方向に連続的に高くして各電
力増幅素子とのインピーダンス整合をとる形状に形成さ
れた ことを特徴とする電力増幅装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07334594A JP3292344B2 (ja) | 1994-04-12 | 1994-04-12 | 電力増幅装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07334594A JP3292344B2 (ja) | 1994-04-12 | 1994-04-12 | 電力増幅装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07283670A JPH07283670A (ja) | 1995-10-27 |
| JP3292344B2 true JP3292344B2 (ja) | 2002-06-17 |
Family
ID=13515485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07334594A Expired - Fee Related JP3292344B2 (ja) | 1994-04-12 | 1994-04-12 | 電力増幅装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3292344B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005302773A (ja) * | 2004-04-06 | 2005-10-27 | Nippon Telegr & Teleph Corp <Ntt> | トーナメント分配および合成回路 |
| JP4994588B2 (ja) * | 2004-10-29 | 2012-08-08 | 三菱電機株式会社 | 高出力差動増幅器 |
| FR2944928B1 (fr) * | 2009-04-24 | 2011-06-24 | Thales Sa | Dispositif d'amplification de puissance a encombrement reduit |
| JP2019092009A (ja) | 2017-11-13 | 2019-06-13 | 住友電気工業株式会社 | 半導体増幅素子及び半導体増幅装置 |
-
1994
- 1994-04-12 JP JP07334594A patent/JP3292344B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07283670A (ja) | 1995-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0903803B1 (en) | Power splitter/combiner circuit, high power amplifier and balun circuit | |
| US5164689A (en) | N-way power combiner/divider | |
| JP2012049909A (ja) | 広帯域電力増幅器 | |
| US6621374B2 (en) | Splitter/combiner using artificial transmission lines, and paralleled amplifier using same | |
| US4532484A (en) | Hybrid coupler having interlaced coupling conductors | |
| JP3292344B2 (ja) | 電力増幅装置 | |
| JP7302925B2 (ja) | 高周波増幅器 | |
| JPS63281502A (ja) | 高周波電力増幅器 | |
| EP0383311A2 (en) | Microwave power amplifier using phase inverters | |
| JPH1197952A (ja) | 高出力電力増幅器 | |
| US8766742B2 (en) | Integrated hybrid-direct couplers | |
| US9024703B2 (en) | Signal directing means for dividing an input signal into at least two output signals or combining at least two input signals into one output signal | |
| JPH09246817A (ja) | 高周波電力分配合成器 | |
| JP4754129B2 (ja) | 半導体装置 | |
| JP3090026B2 (ja) | 高出力電力増幅器 | |
| JPH10308610A (ja) | 電力合成装置 | |
| JP2011044812A (ja) | 高周波電力増幅器 | |
| JPH10270958A (ja) | 電力合成増幅器 | |
| JP2597645B2 (ja) | 高周波電力分配／合成回路 | |
| JP7532987B2 (ja) | 増幅装置 | |
| JP4127218B2 (ja) | 電力増幅装置、電力分配器及び電力合成器 | |
| JPH08316709A (ja) | 電力合成器 | |
| JPS63232502A (ja) | 電力合成器 | |
| JP4202833B2 (ja) | 増幅器 | |
| KR20230002896A (ko) | 삼차원 브랜치 라인 커플러 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |